TW201545299A - 互連結構的形成方法 - Google Patents

互連結構的形成方法 Download PDF

Info

Publication number
TW201545299A
TW201545299A TW103117335A TW103117335A TW201545299A TW 201545299 A TW201545299 A TW 201545299A TW 103117335 A TW103117335 A TW 103117335A TW 103117335 A TW103117335 A TW 103117335A TW 201545299 A TW201545299 A TW 201545299A
Authority
TW
Taiwan
Prior art keywords
layer
forming
dielectric layer
interconnect structure
barrier layer
Prior art date
Application number
TW103117335A
Other languages
English (en)
Other versions
TWI621234B (zh
Inventor
Jian Wang
zhao-wei Jia
David Wang
Original Assignee
Acm Res Shanghai Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Acm Res Shanghai Inc filed Critical Acm Res Shanghai Inc
Priority to TW103117335A priority Critical patent/TWI621234B/zh
Publication of TW201545299A publication Critical patent/TW201545299A/zh
Application granted granted Critical
Publication of TWI621234B publication Critical patent/TWI621234B/zh

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本發明揭示了一種互連結構的形成方法，包括：提供具有介質層的矽片；在介質層上形成第一凹槽區，第一凹槽區用於形成互連結構；在介質層上形成第二凹槽區，第二凹槽區用於形成虛擬結構；在介質層上沈積阻擋層，阻擋層覆蓋介質層的第一凹槽區、第二凹槽區和介質層的非凹槽區；在阻擋層上沈積金屬層，金屬層填滿第一凹槽區和第二凹槽區並覆蓋在非凹槽區上；將非凹槽區上的金屬層去除；將非凹槽區上的阻擋層去除。本發明透過在矽片的介質層上形成虛擬結構，當對非凹槽區上的金屬層進行過度抛光時，電流將更多的從虛擬結構傳導，避免阻擋層被氧化，從而能夠均勻地、完全地去除非凹槽區上的阻擋層。

Description

互連結構的形成方法
本發明關於半導體工藝技術領域，尤其關於一種互連結構的形成方法。
半導體器件通常是由半導體材料，例如矽片，經過一系列工藝加工製作而成。矽片可能經過，例如掩模、刻蝕、沈積等工藝以形成半導體器件的電路。隨著半導體器件的集成度不斷提高，金屬互連結構快速發展並應用在半導體器件中。多次掩模和刻蝕工藝能夠在矽片上的介質層中形成凹槽區。然後，進行沈積工藝，在介質層的凹槽區和非凹槽區沈積金屬層。沈積在介質層的非凹槽區上的金屬層需要去除以隔離凹槽區的圖形並形成互連結構。為了防止金屬層擴散或侵入到介質層內，通常會在介質層上沈積金屬層之前，先在介質層上沈積阻擋層，然後金屬層沈積在阻擋層上。
去除介質層的非凹槽區上的金屬層和阻擋層的常規方法，包括例如化學機械抛光(CMP)。CMP方法廣泛應用在半導體工業中以抛光和平坦化介質層的非凹槽區上的金屬層，以形成互連結構。在CMP工藝中，矽片放在 位於抛光盤上的抛光墊上，然後向矽片施加壓力使矽片壓向抛光墊，矽片和抛光墊彼此相對運動，同時施加壓力抛光和平坦化矽片表面。在抛光過程中，將抛光液分配到抛光墊上，以利於抛光。CMP方法雖然能夠達成矽片表面全局平坦化，但是，由於CMP存在較強的機械力，CMP方法對半導體結構具有有害的影響，尤其是當半導體結構的特徵尺寸變的越來越小，銅和低k/超低k介質層用於半導體結構時，較強的機械力可能在半導體結構上引起與應力相關的缺陷。
去除介質層的非凹槽區上的金屬層的另一種方法是電化學抛光工藝。電化學抛光工藝去除金屬層具有很高的均勻性，同時對阻擋層的選擇比也很高，電化學抛光工藝是一種無應力抛光工藝。然而，在電化學抛光工藝中，為了保證介質層的非凹槽區上的金屬層全部去除，通常會有一個過度抛光過程。過度抛光之後，發現一些區域，比如，場區(field area)、相鄰兩金屬線之間比較寬廣的區域或者孤立的金屬線的兩邊區域，在過度抛光階段，這些區域非凹槽區上的金屬層全部去除，使得阻擋層裸露出來，電流透過阻擋層傳導，導致在這些區域，阻擋層的上表面被氧化形成一層氧化物薄膜。換言之，在那些金屬互連線密度較低的區域的阻擋層表面形成的氧化物薄膜的厚度會比在金屬互連線密度較高的區域的阻擋層表面形成的氧化物薄膜的厚度為厚，這是因為金屬互連線，比如銅線，的電阻要比阻擋層的電阻小很多，在銅線密度較高的區域 電流更多地從銅線傳導。形成在阻擋層表面的氧化物薄膜會阻礙阻擋層的去除，如果阻擋層不能被均勻地去除，就會導致半導體器件的失效。
本發明的目的是提供一種互連結構的形成方法，該方法能夠在過度抛光介質層非凹槽區上的金屬層時，阻擋層不會被氧化，從而使後續去除介質層非凹槽區上的阻擋層時，非凹槽區上的阻擋層能夠被均勻地、完全地去除。
為達成上述目的，本發明提出的互連結構的形成方法，包括：提供具有介質層的矽片；在介質層上形成第一凹槽區，第一凹槽區用於形成互連結構；在介質層上形成第二凹槽區，第二凹槽區用於形成虛擬結構；在介質層上沈積阻擋層，阻擋層覆蓋介質層的第一凹槽區、第二凹槽區和介質層的非凹槽區；在阻擋層上沈積金屬層，金屬層填滿第一凹槽區和第二凹槽區並覆蓋在非凹槽區上；將非凹槽區上的金屬層去除；將非凹槽區上的阻擋層去除。
綜上所述，本發明透過在矽片的介質層上形成虛擬結構，當對非凹槽區上的金屬層進行過度抛光時，電流將更多的從虛擬結構傳導，避免阻擋層被氧化，從而能夠均勻地、完全地去除非凹槽區上的阻擋層。
200‧‧‧虛擬結構
201‧‧‧矽片
202‧‧‧介質層
203‧‧‧阻擋層
204‧‧‧金屬層
205‧‧‧氧化物薄膜
300‧‧‧虛擬結構
400‧‧‧虛擬結構
圖1揭示了一實施例的大馬士革工藝的流程圖。
圖2揭示了一實施例的大馬士革工藝的剖面結構示意圖。
圖3揭示了另一實施例的大馬士革工藝的流程圖。
圖4揭示了在矽片上的場區形成虛擬結構的頂視圖，其中，非凹槽區上的阻擋層未去除。
圖4(a)是圖4沿A-A的剖視圖。
圖4(b)是圖4沿B-B的剖視圖。
圖5揭示了在矽片上的場區形成虛擬結構的頂視圖，其中，非凹槽區上的阻擋層已去除。
圖5(a)是圖5沿A-A的剖視圖。
圖5(b)是圖5沿B-B的剖視圖。
圖6揭示了在矽片上相鄰兩金屬線之間比較寬廣的區域形成虛擬結構的頂視圖，其中，非凹槽區上的阻擋層已去除。
圖7揭示了在矽片上孤立的金屬線的兩邊區域形成虛擬結構的頂視圖，其中，非凹槽區上的阻擋層已去除。
圖8(a)至圖8(i)列舉了虛擬結構的各種形狀示意圖。
圖9(a)揭示了未設置虛擬結構的矽片在去除阻擋層後的掃描電子顯微鏡(SEM)的頂視圖。
圖9(b)揭示了形成有虛擬結構的矽片在去除阻擋層後的掃描電子顯微鏡(SEM)的頂視圖。
為詳細說明本發明的技術內容、所達成目的及效果，下面將結合實施例並配合圖式予以詳細說明。
參考圖1和圖2所示，揭示了在半導體器件中形成互連結構的一實施例的大馬士革工藝。圖1揭示了一實施例的大馬士革工藝的流程圖。圖2揭示了一實施例的大馬士革工藝的剖面結構示意圖。結合圖1和圖2所示，在步驟110中，提供一矽片201或其他類似基板，矽片201具有金屬層間介質層(IMD)202，以下簡稱介質層。介質層202的材料可以是二氧化矽或者類似於二氧化矽的材料，或者其他比二氧化矽的介電常數還要低的介質材料以降低互連結構之間的寄生電容。在步驟120中，在介質層202上形成凹槽區。在步驟130中，在介質層202上沈積阻擋層203。可以採用，例如，化學氣相沈積(CVD)、物理氣相沈積(PVD)或原子層沈積(ALD)等方法在介質層202上沈積阻擋層203。阻擋層203覆蓋介質層202的凹槽區和非凹槽區。考慮到介質層202也可以具有孔狀結構，因此，阻擋層203可以由能夠阻止後續工藝中沈積的金屬層204擴散到介質層202內的材料構成，阻擋層203對介質層202和金屬層204具有很好的粘附性。通常，阻擋層203可以由以下材料構成，比如，鈦、鉭、氮化鈦、氮化鉭、鎢、氮化鎢、氮化矽鉭(TaSiN)以及氮化矽鎢(WSiN)等。
在步驟140中，在阻擋層203上沈積金屬層204。可以採用，例如，化學氣相沈積(CVD)、物理氣相沈 積(PVD)、原子層沈積(ALD)或電鍍等方法在阻擋層203上沈積金屬層204。較佳地，在沈積金屬層204之前，可以先在阻擋層203上沈積種子層。種子層的材料與金屬層204一致，其目的在於便於金屬層204沈積並粘附在阻擋層203上。金屬層204填滿凹槽區並覆蓋在非凹槽區上。金屬層204可以由各種導電材料構成，例如，銅、鋁、鎳、鋅、銀、金、錫、鉻、超導材料等。較佳地，金屬層204的材料為銅。
在步驟150中，將介質層202的非凹槽區上的金屬層204去除。可以採用電抛光將介質層202的非凹槽區上的金屬層204去除。關於電抛光的詳細描述，可以參見美國專利申請號09/497,894，該專利所揭示的電抛光工藝適用於此。
在步驟160中，將介質層202的非凹槽區上的阻擋層203去除。可以採用，例如濕法刻蝕、幹法化學刻蝕、幹法等離子刻蝕等將介質層202的非凹槽區上的阻擋層203去除。較佳地，使用XeF2氣相刻蝕的方法去除介質層202的非凹槽區上的阻擋層203。如圖2所示，為了將介質層202的非凹槽區上的金屬層204全部去除，在去除介質層202的非凹槽區上的金屬層204時，實施過度抛光。過度抛光之後，介質層202的非凹槽區上的金屬層204全部去除，介質層202的非凹槽區上的阻擋層203暴露出來。電流透過阻擋層203傳導，導致位於介質層202的非凹槽區上的一些區域，例如，場區(field area)、相鄰兩金屬線 之間比較寬廣的區域或者孤立的金屬線的兩邊區域，的阻擋層203被氧化，從而在阻擋層203的表面形成一層氧化物薄膜205。要想去除介質層202的非凹槽區上的阻擋層203，需要先將阻擋層203表面的氧化物薄膜205去除。此外，氧化物薄膜205的厚度與互連結構的密度有關。也就是說，在金屬互連線密度較低的區域的阻擋層表面形成的氧化物薄膜的厚度比在金屬互連線密度較高的區域的阻擋層表面形成的氧化物薄膜的厚度為厚，這是因為金屬層204，比如銅層，的電阻要比阻擋層203的電阻小很多，在銅線密度較高的區域電流更多地從銅線傳導。形成在阻擋層203表面的氧化物薄膜205會阻礙阻擋層203的去除，如果阻擋層203不能被均勻地去除，就會導致半導體器件的失效。
為了解決上述技術問題，參考圖3至圖5(b)所示，揭示了另一實施例的大馬士革工藝。與前述的實施例所揭示的大馬士革工藝相比，本實施例的大馬士革工藝在介質層的場區(field area)形成虛擬結構200，以避免實施過度抛光金屬層204時在阻擋層203表面產生氧化物薄膜205。如圖3所示，本實施例的大馬士革工藝包括如下步驟。
在步驟210中，提供一具有金屬層間介質層(IMD)202，以下簡稱介質層的矽片201或其他類似基板。介質層202的材料可以是二氧化矽或者類似於二氧化矽的材料，或者其他比二氧化矽的介電常數還要低的介質材料 以降低互連結構之間的寄生電容。
在步驟220中，在介質層202上形成第一凹槽區，第一凹槽區用於形成互連結構。
在步驟230中，在介質層202上形成第二凹槽區，第二凹槽區用於形成虛擬結構200。在一個實施例中，虛擬結構200形成在介質層202的場區。在一個實施例中，互連結構和虛擬結構200可以同時形成在介質層202上。虛擬結構200的深度和寬度與互連結構的深度和寬度一致。本領域的技術人員可以理解的是，虛擬結構200也可以單獨地形成在介質層202上，且虛擬結構200的深度和寬度也可以不同於互連結構的深度和寬度。虛擬結構200的材料可以與互連結構的材料相同或不同。
在步驟240中，在介質層202上沈積阻擋層203，阻擋層203覆蓋介質層202的第一凹槽區、第二凹槽區和介質層202的非凹槽區。
在步驟250中，在阻擋層203上沈積金屬層204，金屬層204填滿第一凹槽區和第二凹槽區並覆蓋在非凹槽區上。較佳地，在沈積金屬層204之前，可以先在阻擋層203上沈積種子層。種子層的材料與金屬層204一致，其目的在於便於金屬層204沈積並粘附在阻擋層203上。
在步驟260中，將介質層202的非凹槽區上的金屬層204去除。較佳地，非凹槽區上的金屬層204的去除工藝包括兩步，第一步採用化學機械抛光的方法將部分金屬層204去除以獲得更好的表面平整度，第二步採用電 化學抛光的方法將非凹槽區上餘下的金屬層204去除，以防止器件受到破壞。
在步驟270中，將介質層202的非凹槽區上的阻擋層203去除。較佳地，使用XeF2氣相刻蝕的方法去除介質層202的非凹槽區上的阻擋層203。保留在第一凹槽區的金屬層204形成互連結構。保留在第二凹槽區的金屬層204形成虛擬結構200。如圖5至圖5(b)所示，由於在矽片上的場區形成有虛擬結構200，即使金屬層204被過度抛光，由於虛擬結構200的電阻比阻擋層203的電阻小很多，電流更多的從虛擬結構200傳導，因此，阻擋層203不會被氧化，從而能夠均勻地去除非凹槽區上的阻擋層203。
如圖3至圖5(b)所示，形成在介質層場區的虛擬結構200的密度是矽片上互連結構密度的50%-100%。兩相鄰近的互連結構和虛擬結構200間的間距W1為20nm-5000nm。虛擬結構200的尺寸為20nm-5000nm，具體的，虛擬結構200的寬度Dw為20nm-5000nm，虛擬結構200的長度D1為20nm-5000nm。
在一個實施例中，如果相鄰兩金屬線，也就是相鄰兩互連結構之間的間距太寬，在實施過度抛光金屬層204時，阻擋層203的表面也容易被氧化產生氧化物薄膜205。因此，在矽片的介質層上相鄰兩金屬線之間較寬廣的區域同樣可以形成虛擬結構300，以避免實施過度抛光金屬層204時在阻擋層203表面產生氧化物薄膜205，如圖6所示。相鄰兩金屬線之間的間距W3為60nm或更寬。虛擬結 構300的大小可以與虛擬結構200的大小相同。
在一個實施例中，如果矽片上孤立的金屬線的兩邊區域較寬廣，在實施過度抛光金屬層204時，阻擋層203的表面也容易被氧化產生氧化物薄膜205。因此，在矽片的介質層上孤立的金屬線的兩邊區域同樣可以形成虛擬結構400，以避免實施過度抛光金屬層204時在阻擋層203表面產生氧化物薄膜205，如圖7所示。虛擬結構400的密度是矽片上互連結構密度的20%-80%。虛擬結構400的大小可以與虛擬結構200的大小相同。
參考圖8(a)至圖8(i)所示，列舉了虛擬結構的各種形狀。虛擬結構200、300、400的形狀可以為正方形、長方形、圓形、橢圓形、十字形、三角形、圓環等。雖然列舉了一系列形狀如上，但是本領域的技術人員可以理解的是，虛擬結構的形狀並不局限於上述形狀，虛擬結構形狀的選用取決於工藝實際需求。
參考圖9(a)和圖9(b)所示，將未設置虛擬結構的矽片在去除阻擋層後的SEM頂視圖與形成有虛擬結構的矽片在去除阻擋層後的SEM頂視圖進行對比，可以看到，未設置虛擬結構的矽片，靠近互連結構處的阻擋層可以全部去除，但是在矽片場區的阻擋層沒有完全去除，有部分殘餘的阻擋層存在。而在矽片場區形成有虛擬結構的矽片，矽片上所有阻擋層都能夠全部去除。
由上述可知，本發明透過在矽片的場區、相鄰兩金屬線之間比較寬廣的區域或者孤立的金屬線的兩邊區 域形成虛擬結構，在實施過度抛光金屬層時，電流更多的從虛擬結構傳導，避免阻擋層被氧化，從而能夠均勻地、完全地去除非凹槽區上的阻擋層。本發明的虛擬結構並不局限于形成在矽片的場區、相鄰兩金屬線之間比較寬廣的區域或者孤立的金屬線的兩邊區域，只要矽片上圖形密度較小的區域均可以形成虛擬結構。
綜上所述，本發明透過上述實施方式及相關圖式說明，己具體、詳實的揭露了相關技術，使本領域的技術人員可以據以實施。而以上所述實施例只是用來說明本發明，而不是用來限制本發明的，本發明的權利範圍，應由本發明的申請專利範圍來界定。

Claims (14)

  1. 一種互連結構的形成方法，其特徵在於，包括：提供具有介質層的矽片；在介質層上形成第一凹槽區，第一凹槽區用於形成互連結構；在介質層上形成第二凹槽區，第二凹槽區用於形成虛擬結構；在介質層上沈積阻擋層，阻擋層覆蓋介質層的第一凹槽區、第二凹槽區和介質層的非凹槽區；在阻擋層上沈積金屬層，金屬層填滿第一凹槽區和第二凹槽區並覆蓋在非凹槽區上；將非凹槽區上的金屬層去除；將非凹槽區上的阻擋層去除。
  2. 根據請求項1所述的互連結構的形成方法，其特徵在於，所述虛擬結構形成在介質層的場區。
  3. 根據請求項2所述的互連結構的形成方法，其特徵在於，所述虛擬結構的密度是矽片上互連結構密度的50%-100%。
  4. 根據請求項2所述的互連結構的形成方法，其特徵在於，所述矽片上兩相鄰近的互連結構和虛擬結構間的間距W1為20nm-5000nm。
  5. 根據請求項1所述的互連結構的形成方法，其特徵在於，所述虛擬結構的尺寸為20nm-5000nm，其中，虛擬結構的寬度Dw為20nm-5000nm，虛擬結構的長度D1為20nm-5000nm。
  6. 根據請求項1所述的互連結構的形成方法，其特徵在於，所述虛擬結構形成在介質層上相鄰兩互連結構之間較寬廣的區域。
  7. 根據請求項6所述的互連結構的形成方法，其特徵在於，所述相鄰兩互連結構之間的間距W3大於或等於60nm。
  8. 根據請求項1所述的互連結構的形成方法，其特徵在於，所述虛擬結構形成在介質層上孤立的互連結構的兩邊區域。
  9. 根據請求項8所述的互連結構的形成方法，其特徵在於，所述虛擬結構的密度是矽片上互連結構密度的20%-80%。
  10. 根據請求項1所述的互連結構的形成方法，其特徵在於，所述虛擬結構具有一種或多種不同形狀。
  11. 根據請求項1所述的互連結構的形成方法，其特徵在於，所述互連結構和虛擬結構同時形成在介質層上。
  12. 根據請求項1所述的互連結構的形成方法，其特徵在於，所述虛擬結構的材料與互連結構的材料相同。
  13. 根據請求項1所述的互連結構的形成方法，其特徵在於，所述將非凹槽區上的金屬層去除的步驟進一步包括採用化學機械抛光的方法將部分金屬層去除，然後，再採用電化學抛光的方法將餘下的金屬層去除。
  14. 根據請求項1所述的互連結構的形成方法，其特徵在於，所述將非凹槽區上的阻擋層去除的步驟進一步包括使用XeF2氣相刻蝕的方法去除介質層的非凹槽區上的阻擋層。
TW103117335A 2014-05-16 2014-05-16 Method of forming interconnect structure TWI621234B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW103117335A TWI621234B (zh) 2014-05-16 2014-05-16 Method of forming interconnect structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW103117335A TWI621234B (zh) 2014-05-16 2014-05-16 Method of forming interconnect structure

Publications (2)

Publication Number Publication Date
TW201545299A true TW201545299A (zh) 2015-12-01
TWI621234B TWI621234B (zh) 2018-04-11

Family

ID=55407192

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103117335A TWI621234B (zh) 2014-05-16 2014-05-16 Method of forming interconnect structure

Country Status (1)

Country Link
TW (1) TWI621234B (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030056326A (ko) * 2001-12-28 2003-07-04 주식회사 하이닉스반도체 반도체 소자의 루테늄 전하저장전극 형성 방법
DE10227663A1 (de) * 2002-06-20 2004-01-15 Infineon Technologies Ag Verfahren zum Versiegeln poröser Materialien bei der Chipherstellung und Verbindungen hierfür
US8021947B2 (en) * 2009-12-09 2011-09-20 Semiconductor Components Industries, Llc Method of forming an insulated gate field effect transistor device having a shield electrode structure
TW201242018A (en) * 2011-04-07 2012-10-16 United Microelectronics Corp Metal gate structure and manufacturing method thereof
US8697520B2 (en) * 2012-03-02 2014-04-15 Alpha & Omega Semiconductor Incorporationed Method of forming an asymmetric poly gate for optimum termination design in trench power MOSFETS

Also Published As

Publication number Publication date
TWI621234B (zh) 2018-04-11

Similar Documents

Publication Publication Date Title
US9768031B2 (en) Semiconductor device manufacturing methods
JPH10178096A (ja) アルミニウム接点の製造法
KR20090045198A (ko) 상호접속 구조물 및 상호접속 구조물의 제조 공정
TW201709465A (zh) 具有金屬裂縫停止之積體電路結構及其形成方法
US8956974B2 (en) Devices, systems, and methods related to planarizing semiconductor devices after forming openings
KR102274848B1 (ko) 배리어층 제거 방법 및 반도체 구조체 형성 방법
CN104701143B (zh) 用于鲁棒金属化剖面的双层硬掩模
US20050266679A1 (en) Barrier structure for semiconductor devices
US20140097539A1 (en) Technique for uniform cmp
KR102247940B1 (ko) 금속 상호접속을 형성하는 방법
US9496172B2 (en) Method for forming interconnection structures
JP4536809B2 (ja) 銅めっきされた高アスペクト比のビア、及びその製造する方法
US20070049008A1 (en) Method for forming a capping layer on a semiconductor device
TWI621234B (zh) Method of forming interconnect structure
TWI704607B (zh) 形成鈷接觸模組之方法及藉此形成之鈷接觸模組
TWI697983B (zh) 形成金屬互連結構的方法
KR100538380B1 (ko) 반도체 소자의 금속배선 형성방법
JP2010165760A (ja) 半導体装置及び半導体装置の製造方法
KR20120008337A (ko) 반도체 소자 및 그 형성 방법
TWI717346B (zh) 阻擋層的去除方法和半導體結構的形成方法
TWI550713B (zh) 鑲嵌結構製作方法
WO2016058174A1 (en) Barrier layer removal method and semiconductor structure forming method
KR100602091B1 (ko) 구리 배선 형성 방법
KR20040088917A (ko) 반도체 소자의 금속배선 형성 방법
JP2006173390A (ja) 半導体装置の製造方法