TW201541633A

TW201541633A - 顯示基板及應用其之顯示裝置

Info

Publication number: TW201541633A
Application number: TW103143662A
Authority: TW
Inventors: Yi-Hua Hsu; Chien-Hsiang Huang; Chun-Yu Chen
Original assignee: Innolux Corp
Priority date: 2014-04-23
Filing date: 2014-12-15
Publication date: 2015-11-01
Also published as: US9548338B2; US20160358984A1; TWI545749B; US20150311269A1; US9450031B2

Abstract

一種顯示基板及應用其之顯示裝置。顯示基板包括一基底以及一顯示結構，顯示結構設置於基底上。顯示結構包括複數個顯示單元，此些顯示單元係排列成一陣列且各顯示單元具有一核心區及一週邊區，其中核心區包括至少一第一子畫素及至少一第二子畫素，週邊區包括至少一第三子畫素，並且週邊區位於核心區之外側。

Description

顯示基板及應用其之顯示裝置

本揭露內容是有關於一種顯示基板及應用其之顯示裝置，且特別是有關於一種具有良好顯示品質的有機發光二極體顯示基板及應用其之有機發光二極體顯示裝置。

有機發光二極體顯示器(Organic Light Emission Diode，OLED)具有厚度薄、主動發光而無需背光源、無視角限制等優點。隨著消費者對電子產品高顯示畫質的期待，有機發光二極體顯示器的影像解析度必須朝向高解析度畫素(High PPI；High Pixel per Inch)發展。

有機發光二極體面板中的發光層(Emission Layer)大多採用蒸鍍(Evaporating)方式製作，其中，在有機發光二極體的發光層蒸鍍製程中會使用精密金屬遮罩(Fine Metal Mask)，將不同顏色的發光薄膜塗佈於畫素之中。基於蒸鍍製程的限制，若設計時無適量的公差考慮，則有可能發生不同顏色的發光層薄膜相互疊合，而使面板顯示顏色不均、不正常，或色偏等現象。因此，蒸鍍製程公差對於有機發光二極體面板的解析度(resolution) 的提升是重要的障礙之一。

本揭露內容係有關於一種顯示基板及應用其之顯示裝置。實施例之顯示基板中，顯示單元中由第三子畫素形成的週邊區環繞由第一子畫素及第二畫素形成的核心區，而第三子畫素的側邊鄰接於第一子畫素或第二子畫素之兩側邊，可補償畫素間垂直或水平部分非等間距造成的顯示缺陷，進而提高顯示影像的品質。

根據本揭露內容之一實施例，係提出一種顯示基板。顯示基板包括一基底以及一顯示結構，顯示結構設置於基底上。顯示結構包括複數個顯示單元，此些顯示單元係排列成一陣列且各顯示單元具有一核心區及一週邊區，其中核心區包括至少一第一子畫素及至少一第二子畫素，週邊區包括至少一第三子畫素，並且週邊區位於核心區之外側。

根據本揭露內容之一實施例，係提出一種顯示裝置。顯示裝置包括一顯示基板以及一覆蓋基板，覆蓋基板與顯示基板對組。顯示基板包括一基底以及一顯示結構，顯示結構設置於基底上。顯示結構包括複數個顯示單元，此些顯示單元係排列成一陣列且各顯示單元具有一核心區及一週邊區，其中核心區包括至少一第一子畫素及至少一第二子畫素，週邊區包括至少一第三子畫素，並且週邊區位於核心區之外側。

為了對本發明之上述及其他方面有更佳的瞭解，下文特舉較佳實施例，並配合所附圖式，作詳細說明如下：

1‧‧‧顯示裝置

10‧‧‧顯示基板

20‧‧‧覆蓋基板

100‧‧‧基底

110‧‧‧基板

120‧‧‧開關單元

130‧‧‧鈍化層

135‧‧‧穿透孔

200、300‧‧‧顯示結構

210‧‧‧發光層

211‧‧‧第一子畫素

211E、215E、215E1、215E2‧‧‧公差區域

211L、213L、215L、215L1、215L2‧‧‧發光區域

211s1~211s4、213s1~213s2‧‧‧側邊

213、523p‧‧‧第二子畫素

215、215-1、215-2、215-3、525p‧‧‧第三子畫素

217‧‧‧第四子畫素

220‧‧‧第一電極層

230‧‧‧第二電極層

240‧‧‧畫素定義層

245‧‧‧開口部

400‧‧‧保護層

521‧‧‧第一發光材料

523‧‧‧第二發光材料

525‧‧‧第三發光材料

S、S1、S2、S3、S4、S5、S6‧‧‧顯示單元

C‧‧‧核心區

P、P1、P2、P3、P4、P5、P6‧‧‧週邊區

L1~L4‧‧‧開口長度

U‧‧‧畫素

M1~M3、M5~M8‧‧‧金屬遮罩

M10~M30、M50~M80‧‧‧開口

W1~W4‧‧‧開口寬度

第1A圖繪示根據本揭露內容一實施例之顯示裝置中的顯示單元之俯視示意圖。

第1B圖繪示第1A圖之部分放大圖。

第1C圖繪示第1A圖之剖面示意圖。

第1D~1I圖繪示根據本揭露內容其他實施例之顯示裝置中的顯示單元之俯視示意圖。

第2圖繪示根據本揭露內容另一實施例之顯示結構的顯示單元矩陣之俯視示意圖。

第3圖繪示根據本揭露內容再一實施例之顯示結構的顯示單元矩陣之俯視示意圖。

第4A~4C圖繪示根據一實施例之發光材料之蒸鍍製程的流程圖。

第5~8圖繪示根據本揭露內容之實施例之用於製作顯示單元之金屬遮罩之示意圖。

根據本揭露內容之實施例，顯示基板中，顯示單元中由第三子畫素形成的週邊區環繞由第一子畫素及第二畫素形成的核心區，而第三子畫素的側邊鄰接於第一子畫素或第二子畫素之兩側邊，可補償畫素間垂直或水平部分非等間距造成的顯示缺陷，進而提高顯示影像的品質。以下係參照所附圖式詳細敘述本揭露內容之實施例。圖式中相同的標號係用以標示相同或類似之部分。需注意的是，圖式係已簡化以利清楚說明實施例之內容，實施例所提出的細部結構僅為舉例說明之用，並非對本揭露內容欲保護之範圍做限縮。具有通常知識者當可依據實際實施態樣的需要對該些結構加以修飾或變化。

第1A圖繪示根據本揭露內容一實施例之顯示裝置1中顯示基板中的一顯示單元S之俯視示意圖，第1B圖繪示第1A圖中部分區域的放大顯示圖，第1C圖繪示第1A圖顯示單元S之個別子畫素(Sub Pixel)剖面示意圖。如第1C圖所示，顯示裝置1包括一顯示基板10以及一覆蓋基板20，覆蓋基板20與顯示基板10對組形成一顯示模組，此顯示模組為顯示裝置其中一部分。顯示裝置1還可以具有包括電源供應、訊號產生、訊號傳輸等功能的驅動模組(未繪示)，具有光學調變功能的光學輔助模組，或是具有觸碰偵測功能的觸控模組。

如第1A~1C圖所示，顯示基板10包括一基底(base plate)100以及一顯示結構200，顯示結構200設置於基底100上。其中，基底100包括基板，以及薄膜電晶體、電容、電極或傳輸線等電路元件佈局，顯示結構200由基底100驅動並提供訊號。顯示結構200包括複數個顯示單元(display unit)S，顯示單元S係排列成一陣列，且各顯示單元S包括一核心區(Core Region)C及一週邊區(Peripheral Region)P，週邊區P位於核心區C之外側，例如週邊區P可環繞包圍核心區C。核心區C包括一對第一子畫素211及一對第二子畫素213，第一子畫素211及第二子畫素213交錯排列，且第一子畫素211之間彼此對角設置，第二子畫素213之間彼此對角設置，整體核心區C之子畫素排列為一棋盤格狀 (Damier Shape)。週邊區P包括至少一個第三子畫素215，在此實施例中位於週邊區P的第三子畫素215個數為8個，於其他實施例中週邊區P的第三子畫素215個數亦可為1個、2個或4個，第三子畫素215的個數與可個別驅動操作之區域數目相同。第三子畫素215的一側邊會鄰接於第一子畫素211或第二子畫素213之側邊，於此實施例中，第三子畫素215之一側邊分別僅鄰接第一子畫素211或第二子畫素213其中之一的一側邊。各子畫素的形狀可為矩形、圓形或其他多邊形。

如第1B圖所示，一個第一子畫素211和二個第三子畫素215構成一畫素(Pixel)U，同樣地一個第二子畫素213和二個第三子畫素215亦能構成一畫素U，四個畫素U會形成一顯示單元S，此顯示裝置1的解析度(resolution)等於該些畫素U的數目。實施例中，二個第三子畫素215所組成的L形狀外觀具有垂直部分以及水平部分，其水平部分插入第一子畫素211及第二子畫素213分佈之空間，將可補償水平與垂直間距的差異性，而提升顯像品質。

請參照第1C圖，實施例中，基底100可包括一基板110及一開關單元120，或其他傳輸電路走線、主動/被動元件集合。基板110可以玻璃、塑膠、金屬等材質。開關單元120可以是薄膜電晶體，用以控制各畫素之開關以顯示畫面，其結構可以是頂閘極式(Top Gate)、底閘極式(Bottom Gate)、雙閘極式(Dual Gate)或共平面式(Coplanar)，其主動層可以是非晶矽(Amorphous Silicon)、低溫多晶矽(Low Temperature Poly Silicon)或氧化物半導體(Metal Oxide Semiconductor)。基底100表面覆蓋一層鈍化層 (Passivation Layer)，並有複數穿透孔(Via)135對應裸露開關單元120之源極或汲極其中之一，以作為訊號傳輸使用。

實施例中，第一子畫素211、第二子畫素213及第三子畫素215的發光層210具有不同的光原色(Primary Color)。舉例來說，第一子畫素211例如是紅色R，第二子畫素213例如是藍色B，第三子畫素215例如是綠色G。然而，第一子畫素211、第二子畫素213及第三子畫素215的發光層210顏色亦可以視實際需要做適當選擇，不以上述安排方式為限。實施例中，第一子畫素211、第二子畫素213及第三子畫素215之發光層210例如是以有機發光材料製作而成。

如第1C圖所示，顯示結構200(300)包括第一電極層220、畫素定義層(Pixel Define Layer)240、發光層(Emission Layer)210、第二電極層230。第一電極層220和第二電極層230夾置發光層210形成一發光二極體三明治結構。第一電極層220形成於基底100上，並透過穿透孔135與開關單元電連接，可作為陽極(anode)，其材料可以是金屬、合金或金屬氧化物導體，並以單層或多層形成的結構，例如ITO/Ag/ITO。畫素定義層240於第一電極層220形成後設置於其上，並具有開口部245對應並暴露部分第一電極層220，開口部245面積小於第一電極層220面積。發光層210例如是有機發光材料，其覆蓋面積小於或等於各子畫素範圍，並且大於開口部245或第一電極層220面積，發光層210實際發光面積等於開口部245面積。第二電極層230位於發光層210上，其材質可以是金屬、合金或金屬氧化物導體，並以單層或多層形成的結構，例如Mg：Ag合金，可作為陰極 (cathode)。顯示基板10可更包括一保護層(Capping Layer)400，保護層400覆蓋顯示結構200。

如第1B圖所示，各個子畫素211、213、215具有實際發光區域，定義該發光區域面積大小為各子畫素的畫素定義層240之開口部245面積，各開口部245面積即為各個發光區域具有對應的發光面積211L、213L、215L。以第一子畫素211和第三子畫素215構成的畫素U為例，發光層210以蒸鍍方式，基於蒸鍍製程的限制，發光層210的實際面積會小於子畫素佔有的面積。也就是說，由於蒸鍍製程中的蒸鍍機台的對位精度及金屬遮罩的開口準確度和定位精準度可能會有所誤差，子畫素所佔的面積中，有部分是基於因為上述製程限制而預留的公差區域，這是為了避免不同顏色的子畫素的發光材料在製程中發生不當的混合，而造成不當的混色以致於會嚴重影響發光效果。舉例而言，畫素U中，第一子畫素211具有發光區域211L和公差區域211E，L形的第三子畫素215具有發光區域215L和公差區域215E，發光區域215L為發光區域215L1和發光區域215L2的總和，公差區域215E為公差區域215E1和公差區域215E2的總和。由於製程的不同，公差區域和發光區域的面積比例可能會有所不同。

本實施例中，以蒸鍍製程為例，當兩個鄰接的子畫素具有相同發光顏色時，鄰接處的誤差寬度或誤差長度大約為5微米(μm)；當兩個鄰接的子畫素具有不同發光顏色時，鄰接處的誤差寬度或誤差長度大約為12微米；製程所允許的開口之最小尺寸約為6微米。換句話說，具有相同發光顏色的子畫素之間可具有較小的誤差距離，而具有不同發光顏色的子畫素之間所具有的誤差距離較大。因此，根據本揭露內容之實施例，各個顯示單元S彼此係以具有相同發光顏色的第三子畫素215鄰接，可減少子畫素之間的誤差距離(例如是由12微米降至5微米)、同時保有鄰近區域的子畫素不發生混色並減小顯示單元S或畫素U之尺寸之效果，進而實現高解析度(High PPI)的產品設計。

如第1B圖所示，發光區域的開口寬度W1和開口長度L1大約為6微米，誤差寬度W2和誤差長度L2大約為12微米，誤差寬度W3和誤差長度L3大約為5微米，發光區域215L1的開口寬度W4大約為13微米，發光區域215L2的開口長度L4大約為43微米。特別地，由於鄰近顯示單元S的第三子畫素215彼此鄰接，誤差寬度W3和誤差長度L3便不需設計為12微米，而可以降低至5微米，從而有效地減少顯示單元S之間的誤差距離，進而減小畫素U之尺寸。據此，畫素U的尺寸為53微米，以畫素U作為解析度(Resolution)的計算單位，可得到每英吋畫素(actual PPI)為369。運用特殊的演算法，通過相鄰畫素U共用子畫素的方式，達到以低解析度模擬高解析度的效果，使得畫素U的虛擬每英吋畫素(virtual PPI)可以達到479。第一子畫素211的發光區域211L佔總面積2.6%(開口大小)，第三子畫素215的發光區域215L佔總面積23.9%(開口大小)。換言之，定義第一子畫素的發光區域具有第一發光面積，而第三子畫素的發光區域具有第三發光面積，則本實施例中，第一發光面積相對於第三發光面積之比例大約為2.6%：23.9%，近似於1：10。

本實施例中，當如第1B圖所示的畫素U的尺寸為93微米時，且其每英吋畫素為273時，經計算後可得到，相較於同樣具有每英吋畫素為273、畫素尺寸為93微米之具有條狀RGB配置的畫素結構，條狀RGB配置的畫素結構僅具有10.6%的開口率，而本實施例之如第1B圖所示的畫素U中，第一子畫素211和第二子畫素213具有48.93%的開口率，而第三子畫素215具有18.87%的開口率，均大於傳統條狀RGB配置的畫素結構之開口率。

類似地，本實施例中，第二子畫素213的發光區域213L佔總面積的比例大約與第一子畫素211的發光區域211L佔總面積的比例，因此定義第二子畫素的發光區域具有第二發光面積，則本實施例中，第二發光面積相對於第三發光面積之比例大約為2.6%：23.9%，近似於1：10。

另一實施例中，令發光區域的開口寬度W1和開口長度L1大約為6微米，誤差寬度W2和誤差長度L2大約為12微米，誤差寬度W3和誤差長度L3大約為6微米，發光區域215L1的開口寬度W4大約為12微米，發光區域215L2的開口長度L4大約為36微米。據此，畫素U的尺寸為60微米，以畫素U作為解析度的計算單位，可得到每英吋畫素(actual PPI)為320。運用特殊的演算法，通過相鄰畫素U共用子畫素的方式，畫素U的虛擬每英吋畫素(virtual PPI)可以達到416。第一子畫素211的發光區域211L佔總面積10.53%(開口大小)，第三子畫素215的發光區域215L佔總面積23.22%(開口大小)。換言之，定義第一子畫素的發光區域具有第一發光面積，而第三子畫素的發光區域具有第三發光面積，則本實施例中，第一發光面積相對於第三發光面積之比例大約為10.53%：23.22%，近似於1：2。

類似地，本實施例中，第二子畫素213的發光區域213L佔總面積的比例大約與第一子畫素211的發光區域211L佔總面積的比例，因此定義第二子畫素的發光區域具有第二發光面積，則本實施例中，第二發光面積相對於第三發光面積之比例大約為10.53%：23.22%，近似於1：2。

綜上所述，根據本揭露內容之實施例，第一發光面積相對於第三發光面積之比例大約為1：2~1：10，第二發光面積相對於第三發光面積之比例大約為1：2~1：10。

第1D~1I圖繪示根據本揭露內容其他實施例之顯示裝置中的顯示單元之俯視示意圖。本實施例中與前述實施例相同之元件係沿用同樣的元件標號，且相同元件之相關說明請參考前述，在此不再贅述。

如第1D圖所示，本實施例中，顯示單元S1的週邊區P1環繞包圍核心區C，週邊區P1的第三子畫素215-1之個數為1個。如第1E圖所示，本實施例中，顯示單元S2的週邊區P2環繞包圍核心區C，週邊區P2的第三子畫素215-2之個數為4個。如第1F圖所示，本實施例中，顯示單元S3的週邊區P3環繞包圍核心區C，週邊區P3的第三子畫素215-3之個數為4個，且第三子畫素215-3的形狀並非矩形。

如第1G圖所示，本實施例中，顯示單元S4中，核心區C包括複數個第一子畫素211、複數個第二子畫素213及複數個第四子畫素217，此些第一子畫素211與此些第二子畫素213交錯排列，此些第四子畫素217分別位於此些第一子畫素211之其中之一和此些第二子畫素213之其中之一之間。週邊區P4包括複數個第三子畫素215，第四子畫素217與第三子畫素215發出具有相同的光原色的光。舉例而言，如第1G圖所示，一個顯示單元S4共包括兩個第一子畫素211、兩個第二子畫素213、四個第三子畫素215和兩個第四子畫素217，其中顯示單元S4的週邊區P4的第三子畫素215設置於核心區C的三個側邊，核心區C中的第四子畫素217係彼此相鄰排列。實施例中，如第1G圖所示，顯示單元S4依矩陣型態(Array)重複且規則地排列於基底100上。

如第1H圖所示，本實施例中，顯示單元S5中，核心區C包括複數個第一子畫素211、複數個第二子畫素213及複數個第四子畫素217，此些第一子畫素211與此些第二子畫素213交錯排列，此些第四子畫素217分別位於此些第一子畫素211之其中之一和此些第二子畫素213之其中之一之間。週邊區P5包括複數個第三子畫素215，第四子畫素217與第三子畫素215發出具有相同的光原色的光。顯示單元S5中，如第1H圖所示，顯示單元S5的週邊區P5的第三子畫素215設置於核心區C的兩相對側邊，一個顯示單元S5中，在兩相對側邊之其中之一側邊係依序排列一個第四子畫素217、一個第一子畫素211、一個第二子畫素213及一個第四子畫素217，在兩相對側邊之另外一側邊係依序排列一個第一子畫素211、一個第四子畫素217、一個第四子畫素217及一個第二子畫素213。如第1H圖所示，顯示單元S5依矩陣型態(Array)重複且規則地排列於基底100上。

如第1I圖所示，本實施例中，一個顯示單元S6中，核心區C包括複數個第一子畫素211、複數個第二子畫素213及複數個第四子畫素217，此些第一子畫素211與此些第二子畫素213交錯排列，此些第四子畫素217分別位於此些第一子畫素211之其中之一和此些第二子畫素213之其中之一之間。週邊區P6包括複數個第三子畫素215，第四子畫素217與第三子畫素215發出具有相同的光原色的光。一個顯示單元S6中，如第1I圖所示，顯示單元S6的週邊區P6的第三子畫素215設置於核心區C的兩相對側邊，一個顯示單元S6中，在兩相對側邊之其中之一側邊係依序排列一個第四子畫素217、一個第一子畫素211、一個第二子畫素213及一個第四子畫素217，在兩相對側邊之另外一側邊係依序排列一個第一子畫素211、一個第四子畫素217、一個第四子畫素217及一個第二子畫素213。如第1I圖所示，顯示單元S6依矩陣型態(Array)重複且規則地排列於基底100上，在此些顯示單元S6排列成的陣列中，兩相鄰列的兩個顯示單元S6係左右對稱。

以下係就實施例作進一步說明。以下係列出具有顯示單元S、S4、S5和S6之顯示裝置的開口率的計算結果，以說明應用本揭露內容之顯示基板及顯示裝置的特性。然而以下之實施例僅為例示說明之用，而不應被解釋為本揭露內容實施之限制。

表1列示以具有每英吋畫素(PPI)為350且具有畫素尺寸為72.5微米*72.5微米的顯示裝置為例的計算結果，其中第一子畫素211和第二子畫素213的開口率相同。

第2圖繪示根據本實施例之顯示結構200之顯示單元S矩陣之俯視示意圖。本實施例中，顯示結構200可包括複數個畫素U，顯示單元S依矩陣型態(Array)重複且規則地排列於基底100上。如第2圖所示，顯示單元S彼此係以第三子畫素215鄰接。

第3圖繪示根據本揭露內容再一實施例之顯示結構300的俯視示意圖。本實施例中與前述實施例相同之元件係沿用同樣的元件標號，且相同元件之相關說明請參考前述，在此不再贅述。

實施例中，顯示結構300設置於基底100上，顯示結構300包括至少一顯示單元S。如第3圖所示，顯示結構300可包括複數個顯示單元S，顯示單元S重複且規則地排列於基底100上。顯示結構300中，各個顯示單元S彼此係以第三子畫素215鄰接。一個顯示單元S例如包括兩個第一子畫素211、兩個第二子畫素213及四個第三子畫素215，其中第一子畫素211及第二子畫素213位於核心區C，而第三子畫素215位於週邊區。

本實施例中，第一子畫素211彼此相鄰且第二子畫素213彼此相鄰。如第3圖所示，位於畫素結構310左上部分的第一子畫素211以兩個相鄰的側邊211s3和211s4分別鄰接於一個第二子畫素213和一個第一子畫素211。

如第1C圖所示，覆蓋基板20可以是玻璃基板或塑膠基板。實施例中，覆蓋基板20可以包括複數彩色濾光片、間隙子(Spacer)、電極或觸控單元電路。彩色濾光片可用以加強發光單元之各個具有不同發光顏色之子畫素的發光顏色品質。於其他實施例中，顯示基板200與覆蓋基板20位置可互換，顯示單元S之各子畫素亦可由彩色濾光片取代各色發光層已定義子畫素之區域面積。

請參照第4A~4C圖，其繪示根據一實施例之發光層材料之蒸鍍製程的流程圖。以下係以蒸鍍具有三種發光顏色的多個子畫素為例。如第4A圖所示，提供一金屬遮罩M1，金屬遮罩M1具有複數個開口M10，開口M10對應於預定要形成第一子畫素521p的位置。進行蒸鍍時，第一發光材料521通過開口M10而鍍在預定的區域上，此些區域被畫素定義層240所定義而彼此隔開。接著，如第4B圖所示，提供另一金屬遮罩M2，金屬遮罩M2具有複數個開口M20，開口M20對應於預定要形成第二子畫素523p的位置。進行蒸鍍時，第二發光材料523通過開口M20而鍍在預定的區域上。最後，如第4C圖所示，提供再一金屬遮罩M3，金屬遮罩M3具有複數個開口M30，開口M30對應於預定要形成第三子畫素525p的位置。進行蒸鍍時，第三發光材料525通過開口M20而鍍在預定的區域上。

根據本揭露內容之實施例，可以採用適合的金屬遮罩經由蒸鍍製程製作出顯示單元S。第5~8圖繪示根據本揭露內容之實施例之用於製作顯示單元S之金屬遮罩之示意圖。

在製作實施例之顯示單元S時，可以採用如第5~7圖所示之金屬遮罩進行蒸鍍。舉例而言，如第5圖所示的金屬遮罩M5具有複數個開口M50，如第6圖所示的金屬遮罩M6具有複數個開口M60，如第7圖所示的金屬遮罩M7具有複數個開口M70。利用移動金屬遮罩M5進行4次蒸鍍而製作出兩個第一子畫素211和兩個第二子畫素213，利用金屬遮罩M6進行1次蒸鍍而製作出L形第三子畫素215的垂直部分，以及利用金屬遮罩M7進行1次蒸鍍而製作出L形第三子畫素215的水平部分。實施例中，一個開口的大小等於一個子畫素的實際發光區域與公差區域的總和，因此金屬遮罩的開口尺寸可決定子畫素的尺寸，進而決定顯示單元S及畫素U的尺寸並影響顯示裝置1的解析度。

特別地，如第6~7圖所示，金屬遮罩M6/M7的開口M60/M70可同時製作不同顯示單元S中具有相同發光顏色的子畫素215，進而在無須提高蒸鍍製程之精確度條件的情況下，可減少顯示單元S之間的誤差距離，而有效降低製程上的公差要求，減小公差區域，改善鄰近區域的子畫素發生混色、發光材料無法完全覆蓋開口對應的區域之問題，進而實現高解析度(High PPI)的產品設計。

類似地，如第8圖所示的金屬遮罩M8具有複數個開口M80。由於顯示單元S中的兩個第一子畫素211彼此相鄰、兩個第二子畫素213彼此相鄰，因此可利用移動金屬遮罩M8僅進行2次蒸鍍而製作出兩個第一子畫素211和兩個第二子畫素213，利用金屬遮罩M6進行1次蒸鍍而製作出L形第三子畫素215的垂直部分，以及利用金屬遮罩M7進行1次蒸鍍而製作出L形第三子畫素215的水平部分。換言之，顯示單元S中，兩個第一子畫素211彼此相鄰、兩個第二子畫素213彼此相鄰，此種子畫素的排列方式可以有效簡化其蒸鍍製程。

綜上所述，雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明。本發明所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾。因此，本發明之保護範圍當視後附之申請專利範圍所界定者為準。

C‧‧‧核心區

P‧‧‧週邊區

S‧‧‧顯示單元

211‧‧‧第一子畫素

213L‧‧‧開口部

211s1~211s4、213s1~213s2‧‧‧側邊

213‧‧‧第二子畫素

215‧‧‧第三子畫素

Claims

一種顯示基板，包括：一基底；以及一顯示結構，設置於該基底上，該顯示結構包括：複數個顯示單元，該些顯示單元係排列成一陣列且各該顯示單元具有一核心區及一週邊區，其中該核心區包括至少一第一子畫素及至少一第二子畫素，該週邊區包括至少一第三子畫素，並且該週邊區位於該核心區之外側。
如申請專利範圍第1項所述之顯示基板，其中該核心區包括一對該第一子畫素及一對該第二子畫素，其中該些第一子畫素及該些第二子畫素交錯排列，該些第一子畫素彼此對角設置，該些第二子畫素彼此對角設置。
如申請專利範圍第1項所述之顯示基板，其中該第三子畫素之側邊鄰接該第一子畫素或該第二子畫素之側邊。
如申請專利範圍第3項所述之顯示基板，其中該週邊區包括複數個該第三子畫素，該些第三子畫素之側邊分別鄰接該些第一子畫素或該些第二子畫素其中之一的側邊。
如申請專利範圍第1項所述之顯示基板，其中各該顯示單元之各該第一子畫素、該第二子畫素和該第三子畫素包括：一第一電極層，鄰近該基底；一畫素定義層，位於該第一電極層上且具有一開口部；一第二電極層，位於該畫素定義層上；以及一發光層，介於該第一電極層及該第二電極層之間；其中，該發光層面積大於該開口部，且該第一電極層面積大於該開口部。
如申請專利範圍第5項所述之顯示基板，其中該開口部之面積定義各該第一子畫素、該第二子畫素和該第三子畫素之一發光面積，該核心區包括複數個該第一子畫素及複數個該第二子畫素，該週邊區包括複數個該第三子畫素，該些第一子畫素具有一第一發光面積，該些第二子畫素具有一第二發光面積，該些第三子畫素具有一第三發光面積，該第一發光面積或該第二發光面積相對於該第三發光面積之比例係為約1：2~1：10。
如申請專利範圍第1項所述之顯示基板，其中在各該顯示單元中，該核心區包括複數個該第一子畫素、複數個該第二子畫素及複數個第四子畫素，該些第一子畫素與該些第二子畫素交錯排列，該些第四子畫素分別位於該些第一子畫素之其中之一和該些第二子畫素之其中之一之間，且該週邊區包括複數個該第三子畫素。
如申請專利範圍第7項所述之顯示基板，其中該些第四子畫素與該些第三子畫素發出具有相同的光原色的光。
如申請專利範圍第8項所述之顯示基板，其中該週邊區的該些第三子畫素設置於該核心區的三個側邊，在該核心區中的該些第四子畫素係彼此相鄰排列。
如申請專利範圍第8項所述之顯示基板，其中各該顯示單元中，該週邊區的該些第三子畫素設置於該核心區的兩相對側邊，在該兩相對側邊之其中之一側邊係依序排列一個該第四子畫素、一個該第一子畫素、一個該第二子畫素及一個該第四子畫素，在該兩相對側邊之另外一側邊係依序排列一個該第一子畫素、一個該第四子畫素、一個該第四子畫素及一個該第二子畫素。
如申請專利範圍第10項所述之顯示基板，其中在該些顯示單元排列成的該陣列中，兩相鄰列的兩個該顯示單元係左右對稱。
一種顯示裝置，包括：一覆蓋基板；以及一顯示基板，與該覆蓋基板對組形成該顯示裝置，該顯示基板包括：一基底；以及一顯示結構，設置於該基底上，該顯示結構包括複數個顯示單元，該些顯示單元係排列成一陣列且各該顯示單元具有一核心區及一週邊區，其中該核心區包括至少一第一子畫素及至少一第二子畫素，該週邊區包括至少一第三子畫素，並且該週邊區位於該核心區之外側。
如申請專利範圍第12項所述之顯示裝置，其中顯示基板之該核心區包括一對該第一子畫素及一對該第二子畫素，其中該些第一子畫素及該些第二子畫素交錯排列，該些第一子畫素彼此對角設置，該些第二子畫素彼此對角設置。
如申請專利範圍第12項所述之顯示裝置，其中顯示基板之該第三子畫素之側邊鄰接該第一子畫素或該第二子畫素之側邊。
如申請專利範圍第14項所述之顯示裝置，其中顯示基板之該週邊區包括複數個該第三子畫素，該些第三子畫素之側邊分別鄰接該些第一子畫素或該些第二子畫素其中之一的側邊。
如申請專利範圍第12項所述之顯示裝置，其中在各該顯示單元中，該核心區包括複數個該第一子畫素、複數個該第二子畫素及複數第四子畫素，該些第一子畫素與該些第二子畫素交錯排列，該些第四子畫素分別位於該些第一子畫素之其中之一和該些第二子畫素之其中之一之間，且該週邊區包括複數個該第三子畫素，該些第四子畫素與該些第三子畫素發出具有相同的光原色個光。
如申請專利範圍第12項所述之顯示裝置，其中該週邊區的該些第三子畫素設置於該核心區的三個側邊，在該核心區中的該些第四子畫素係彼此相鄰排列。
如申請專利範圍第12項所述之顯示裝置，其中各該顯示單元中，該週邊區的該些第三子畫素設置於該核心區的兩相對側邊，該核心區包括複數個該第一子畫素及複數個該第二子畫素，在該兩相對側邊之其中之一側邊係依序排列一個該第四子畫素、一個該第一子畫素、一個該第二子畫素及一個該第四子畫素，在該兩相對側邊之另外一側邊係依序排列一個該第一子畫素、一個該第四子畫素、一個該第四子畫素及一個該第二子畫素。
如申請專利範圍第12項所述之顯示裝置，其中在該些顯示單元排列成的該陣列中，兩相鄰列的兩個該顯示單元係左右對稱。