TW201535363A - 混和記憶體以及基於磁性隧道接面（ｍｔｊ）的磁性隨機存取記憶體（ｍｒａｍ）位元－單元及陣列 - Google Patents

混和記憶體以及基於磁性隧道接面（ｍｔｊ）的磁性隨機存取記憶體（ｍｒａｍ）位元－單元及陣列 Download PDF

Info

Publication number
TW201535363A
TW201535363A TW103140658A TW103140658A TW201535363A TW 201535363 A TW201535363 A TW 201535363A TW 103140658 A TW103140658 A TW 103140658A TW 103140658 A TW103140658 A TW 103140658A TW 201535363 A TW201535363 A TW 201535363A
Authority
TW
Taiwan
Prior art keywords
terminal
coupled
transistor
source
capacitor
Prior art date
Application number
TW103140658A
Other languages
English (en)
Other versions
TWI562139B (en
Inventor
Sasikanth Manipatruni
Ian A Young
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of TW201535363A publication Critical patent/TW201535363A/zh
Application granted granted Critical
Publication of TWI562139B publication Critical patent/TWI562139B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C14/00—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down
    • G11C14/0009—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down in which the volatile element is a DRAM cell
    • G11C14/0045—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down in which the volatile element is a DRAM cell and the nonvolatile element is a resistive RAM element, i.e. programmable resistors, e.g. formed of phase change or chalcogenide material
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C14/00—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down
    • G11C14/0009—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down in which the volatile element is a DRAM cell
    • G11C14/0036—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down in which the volatile element is a DRAM cell and the nonvolatile element is a magnetic RAM [MRAM] element or ferromagnetic cell
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1653—Address circuits or decoders
    • G11C11/1657—Word-line or row circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1659—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009—RRAM elements whose operation depends upon chemical change
    • G11C13/0011—RRAM elements whose operation depends upon chemical change comprising conductive bridging RAM [CBRAM] or programming metallization cells [PMCs]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
    • H10B12/0387—Making the trench
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/37—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor being at least partially in a trench in the substrate
    • H10B12/373—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor being at least partially in a trench in the substrate the capacitor extending under or around the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C14/00—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down
    • G11C14/0009—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down in which the volatile element is a DRAM cell
    • G11C14/0018—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down in which the volatile element is a DRAM cell whereby the nonvolatile element is an EEPROM element, e.g. a floating gate or metal-nitride-oxide-silicon [MNOS] transistor
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/08—Key distribution or management, e.g. generation, sharing or updating, of cryptographic keys or passwords
    • H04L9/0894—Escrow, recovery or storing of secret information, e.g. secret key escrow or cryptographic key storage
    • H04L9/0897—Escrow, recovery or storing of secret information, e.g. secret key escrow or cryptographic key storage involving additional devices, e.g. trusted platform module [TPM], smartcard or USB

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nanotechnology (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

本發明提供一種用於混合eDRAM和MRAM記憶體單元，包含：電容器，具有第一端子和第二端子；第一電晶體，具有耦接到第一字線(WL)之閘極端子、耦接到位元線(BL)之源極/汲極端子、及耦接到該電容器的該第一端子之汲極/源極端子；電阻性記憶體元件，具有第一端子和第二端子，該電阻性記憶體元件裝置的該第一端子耦接到該電容器的該第一端子；及第二電晶體，具有耦接到第二字線(WL)之閘極端子、耦接到源極線(SL)之源極/汲極端子、及耦接到該電阻性記憶體元件裝置的該第二端子之汲極/源極端子。

Description

混和記憶體以及基於磁性隧道接面(MTJ)的磁性隨機存取記憶體(MRAM)位元-單元及陣列
本發明關於混和記憶體以及基於磁性隧道接面(MTJ)的磁性隨機存取記憶體(MRAM)位元-單元及陣列。
在晶片上，具有非揮發性的嵌入式記憶體可使能量及計算產生效率。然而，諸如STT-MRAM(自旋轉移力矩式磁性隨機存取記憶體)之主要的嵌入式記憶體選項在位元-單元的程式設計(亦即，寫入)期間受損於高電壓和高電流密度問題。另一方面，eDRAM(嵌入式動態存取記憶體)由於它選擇電晶體中的漏失受損於低保留時間。
Td‧‧‧第一電晶體Td
MN‧‧‧n型選擇電晶體MN
WL‧‧‧字線(WL)
SL‧‧‧源極線(SL)
MTJ‧‧‧磁性隧道接面
BL‧‧‧位元線(BL)
C‧‧‧電容器C
Tm‧‧‧第二電晶體Tm
PCM‧‧‧相位變化記憶體
FM1‧‧‧自由磁性層(FM1)
FM2‧‧‧固定磁性層(FM2)
AFM‧‧‧抗鐵磁鐵(AFM)
SAF‧‧‧合成抗鐵磁鐵(SAF)
M0‧‧‧金屬零(M0)
M3‧‧‧第三金屬層(M3)
WLd1‧‧‧第一字線
WLd2‧‧‧第一字線
WLm1‧‧‧第二字線
WLm2‧‧‧第二字線
USB‧‧‧通用串列匯流排
MDP‧‧‧迷你顯示埠
HDMI‧‧‧高解析度多媒體介面
CDMA‧‧‧碼分多工存取
TDM‧‧‧時分多工
DRAM‧‧‧動態RAM
IC‧‧‧積體電路
MRAM‧‧‧磁性隨機存取記憶體
TCN‧‧‧金屬層
SL1‧‧‧源極線
SL2‧‧‧源極線
SL3‧‧‧源極線
SL4‧‧‧源極線
BL1‧‧‧位元線
BL2‧‧‧位元線
BL3‧‧‧位元線
BL4‧‧‧位元線
100‧‧‧位元-單元
120‧‧‧位元-單元
200‧‧‧eDRAM位元-單元
201‧‧‧電阻性記憶體元件
300‧‧‧頂視圖
400‧‧‧第一剖面圖
420‧‧‧第二剖面圖
430‧‧‧第三剖面圖
500‧‧‧陣列
601‧‧‧方塊
602‧‧‧方塊
603‧‧‧方塊
604‧‧‧方塊
605‧‧‧方塊
606‧‧‧方塊
1600‧‧‧計算裝置
1610‧‧‧處理器
1620‧‧‧音頻次系統
1630‧‧‧顯示次系統
1632‧‧‧顯示介面
1640‧‧‧I/O控制器
1650‧‧‧電源管理
1660‧‧‧記憶體次系統
1670‧‧‧連接性
1672‧‧‧蜂巢式連接性
1674‧‧‧無線連接性
1680‧‧‧週邊連接
1682‧‧‧週邊裝置
1684‧‧‧週邊裝置
1690‧‧‧處理器
自以下所給的詳細說明及自本揭露的不同實施例的附圖，將更完全瞭解本揭露的實施例，然而其不應用以將本揭露限制於特定實施例，但僅用於解說及瞭解而已。
圖1A解說用於STT-MRAM的二端子1T-1MTJ位元- 單元。
圖1B解說三端子1T-1C eDRAM位元-單元。
圖2解說依據本揭露的一實施例之四端子混合集成MRAM(磁性隨機存取記憶體)和eDRAM位元-單元。
圖3解說依據本揭露的一實施例之圖2的四端子混合集成MRAM和eDRAM位元-單元的配置的頂視圖。
圖4A解說依據本揭露的一實施例之圖3的配置的第一剖面圖。
圖4B解說依據本揭露的一實施例之圖3的配置的第二剖面圖。
圖4C解說依據本揭露的一實施例之圖3的配置的第三剖面圖。
圖5解說依據本揭露的一實施例之混合集成MRAM和eDRAM位元-單元的陣列。
圖6解說依據本揭露的一實施例的混合集成MRAM和eDRAM位元-單元之方法的流程圖。
圖7係依據本揭露的一實施例之具有混合集成MRAM和eDRAM位元-單元的智慧型裝置或電腦系統或SoC(系統單晶片)。
【發明內容及實施方式】
圖1A解說用於STT-MRAM的二端子1T-1MTJ(亦即，一電晶體及一磁性隧道接面)位元-單元100。這裡，MTJ裝置係串聯耦合到n型選擇電晶體MN。n型選擇電 晶體MN的閘極端子係耦合到字線(WL)。n型電晶體MN的源極/汲極端子係耦合至源極線(SL)以及n型電晶體MN的汲極/源極端子係耦合至MTJ的一端。MTJ的另一端係耦合至位元線(BL)。
用於位元-單元100之讀和寫電流路徑係相同的，導致許多設計交換。例如，在讀作業期間，比在寫入作業期間需要MTJ裝置的更高電阻。然而，用於通過讀及寫電流的相同電流路徑防止具有用於讀及寫作業的不同電阻。為寫入高邏輯至位元-單元100，BL係相對於SL(或選擇線)而上升，以及為寫入低邏輯至位元-單元100，BL係相對於SL而下降。為讀取自位元-單元100，SL係設定至低邏輯以及MTJ電阻係使用弱電流(例如，寫入電流的1/8th)進行感測。
1T-1MTJ位元-單元100可具有大的寫入電流(例如，大於100μA)及大的電壓(例如，大於0.7V)之隧道接面的必要條件。1T-1MTJ位元-單元100可具有高寫入誤差率或低速交換(例如，超過20ns)於MTJ基MRAM中。1T-1MTJ位元-單元100亦可具有由於磁性隧道接面中的穿隧電流之可信度爭論。例如，MTJ裝置中的絕緣體層係抗拒大電流的流量之隔層(例如，1KΩ至10KΩ)，以及較低的電流造成較高的寫入誤差。
圖1B解說三端子1T-1C(一電晶體及一電容器)eDRAM(嵌入式動態隨機存取記憶體)位元-單元120。位元-單元120包括n型電晶體MN，以它的閘極端子耦合 到WL，源極/汲極端子耦合到BL及汲極/源極端子耦合到電容器C的第一端子。電容器的第二端子係耦合到電壓端子(例如，½ Vdd)。eDRAM位元-單元的保留時間受到穿過n型電晶體MN的漏損。甚至當與低漏損的n型電晶體MN結合時，eDRAM位元-單元的保留時間係低(例如，小於75μs)。
實施例說明混合eDRAM及MRAM記憶體位元-單元與陣列，其在正常操作條件下同時提供eDRAM位元-單元的快速寫及讀效能，及長保留時間的資料在低活動條件期間(例如，睡眠模式或低功率模式)。實施例亦使用基於電容器的金屬絕緣體金屬(MIM)以執行eDRAM的電容。混合eDRAM及MRAM記憶體位元-單元的實施例的集成佈局以使大位元陣列的製造可行的方式將該二位元-單元封裝一起。實施例亦使用至多四個控制線每位元-單元，其進一步容許陣列中的混合位元-單元的更高密度封裝。
於以下說明中，許多細節被敘述以提供本揭露的實施例的更完全解說。然而，對於熟習此項技藝者將顯而易見的是，本揭露的實施例可被實施而不需這些特定細節。於其它例子中，熟知的結構及裝置係以方塊圖形式而不是細節顯示，以避免混淆本揭露的實施例。
注意於實施例的對應圖中，信號係以線表示。一些線可以是較粗以表示多個組成信號路徑，及/或具有箭頭在一或數端以表示主要資訊流向。這種表示並不在於限制。 確切的說，該等線係與一或數個示範性實施例聯接使用以助於電路或邏輯單元的更容易瞭解。如設計需要或優先所要求之任何所示信號實際上可包含一或數個信號，其可行進於任一方向且可以適當類型的信號模式予以執行。
遍及說明書且於請求項中，術語“連接”意指連接的物件之間的直接電連接，而無任何中間裝置。術語“耦接”意指連接的物件之間的直接電連接或經過一或數個被動或主動中間裝置之間接連接。術語“電路”意指一或數個被動及/或主動組件，其係配置相互合作以提供所需功能。術語“信號”意指至少一電流信號、電壓信號或資料/時鐘信號。“一(a)”、“一(an)”和“這(the)”的意思包括複數參照。“在..中(in)”的意思包括“在..中”及“在..上”。
術語“比例性”通常指的是將設計(概要和佈局)自一製程技術轉換至另一製程技術。術語“比例性”通常亦指的是縮小相同技術節點內的佈局和裝置。術語“比例性”亦可指的是信號頻率相對於另一參數的調整(例如，放慢)，例如，供電基準。術語“實質上”、“接近”、“大約”、“靠近”及“約”通常指的是目標值的+/- 20%內。
除非另有指定，敘述共同物體之順序形容詞“第一”、“第二”、及“第三”等僅表示所指之相同物體的不同例，且不意圖暗示所述的物體必需是以指定順序、臨時、空間上排成一行以任合其它方式。
為實施例的目的，電晶體係金氧半導體(MOS)電晶體，其包括汲極、源極、閘極及大量端子。電晶體亦包括 三閘極和FinFET電晶體、閘極環繞式圓柱狀電晶體或執行如同碳奈米管或鐵電性裝置的電晶體功能之其它裝置。源極及汲極端子可以是相同端子且於文中交換使用。熟習此項技藝者將領會到，其它電晶體例如，雙極接面電晶體BJT PNP/NPN、BiCMOS、CMOS、eFET等，可被使用而不會背離本揭露的範圍。術語“MN”表示n型電晶體(例如，NMOS、NPN BJT等)以及術語“MP”表示p型電晶體(例如，PMOS、PNP BJT等)。
圖2解說依據本揭露的一實施例之四端子混合集成MRAM及eDRAM位元-單元200。指出的是，具有如任何其它圖的元件的相同參照數字(或名稱)之圖2的那些元件可以類似上述的任何方式來作業或作用，但不限於此。
於一實施例中，位元-單元200包含：第一電晶體Td、第二電晶體Tm、電阻性記憶體元件201及電容器C。於一實施例中，位元-單元200係由四條控制線-第一控制線WL、第二控制線WL、控制線SL及控制線BL所控制。雖然實施例係參照用於第一電晶體Td及第二電晶體Tm的n型電晶體進行說明，相同觀念適用於第一電晶體Td及第二電晶體Tm的p型電晶體。四條控制線亦稱為快取線。於一實施例中，快取線可以是以eDRAM或MRAM模式。
於一實施例中，第一電晶體Td的源極/汲極端子係耦接到BL，以及第一電晶體Td的汲極/源極端子係耦接到電容器C的第一端子。於一實施例中，第一電晶體Td的 閘極端子係耦接到第一WL(此亦稱為WLd)。於一實施例中，電容器C的第二端子係耦接到偏壓。於一實施例中，偏壓係½ Vdd，其中Vdd係供應電壓。於其它實施例中，偏壓可設定為另一電壓位準。於一實施例中，電容器C係實施為MIM電容器。於一實施例中，MIM電容器係溝槽電容器。於另一實施例中，MIM電容器係成長電容器。於一實施例中，MIM電容器係位於相同於MTJ裝置的位置之金屬層中，亦即，MIM電容器係位於如MTJ裝置的相同垂直層中。於一實施例中，MIM電容器係形成在更高金屬層中的位元-單元上方。
於一實施例中，第二電晶體Tm具有耦接到SL之源極/汲極端子，耦接到電阻性記憶體元件201的第一端子之汲極/源極端子。於一實施例中，第二電晶體Tm的閘極端子係耦接到第二WL(此亦稱為WLm)。於一實施例中，電阻性記憶體元件201的第二端子係耦接到電容器C的第一端子及第一電晶體Td的汲極/源極端子。
於一實施例中，電阻性記憶體元件201係以下一者：磁性隧道接面(MTJ)裝置；相位變化記憶體(PCM)裝置；電阻性RAM裝置；或導橋RAM。以下實施例係參照為MTJ裝置的電阻性記憶體元件201進行說明。然而，其它裝置可取代MTJ裝置予以使用。取決於電流通過MTJ裝置的方向，決定是否為邏輯一或邏輯零之MTJ電阻變化正儲存於MTJ裝置中。例如，當通過MTJ裝置的電流致使它的自由和固定磁鐵具有相同磁性對準時，則 MTJ裝置的電阻減小。於另一例子中，當通過MTJ裝置的電流致使它的自由和固定磁鐵具有相互相對的相反磁性對準時，則MTJ裝置的電阻增加。
廣泛組合的材料可使用於MTJ裝置的材料堆疊。於一實施例中，材料的堆疊包括：CoxFeyBz、MgO、CoxFeyBz、Ru、CoxFeyBz、IrMn、Ru、Ta及Ru，其中‘x’、‘y’及‘z’係整數。於其它實施例中，其它材料可使用以形成包括固定磁性層及自由磁性層之MTJ裝置。於一實施例中，MTJ裝置堆疊包含自由磁性層(FM1)、MgO穿隧氧化物、具有合成抗鐵磁鐵(SAF)-CoFe/Ru為基抗鐵磁鐵(AFM)的固定磁性層(FM2)。SAF層容許取消自由磁性層周圍的偶極場。廣泛組合的材料可使用於材料堆疊。
於一實施例中，位元-單元200可操作以作用如於一模式的eDRAM位元-單元及於另一模式的MRAM混合位元-單元。於一實施例中，當具有位元-單元200的記憶體單元係於主動模式時，則位元-單元200透過關掉第二電晶體Tm作用於eDRAM模式，亦即，WLm係邏輯低。於這種實施例中，MTJ裝置201掛斷電容器C的第一節點，及位元-單元表現如同標準的eDRAM。於一實施例中，於eDRAM模式用於寫入作業第一電晶體Td(亦稱為選擇電晶體)係透過WLd而接通。於此種實施例中，電流自½ Vdd供應流至BL以使電容器C經由第一電晶體Td而充電。於一實施例中，於eDRAM模式用於讀取作業，BL電壓係在第一電晶體接通時進行監視以決定儲存在電容器 C上的電荷。
於一實施例中，當具有位元-單元200的記憶體單元係於低功率模式時(例如，睡眠模式或切斷模式)，則位元-單元200作用於混合模式(亦稱為MRAM模式)，其中eDRAM及MRAM二者已賦能。於這實施例中，MRAM扮演長期保留記憶體元件的角色。於一實施例中，第一、第二電晶體Td及Tm二者係透過它們各自的WL而賦能，亦即，各別WLd及WLm。於一實施例中，BL及SL係提升至‘1’或‘0’(或‘0’或‘1’)如正寫入記憶體之狀態所要求。在此，‘1’指的是邏輯高(例如，Vcc或Vdd)而‘0’指的是邏輯低(例如，接地)。於一實施例中，來自第一及第二電晶體(Td及Tm)的電流容許MTJ裝置201進入適當狀態的旋轉力矩媒介交換。於一實施例中，為讀取自MTJ裝置201，MTJ裝置的電阻係使用感測放大器(未顯示)經由SL及BL進行檢測。
圖2的實施例提供與用於高效能狀況的快速可存取性結合一起之高保留及低洩漏狀態。於一實施例中，高效能模式的作業之快速存取時間係使用eDRAM模式予以提供，及長保留時間係提供用於低活動性因子應用。
圖3解說依據本揭露的一實施例之圖2的四端子混合集成MRAM和eDRAM位元-單元的配置的頂視圖300。指出的是，具有如任何其它圖的元件之相同參照數字(或名稱)之圖3的那些元件可以類似上述的任何方式而作業及作用，但不限於此。
於此實施例中，SL係形成有金屬零(M0)，BL係形成有M0及MTJ裝置201係形成於專屬第三金屬層(M3)的區中。於這實施例中，M0係最接近電晶體的層(亦即，最接近擴散區域)，M2係在M1上方，M3係在M2上方，M4係在M3上方。於一實施例中，MTJ裝置201係經由V1-M1-V2-M2-V3堆疊予以執行。於一實施例中，電容器C係MIM電容器且係以相同垂直位置予以執行，亦即，V1-M1-V2-M2-V3堆疊。於一實施例中，MIM電容器及MTJ裝置係於平行於第二電晶體Tm的閘極區的方向之方向穿過連接在頂層。於此實施例中，第一電晶體Td的閘極端子係耦接至畫於M1中的WLd，其中M1延伸垂直於M0。於一實施例中，第二電晶體Tm的閘極端子係耦接至畫於M1中的WLm。
於一實施例中，SL及BL係形成有M2、WLd及WLm係形成於M3中及MTJ裝置201係定位於區V2-M2-V3中。於一實施例中，電容器C係MIM電容器且係執行於相同垂直位置，亦即，V2-M2-V3堆疊。於一實施例中，MIM電容器C及MTJ裝置201係於平行於第二電晶體Tm的閘極區的方向之方向穿過M3連接至頂層。其它類似佈局係可能使用圖3的基本佈局。佈局300的剖面AA’、BB’及CC’係分別參照圖4A-C予以說明。
圖4A解說依據本揭露的一實施例之圖3的配置的剖面AA’的第一剖面圖400。指出的是，具有如任何其它圖的元件之相同元件符號(或名稱)之圖4A的那些元件可 以類似上述的任何方式而作業及作用，但不限於此。
於一實施例中，第二電晶體Tm的源極/汲極區係耦接至金屬層TCN(亦即，溝接點)。於一實施例中，M0中的SL經由TCN耦接至第二電晶體Tm的源極區。於一實施例中，第二電晶體Tm的汲極區係穿過V1-M1的垂直堆疊耦接至MTJ的第一端子。於一實施例中，MTJ裝置201的第二端子可穿過V2-M2-V3由M3存取，其中V2係耦接至MTJ裝置201的第二端子。
圖4B解說依據本揭露的一實施例之圖3的配置的剖面BB’的第二剖面圖420。指出的是，具有如任何其它圖的元件之相同參照數字(或名稱)之圖4B的那些元件可以類似上述的任何方式而作業及作用，但不限於此。
於一實施例中，第一電晶體Td的源極/汲極區係耦接至金屬層TCN。於一實施例中，M0中的BL經由TCN耦接至第一電晶體Td的源極區。於一實施例中，第一電晶體Td的汲極區係耦接至MIM電容器C的第一端子。於此實施例中，MIM電容器C係形成為溝電容器。粗黑區係底電容器板(亦即，電容器的第一端子)。於一實施例中，MIM電容器C的第二端子係經由V3耦接至M3。MIM電容器的二個板之間的區係充填以高K介電材料(例如，HfO2)以賦能用於電荷儲存之大電容。
圖4C解說依據本揭露的一實施例之圖3的配置的剖面CC’的第三剖面圖430。指出的是，具有如任何其它圖的元件之相同參照數字(或名稱)之圖4C的那些元件可 以類似上述的任何方式而作業及作用，但不限於此。
這剖面顯示MTJ裝置201的MIM電容器C及第二端子的耦接。靠左的TCN係耦接至第二電晶體Tm的汲極/源極端子，而靠右的TCN係耦接至第一電晶體Td的汲極/源極端子。MIM電容器C的第一端子係耦接至靠右的TCN而MIM電容器C的第二端子係耦接至M3。在此，通孔及MTJ裝置201的堆疊耦接在靠第二電晶體Tm的汲極/源極端子的一端及在靠M3的另一端。MIM電容器C及M3兩者係耦接一起。雖然實施例顯示溝為基的MIM電容器C，成長MIM電容器C亦可取代溝為基MIM而使用。
圖5解說依據本揭露的一實施例之混合集成MRAM和eDRAM位元-單元的陣列500。指出的是，具有如任何其它圖的元件之相同參照數字(或名稱)之圖5的那些元件可以類似上述的任何方式而作業及作用，但不限於此。為了不混淆此實施例，混合集成MRAM和eDRAM位元-單元的2×4陣列係顯示有三個水平列及四個垂直行。然而，實施例可應用於任何陣列尺寸。
於此實施例中，陣列500包含複數混合集成MRAM和eDRAM位元-單元；複數源極線SL1-SL4、複數位元線BL1-BL4；複數第一字線WLd1-WLd2；及複數第二字線WLm1-WLm2。於一實施例中，用於eDRAM模式，行選擇性係經由第一電晶體Td而獲得。於一實施例中，用於eDRAM模式，選擇性係經由BL/SL而獲得。於一實施例 中列，用於MRAM模式，行選擇性係經由第一電晶體Td及第二電晶體Tm而獲得。於一實施例中，用於MRAM模式，選擇性係透過BL/SL而獲得。
複數混合集成MRAM和eDRAM位元-單元的實施例係配置於陣列500中使得於eDRAM模式及MRAM模式二者中，沒有電流路徑於周圍單元中(亦即，選定位元-單元周圍的位元-單元)。電流路徑的缺少導致無接近讀取干擾或迴路電流。位元-單元可依據本揭露的任一實施例予以執行。
圖6解說依據本揭露的一實施例用於形成混合集成MRAM和eDRAM位元-單元之方法的流程圖600。雖然參照圖6之流程圖中的方塊係以特別順序顯示，動作的順序可被修改。因此，所述實施例可以不同順序執行，且一些行動/方塊可平行執行。圖6中所列的一些方塊及/或作業係可依據一定實施例選定。所示的方塊的編號係為了清楚性且未意圖指定不同方塊必須發生之作業的順序。而且，來自不同流程之作業可使用於各種組合中。所指的是，具有如任何其它圖的元件之相同參照數字(或名稱)之圖6的那些元件可以類似上述的任何方式而作業及作用，但不限於此。
在方塊601，第一電晶體Td係形成具有源極區、汲極區及閘極區。源極/汲極區係耦接至TCN。在方塊602，第二電晶體Tm係形成具有源極區、汲極區及閘極區。源極/汲極區係耦接至TCN。在方塊603，SL及BL 係形成在M0上。在方塊604，MIM電容器係形成在垂直位置，亦即，V1-M1-V2-M2-V3堆疊，且係經由TCN耦接至第一電晶體的源極區。在方塊605，電阻性記憶體元件(例如，MTJ裝置)係形成於作為MIM電容器的相同區，亦即，V1-M1-V2-M2-V3堆疊。於一實施例中，電阻性記憶體元件係形成於專屬M1或M2的區中。在方塊606，電阻性記憶體元件係耦接至第二電晶體Tm且到第一電晶體Td。
圖7係依據本揭露的一實施例之具有混合集成MRAM和eDRAM位元-單元的智慧型裝置或電腦系統或SoC(晶片上系統)1600。所指的是，具有如任何其它圖的元件之相同參照數字(或名稱)之圖7的那些元件可以類似上述的任何方式而作業及作用，但不限於此。
圖7解說可使用平面介面連接器之行動裝置的實施例的方塊圖。於一實施例中，計算裝置1600表示行動計算裝置，諸如計算平板、行動電話或智慧型手機、無線賦能電子書或其它無線行動裝置。將瞭解到，通常顯示某些實施例，而不是這種裝置的所有組件係顯示於計算裝置1600中。
於一實施例中，計算裝置1600包括具有依據實施例所述的混合集成MRAM和eDRAM位元-單元之第一處理器1610。計算裝置1600的其它方塊亦可包括實施例的混合集成MRAM和eDRAM位元-單元。本揭露的各種實施例亦可包含諸如無線介面之連接性1670內的網路介面使 得系統實施例可併入無線裝置，例如，手機或個人數位助理。
於一實施例中，處理器1610(及處理器1690)可包括一或數個實體裝置，諸如微處理器、應用處理器、微控制器、可程式邏輯裝置或其它處理機構。處理器1610所執行之處理作業包括其上執行應用及/或裝置功能之操作平台或操作系統的執行。處理作業包括與人類使用者有關I/O(輸入/輸出)或與其它裝置之作業、關於電源管理之作業、及/或關於連接計算裝置1600至另一裝置之作業。處理作業亦可包括關於音頻I/O及/或顯示I/O之作業。
於一實施例中，計算裝置1600包括音頻次系統1620，其表示與提供音頻功能至計算裝置關聯之硬體(例如，音頻硬體及音頻電路)及軟體(例如，驅動器、編解碼器)組件。音頻功能可包括揚聲器及/或耳機輸出以及麥克風輸入。用於這種功能之裝置可合併計算裝置1600，或連接至計算裝置1600。於一實施例中，使用者透過提供處理器1610所接收及處理的音頻指令而與計算裝置1600互動。
顯示次系統1630表示提供視頻及/或觸覺顯示給使用者以與計算裝置1600互動之硬體(例如，顯示裝置)及軟體(例如，驅動器)組件。顯示次系統1630包括顯示介面1632，其包括使用以提供顯示給使用者之特別螢幕或硬體裝置。於一實施例中，顯示介面1632包括與處理器1610分開的邏輯以執行關於顯示的一些處理。於一實 施例中，顯示次系統1630包括提供輸出及輸入兩者給使用者之觸控螢幕(或觸控板)裝置。
I/O控制器1640表示關於與使用者的互動之硬體裝置及軟體組件。I/O控制器1640可操作以管理為一部分音頻次系統1620及/或顯示次系統1630之硬體。而且，I/O控制器1640解說用於連接至使用者經此與該系統互動之計算裝置1600的附加裝置之連接點。例如，可附接至計算裝置1600之裝置可能包括麥克風裝置、揚聲器或立體系統、視頻系統或其它顯示裝置、鍵盤或鍵板裝置或使用於諸如讀卡機或其它裝置的特定應用之其它I/O裝置。
如上述，I/O控制器1640可與音頻次系統1620及/或顯示次系統1630互動。例如，經由麥克風或其它音頻裝置之輸入可提供輸入或指令給計算裝置1600的一或數個應用或功能。而且，音頻輸出可取代或除了顯示輸出予以提供。於另一實例中，如果顯示次系統1630包括觸控螢幕，顯示裝置亦作用如輸入裝置，其可由I/O控制器1640至少地部份管理。亦可有附加按鈕或開關在計算裝置1600上以提供I/O控制器1640所管理的I/O功能。
於一實施例中，I/O控制器1640管理諸如加速計、相機、光感測器或其它環境感測器的裝置，或可包括於計算裝置1600中之其它硬體。輸入可以是直接使用者互動的一部分，以及提供環境輸入至系統以影響它的作業(諸如過濾雜訊、調整亮度檢測的顯示、應用相機的閃光或其它特徵)。
於一實施例中，計算裝置1600包括電源管理1650，其管理電池電力用途、電池的充電及有關省電操作之特徵。記憶體次系統1660包括用於儲存計算裝置1600中的資訊之記憶體裝置。記憶體可包括非揮發性(如果給記憶體裝置的電源中斷，狀態不會改變)及/或揮發性(如果給記憶體裝置的電源中斷，不確定狀態)。記憶體次系統1660可儲存應用資料、使用者資料、音樂、相片、文件或其它資料，以及有關計算裝置1600的應用及功能的執行之系統資料(是否長期或臨時)。
實施例的元件亦提供作為機器可讀取媒體(例如，記憶體1660)用於儲存電腦可執行指令(例如，執行文中所述的任何其它過程之指令)。機器可讀取媒體(例如，記憶體1660)可包括但不限於快閃記憶體、光碟CD-ROMs、DVD ROMs、RAMs、EPROMs、EEPROM、磁碟或光卡、相位變化記憶體(PCM)或適於儲存電子或電腦可執行指令之其它類型的機器可讀取媒體。例如，本揭露的實施例可下載作為電腦程式(例如，BIOS)，其可經由通信鏈(例如，數據機或網路連接)透過資料信號自遠方電腦(例如，伺服器)轉移至請求電腦(例如，客戶)。
連接性1670包括硬體裝置(例如，無線及/或有線連接器及通信硬體)及軟體組件(例如，驅動器、協定堆疊)以能夠使計算裝置1600與外部裝置聯絡。計算裝置1600可以是分開的裝置，諸如其它計算裝置、無線存取點或基地台，以及諸如耳機、印表機或其它裝置的週邊設 備。
連接性1670可包括數個不同類型連接性。為一般化，計算裝置1600係以蜂巢式連接性1672及無線連接性1674解說。蜂巢式連接性1672通常指的是無線載波所提供的蜂巢式網路連接性，諸如經由GSM(全球行動通信系統)或差異或變型、CDMA(分碼多工存取)或差異或變型、TDM(分時多工)或差異或變型、或其它蜂巢式服務標準。無線連接性(或無線介面)1674指的是非蜂巢式的無線連接性，且可包括個人區域網路(諸如藍芽、近域等)、局部區域網路(諸如Wi-Fi)及/或廣域網路(諸如WiMax)、或其它無線通信。
週邊連接1680包括硬體介面及連接器，以及軟體組件(例如，驅動器、規定堆疊)以製成週邊連接。將瞭解到，計算裝置1600可以是至其它計算裝置的週邊裝置(“至”1682)，以及具有連接至它的週邊裝置(“自”1684)。計算裝置1600通常具有連接至其它計算裝置的“插線”連接器為了諸如管理(例如，下載及/或上傳、改變、同步化)計算裝置1600上的內容。而且，插線連接器可容許計算裝置1600連接至某些週邊，其容許計算裝置1600控制輸出例如，至音頻視頻或其它系統之內容。
除了專屬插線連接器或其它週邊連接硬體外，計算裝置1600可使週邊連接1680通過一般或標準為基連接器。一般類型可包括通用串列匯流排(USB)連接器(其可包括 任一種不同硬體介面)、包括迷你顯示埠(MDP)的顯示埠、高解析度多媒體介面(HDMI)、火線或其它類型。
說明書中的引用“實施例”、“一實施例”、“一些實施例”或“其它實施例”指的是關於包括於至少一些實施例中但不必是所有實施例的實施例所述之特別特徵、結構或特性。“實施例”、“一實施例”、或“一些實施例”不必要是都參照相同實施例。如果說明書陳述“可”、“或許”或“可以”包括不必要包括特別組件、特徵、結構或特性之組件、特徵、結構或特性。如果說明書或請求項指的是“一(a)”或“一(an)”元件，其不意指僅有一元件。如果說明書或請求項指的是“附加”元件，其不排除有一個以上的附加元件。
更者，特別特徵、結構、功能或特性可於任何適合方式結合於一或一些實施例中。例如，第一實施例可與第二實施例結合在任一點上與該二個實施例關聯之特別特徵、結構、功能或特性不相互排斥。
雖然本揭露已連同其特定實施例予以說明，按照以上說明對於熟習此項技藝者而言，這種實施例的許多替換、修改及變化將是顯而易見的是。例如，例如動態RAM(DRAM)的其它記憶體架構可使用所述的實施例。本揭露的實施例意圖包含所有這種替換、修改及變化以屬於附加請求項的寬廣範圍內。
而且，為簡化解說和敘述起見，對積體電路(IC)晶片及其它組件熟知的電源/接地連接可或不可顯示於附圖內且不致於混淆本揭露。再者，配置可以方塊圖形式顯示以 避免混淆本揭露，且亦按照以下事實，關於這種方塊圖配置的實作之細節係高度取決於其中將實施本揭露之平台(亦即，此種細節應適當於熟習此項技藝者的權限內)。如果特定細節(例如，電路)係提出以敘述本揭露的實例實施例，對熟習此項技藝者而言應是顯而易見，本揭露可無需或這些特定細節以其變化予以實施。本說明因此視為解說而取代限制。
以下實例關於進一步實施例。實例中的細節可使用於一或數個實施例中。文中所述之設備的所有隨意特徵亦可在方法或過程方面予以實施。
例如，提供一種設備，其包含：電容器，具有第一端子和第二端子；第一電晶體，具有耦接到第一字線(WL)之閘極端子、耦接到位元線(BL)之源極/汲極端子、及耦接到該電容器的該第一端子之汲極/源極端子；電阻性記憶體元件，具有第一端子和第二端子，該電阻性記憶體元件裝置的該第一端子耦接到該電容器的該第一端子；及第二電晶體，具有耦接到第二字線(WL)之閘極端子、耦接到源極線(SL)之源極/汲極端子、及耦接到該電阻性記憶體元件裝置的該第二端子之汲極/源極端子。
於一實施例中，該設備進一步包含用於操作該設備於DRAM模式或MRAM模式中之控制邏輯。於一實施例中，該第一電晶體在接通於DRAM模式時使該電容器充電。於一實施例中，該第二電晶體係斷開於DRAM模式。於一實施例中，該第一和第二電晶體係接通於MRAM 模式。於一實施例中，該BL和SL係分別升高和降低或反之亦然，以寫入狀態於該電阻性記憶體元件中。於一實施例中，該電容器係MIM電容器。於一實施例中，該電阻性記憶體元件係以下一者：磁性隧道接面(MTJ)裝置；相位變化記憶體(PCM)裝置；電阻性RAM裝置；或傳導性橋接RAM。
於另一實例中，提供一種設備，其包含：DRAM位元-單元；及MRAM位元-單元，與該DRAM位元-單元結合，其中DRAM位元-單元和MRAM位元-單元的組合具有不超過四條控制線。於一實施例中，該DRAM位元-單元包括MIM電容器。於一實施例中，該DRAM位元-單元包含：電容器，具有第一端子和第二端子；及第一電晶體，具有耦接到第一字線(WL)之閘極端子、耦接到位元線(BL)之源極/汲極端子、及耦接到該電容器的該第一端子之汲極/源極端子。
於一實施例中，該MRAM位元-單元包含：電阻性記憶體元件，具有第一端子和第二端子，該電阻性記憶體元件裝置的該第一端子耦接到該電容器的該第一端子；及第二電晶體，具有耦接到第二字線(WL)之閘極端子、耦接到源極線(SL)之源極/汲極端子、及耦接到該電阻性記憶體元件裝置的該第二端子之汲極/源極端子。於一實施例中，該四條控制線係該第一WL、該第二WL、SL和BL。於一實施例中，該電阻性記憶體元件係以下一者：磁性隧道接面(MTJ)裝置；相位變化記憶體(PCM)裝置； 電阻性RAM裝置；或傳導性橋接RAM。
於一實施例中，提供一種系統，其包含：處理器；記憶體，耦接到該處理器，該記憶體具有依據以上所述的設備之設備；及無線介面，用於容許該處理器與另一裝置相通。於一實施例中，該系統進一步包含顯示單元。
於另一實例中，提供一種方法，其包含：形成具有源極區、汲極區和閘極區之第一電晶體；形成MIM電容器且將該電容器耦接到該第一電晶體的該源極區；形成具有源極區、汲極區和閘極區之第二電晶體；形成源極線(SL)和位元線(BL)於金屬零(M0)中；形成電阻性記憶體元件於專屬金屬一(M1)或金屬二(M2)的區中；及耦接該電阻性記憶體元件到該第二電晶體和到該第一電晶體。
於一實施例中，該電阻性記憶體元件係以下一者：磁性隧道接面(MTJ)裝置；相位變化記憶體(PCM)裝置；電阻性RAM裝置；或傳導性橋接RAM。
提供將容許讀者確定技術揭露的本質及要點之摘要。該摘要係以將不使用以限制請求項的範圍或含意之瞭解。以下請求項以此併入詳細說明中，其中每一請求項依據它本身作為分開的實施例。
200‧‧‧eDRAM位元-單元
201‧‧‧電阻性記憶體元件

Claims (20)

  1. 一種用於改善寫入和讀取效能的設備，該設備包含：電容器，具有第一端子和第二端子；第一電晶體，具有耦接到第一字線(WL)之閘極端子、耦接到位元線(BL)之源極/汲極端子、及耦接到該電容器的該第一端子之汲極/源極端子；電阻性記憶體元件裝置，具有第一端子和第二端子，該電阻性記憶體元件裝置的該第一端子耦接到該電容器的該第一端子；及第二電晶體，具有耦接到第二字線(WL)之閘極端子、耦接到源極線(SL)之源極/汲極端子、及耦接到該電阻性記憶體元件裝置的該第二端子之汲極/源極端子。
  2. 如申請專利範圍第1項的設備，進一步包含控制邏輯，用於以DRAM模式或MRAM模式操作該設備。
  3. 如申請專利範圍第2項的設備，其中該第一電晶體在DRAM模式接通時使該電容器充電。
  4. 如申請專利範圍第3項的設備，其中該第二電晶體係斷開於DRAM模式。
  5. 如申請專利範圍第2項的設備，其中該第一和第二電晶體係接通於MRAM模式。
  6. 如申請專利範圍第5項的設備，其中該BL和SL係分別升高和降低或反之亦然，以寫入狀態於該電阻性記憶體元件裝置中。
  7. 如申請專利範圍第1項的設備，其中該電容器係MIM(金屬-絕緣體-金屬)電容器。
  8. 如申請專利範圍第1項的設備，其中該電阻性記憶體元件裝置係以下一者：磁性隧道接面(MTJ)裝置；相位變化記憶體(PCM)裝置；電阻性RAM裝置；或傳導性橋接RAM。
  9. 一種用於改善寫入和讀取效能的設備，該設備包含：DRAM位元-單元；及MRAM位元-單元，與該DRAM位元-單元整合，其中DRAM位元-單元和MRAM位元-單元的組合具有不超過四條控制線。
  10. 如申請專利範圍第9項的設備，其中該DRAM位元-單元包括MIM電容器。
  11. 如申請專利範圍第9項的設備，其中該DRAM位元-單元包含：電容器，具有第一端子和第二端子；及第一電晶體，具有耦接到第一字線(WL)之閘極端子、耦接到位元線(BL)之源極/汲極端子、及耦接到該電容器的該第一端子之汲極/源極端子。
  12. 如申請專利範圍第11項的設備，其中該MRAM位元-單元包含： 電阻性記憶體元件裝置，具有第一端子和第二端子，該電阻性記憶體元件裝置的該第一端子耦接到該電容器的該第一端子；及第二電晶體，具有耦接到第二字線(WL)之閘極端子、耦接到源極線(SL)之源極/汲極端子、及耦接到該電阻性記憶體元件裝置的該第二端子之汲極/源極端子。
  13. 如申請專利範圍第12項的設備，其中該四條控制線係該第一WL、該第二WL、SL和BL。
  14. 如申請專利範圍第12項的設備，其中該電阻性記憶體元件係以下一者：磁性隧道接面(MTJ)裝置；相位變化記憶體(PCM)裝置；電阻性RAM裝置；或傳導性橋接RAM。
  15. 一種系統，包含：處理器；記憶體，耦接到該處理器，該記憶體具有依據申請專利範圍第1至8項中任一項的設備；及無線介面，用於容許該處理器與另一裝置相通訊。
  16. 如申請專利範圍第15項的系統，進一步包含顯示單元。
  17. 一種系統，包含：處理器；記憶體，耦接到該處理器，該記憶體具有依據申請專 利範圍第9至14項中任一項的設備；及無線介面，用於容許該處理器與另一裝置相通訊。
  18. 如申請專利範圍第17項的系統，進一步包含顯示單元。
  19. 一種方法，包含：形成具有源極區、汲極區和閘極區之第一電晶體；形成MIM電容器且將該電容器耦接到該第一電晶體的該源極區；形成具有源極區、汲極區和閘極區之第二電晶體；形成源極線(SL)和位元線(BL)於金屬零(M0)中；形成電阻性記憶體元件於專屬於金屬一(M1)或金屬二(M2)的區域中；及耦接該電阻性記憶體元件到該第二電晶體和到該第一電晶體。
  20. 如申請專利範圍第19項的方法，其中該電阻性記憶體元件係以下一者：磁性隧道接面(MTJ)裝置；相位變化記憶體(PCM)裝置；電阻性RAM裝置；或傳導性橋接RAM。
TW103140658A 2013-12-24 2014-11-24 Hybrid memory and mtj based mram bit-cell and array TWI562139B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2013/077668 WO2015099703A1 (en) 2013-12-24 2013-12-24 Hybrid memory and mtj based mram bit-cell and array

Publications (2)

Publication Number Publication Date
TW201535363A true TW201535363A (zh) 2015-09-16
TWI562139B TWI562139B (en) 2016-12-11

Family

ID=53456867

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103140658A TWI562139B (en) 2013-12-24 2014-11-24 Hybrid memory and mtj based mram bit-cell and array

Country Status (6)

Country Link
US (1) US10170185B2 (zh)
EP (1) EP3087565A4 (zh)
KR (1) KR20160101901A (zh)
CN (1) CN104733036B (zh)
TW (1) TWI562139B (zh)
WO (1) WO2015099703A1 (zh)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9773537B2 (en) * 2015-10-27 2017-09-26 Nxp Usa, Inc. Sense path circuitry suitable for magnetic tunnel junction memories
US9659622B1 (en) 2016-01-22 2017-05-23 Nxp Usa, Inc. Sense amplifier
CN106128496A (zh) * 2016-06-16 2016-11-16 中电海康集团有限公司 一种基于电容机构的一次性可编程器件及编程实现方法
KR20180062812A (ko) 2016-12-01 2018-06-11 삼성전자주식회사 이종의 메모리 소자들을 포함하는 집적회로 소자 및 그 제조 방법
WO2018106212A1 (en) * 2016-12-05 2018-06-14 Intel Corporation Quaternary spin hall memory
WO2019005135A1 (en) * 2017-06-30 2019-01-03 Intel Corporation USE OF TRENCH CONTACT IN DEADLY MEMORY PROGRAMMING
WO2019019920A1 (en) * 2017-07-26 2019-01-31 The Hong Kong University Of Science And Technology FIELD EFFECT / HYBRID MEMORY TRANSISTOR MEMORY CELL AND ITS INFORMATION CODING SCHEME
US10026740B1 (en) 2017-10-30 2018-07-17 Globalfoundries Inc. DRAM structure with a single diffusion break
US11251365B2 (en) * 2018-03-30 2022-02-15 Intel Corporation High blocking temperature spin orbit torque electrode
US11575083B2 (en) 2018-04-02 2023-02-07 Intel Corporation Insertion layer between spin hall effect or spin orbit torque electrode and free magnet for improved magnetic memory
US11502188B2 (en) 2018-06-14 2022-11-15 Intel Corporation Apparatus and method for boosting signal in magnetoelectric spin orbit logic
US11476412B2 (en) 2018-06-19 2022-10-18 Intel Corporation Perpendicular exchange bias with antiferromagnet for spin orbit coupling based memory
US11374163B2 (en) 2018-06-19 2022-06-28 Intel Corporation Spin orbit memory with multiferroic material
EP3591652A1 (en) 2018-07-02 2020-01-08 Commissariat à l'Energie Atomique et aux Energies Alternatives Compact magnetic storage memory cell
US11159145B2 (en) 2018-08-14 2021-10-26 Newport Fab, Llc Radio frequency (RF) filtering using phase-change material (PCM) RF switches
US10937960B2 (en) * 2018-08-14 2021-03-02 Newport Fab, Llc Concurrent fabrication of and structure for capacitive terminals and ohmic terminals in a phase-change material (PCM) radio frequency (RF) switch
US11793096B2 (en) 2018-08-14 2023-10-17 Newport Fab, Llc Discrete and monolithic phase-change material (PCM) radio frequency (RF) switches with sheet of thermally conductive and electrically insulating material
US11158794B2 (en) 2018-08-14 2021-10-26 Newport Fab, Llc High-yield tunable radio frequency (RF) filter with auxiliary capacitors and non-volatile RF switches
US11050022B2 (en) 2018-08-14 2021-06-29 Newport Fab, Llc Radio frequency (RF) switches having phase-change material (PCM) and heat management for increased manufacturability and performance
US11196401B2 (en) 2018-08-14 2021-12-07 Newport Fab, Llc Radio frequency (RF) module using a tunable RF filter with non-volatile RF switches
US11057019B2 (en) 2018-08-14 2021-07-06 Newport Fab, Llc Non-volatile adjustable phase shifter using non-volatile radio frequency (RF) switch
KR102573757B1 (ko) 2018-09-17 2023-09-05 삼성전자주식회사 자기 메모리 소자 및 그 제조 방법, 그리고 기판 처리 설비
CN109859786B (zh) * 2019-01-28 2020-10-02 北京航空航天大学 一种基于自旋磁存储器的数据运算方法
CN111739570B (zh) * 2019-03-25 2022-05-31 中电海康集团有限公司 Sot-mram存储单元及sot-mram存储器
US10896730B1 (en) * 2019-06-28 2021-01-19 Arm Limited D-MRAM devices and methods for replicating data and read and write operations
CN112151102B (zh) * 2019-06-28 2022-09-27 中电海康集团有限公司 测试结构与测试方法
US11107530B2 (en) 2019-12-31 2021-08-31 Taiwan Semiconductor Manufacturing Company Limited Non-volatile static random access memory (nvSRAM) with multiple magnetic tunnel junction cells
TWI770950B (zh) * 2020-04-28 2022-07-11 台灣積體電路製造股份有限公司 記憶體單元、記憶體系統與記憶體單元的操作方法
US11581366B2 (en) 2020-06-22 2023-02-14 Taiwan Semiconductor Manufacturing Company Limited Memory cell device with thin-film transistor selector and methods for forming the same
CN112071345B (zh) * 2020-08-13 2023-04-07 清华大学 非电易失性组合存储器件及其操作方法
CN114093908A (zh) 2020-08-24 2022-02-25 联华电子股份有限公司 混合式随机存取存储器的系统架构、结构以及其制作方法
KR20220050707A (ko) * 2020-10-16 2022-04-25 삼성전자주식회사 반도체 소자 및 그 동작방법
CN112466358A (zh) * 2020-11-30 2021-03-09 光华临港工程应用技术研发(上海)有限公司 磁性隧道结存储器
CN114639772A (zh) 2020-12-15 2022-06-17 长鑫存储技术有限公司 一种半导体结构和存储电路

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6297989B1 (en) * 1999-02-26 2001-10-02 Micron Technology, Inc. Applications for non-volatile memory cells
US6954377B2 (en) * 2002-03-19 2005-10-11 O2Ic, Inc. Non-volatile differential dynamic random access memory
GB0213420D0 (en) 2002-06-12 2002-07-24 Koninkl Philips Electronics Nv In-Pixel memory for display devices
US6788605B2 (en) 2002-07-15 2004-09-07 Hewlett-Packard Development Company, L.P. Shared volatile and non-volatile memory
US7079148B2 (en) 2003-07-23 2006-07-18 Hewlett-Packard Development Company, L.P. Non-volatile memory parallel processor
WO2006026645A2 (en) 2004-08-30 2006-03-09 Silicon Storage Technology, Inc. Systems and methods for providing nonvolatile memory management in wireless phones
DE102005045312A1 (de) * 2004-10-29 2006-05-04 Infineon Technologies Ag Halbleiterspeicher mit flüchtigen und nichtflüchtigen Speicherzellen
US7599212B2 (en) 2007-01-22 2009-10-06 Taiwan Semiconductor Manufacturing Co., Ltd. Method and apparatus for high-efficiency operation of a dynamic random access memory
US8289757B2 (en) * 2007-07-12 2012-10-16 Avalanche Technology, Inc. Embedded magnetic random access memory (MRAM)
US7592649B2 (en) * 2007-12-26 2009-09-22 Taiwan Semiconductor Manufacturing Co., Ltd. Memory word lines with interlaced metal layers
US8059471B2 (en) * 2008-02-12 2011-11-15 Chip Memory Technology Inc. Method and apparatus of operating a non-volatile DRAM
US7885110B2 (en) * 2008-03-25 2011-02-08 Rao G R Mohan Random access memory with CMOS-compatible nonvolatile storage element and parallel storage capacitor
WO2011066650A1 (en) * 2009-12-01 2011-06-09 Queen's University At Kingston Method and system for a run-time reconfigurable computer architecture
US20120327714A1 (en) 2011-06-23 2012-12-27 Macronix International Co., Ltd. Memory Architecture of 3D Array With Diode in Memory String
US9009392B2 (en) * 2012-04-25 2015-04-14 International Business Machines Corporation Leveraging a hybrid infrastructure for dynamic memory allocation and persistent file storage
US20150006881A1 (en) * 2013-06-27 2015-01-01 Check Point Software Technologies Ltd. Securing an Encryption Key of a User Device While Preserving Simplified User Experience

Also Published As

Publication number Publication date
CN104733036B (zh) 2018-06-22
US10170185B2 (en) 2019-01-01
WO2015099703A1 (en) 2015-07-02
KR20160101901A (ko) 2016-08-26
US20160300612A1 (en) 2016-10-13
TWI562139B (en) 2016-12-11
CN104733036A (zh) 2015-06-24
EP3087565A1 (en) 2016-11-02
EP3087565A4 (en) 2017-11-08

Similar Documents

Publication Publication Date Title
TW201535363A (zh) 混和記憶體以及基於磁性隧道接面（ｍｔｊ）的磁性隨機存取記憶體（ｍｒａｍ）位元－單元及陣列
TWI565111B (zh) 磁性穿隧接面（ｍｔｊ）自旋霍爾磁性隨機存取記憶體（ｍｒａｍ）位元胞及陣列
KR102282786B1 (ko) 차폐 메모리 아키텍처를 위한 장치 및 방법
US9865322B2 (en) Low resistance bitline and sourceline apparatus for improving read and write operations of a nonvolatile memory
CN106688041B (zh) 应变辅助自旋力矩翻转自旋转移力矩存储器
US20170345496A1 (en) Asymmetrical write driver for resistive memory
KR20200023538A (ko) 주변부 충전 및 국부 커패시턴스
US9953986B2 (en) Method and apparatus for improving read margin for an SRAM bit-cell
KR102131746B1 (ko) Stt-mram 사이즈와 쓰기 오류율을 최적화하기 위한 장치 및 방법
TW201711030A (zh) 具有非揮發性保存性的鐵電式記憶胞
KR20170131367A (ko) 자체 저장형 및 자체 복구형 비-휘발성 정적 랜덤 액세스 메모리
US11037614B2 (en) Imprint-free write driver for ferroelectric memory
JP6533238B2 (ja) 負性微分抵抗ベースのメモリ
US9922702B1 (en) Apparatus for improving read stability