TW201525692A - 多位元記憶胞非揮發性記憶體的寫入方法及系統 - Google Patents

Abstract

一種寫入填充資料至多位元記憶胞非揮發性記憶體的系統及方法，於寫入主機資料至多位元記憶胞非揮發性記憶體時，以填充資料寫入至少一較低有效位元（LSB）頁。對於一寫入命令，寫入有主機資料的每ㄧLSB頁所相應的較高有效位元（MSB）頁也寫入有主機資料。

Description

多位元記憶胞非揮發性記憶體的寫入方法及系統

本發明係有關一種非揮發性記憶體，特別是關於一種寫入填充資料（padding data）至多位元記憶胞（multi-bit per cell）非揮發性記憶體的方法及系統。

快閃記憶體為一種非揮發性固態記憶裝置，其可電性抹除或寫入資料。相較於其他記憶體，快閃記憶體的優點包含低功率、非揮發性儲存、高效能、物理穩定性、可攜性等。

快閃記憶體廣泛使用於電子裝置，特別是可攜式電子裝置，例如數位相機、個人數位助理（PDA）、動畫專家群-1（MPEG-1）或動畫專家群-2（MPEG-2）音訊層面III（簡稱為MP3）播放器、行動電話、平板電腦等。該些電子裝置可使用各種的介面協定，例如安全數位（SD）、微安全數位（μSD）、內嵌式安全數位（eSD）、內嵌式多媒體卡（eMMC）、通用序列匯流排（USB）、快速週邊組件互連（PCIe）、序列先進技術附接（SATA）等。

傳統快閃記憶體又稱為單位元記憶胞（single-bit per cell）快閃記憶體，其中一個記憶胞儲存單位元訊息，因此，每個記憶胞經寫入後會有兩種可能狀態。現代快閃記憶體又稱為多位元記憶胞（multi-bit per cell）快閃記憶體，其中一個記憶胞可儲存多位元訊息，因此，每個記憶胞經寫入後會有多於兩種可能狀態，因而可以提高記憶容量或者降低製造成本。

快閃記憶體一般會包含多個實體資料區塊（block），通常係由邏輯定址與轉換機制來確定資料的儲存位置。藉此，每ㄧ實體資料區塊即可共用於多個邏輯單位。對於多位元快閃記憶體，當一命令所相應的邏輯單元遭到損害時，則另一命令所相應的另一邏輯單元也可能遭到損害。第一圖例示二位元記憶胞快閃記憶體的資料區塊，其包含多個資料頁（data page）。每ㄧ字元線相應一對資料頁，亦即，最低有效位元（LSB）頁與最高有效位元（MSB）頁。圖式中所示的序號代表寫入順序。當一邏輯單元所相應的資料頁8與9被損害，例如受到電源中斷，則另一邏輯單元所相應的資料頁2與3之先前寫入資料也可能會遭到損害。

因此亟需提出一種新穎且有效的機制，於寫入失敗時，可避免受到其他邏輯單元的干擾。

鑑於上述，本發明實施例的目的之一在於提出一種有效寫入填充資料至多位元記憶胞非揮發性記憶體的系統及方法，其具有高效能與低寫入放大率（write amplification）。

根據本發明實施例，接收一寫入命令及其主機資料；於寫入主機資料至多位元記憶胞非揮發性記憶體時，以填充資料寫入至少一較低有效位元（LSB）頁。其中，對於該寫入命令，寫入有主機資料的每ㄧLSB頁所相應的較高有效位元（MSB）頁也寫入有主機資料。

於寫入失敗時（例如因為電源中斷），為了避免受到其他邏輯單元的干擾，因此提出以下一些機制。第二圖顯示第一機制，在本說明書中又稱為最低有效位元（LSB）頁備份機制。圖示的序號代表可能（但非必定）的寫入順序。於此機制中，在寫入最高有效位元（MSB）頁至目標資料區塊之前，相應的LSB頁先備份於輔助資料區塊的LSB頁。

如第二圖所例示，在寫入MSB頁4與5至（左邊）目標資料區塊之前，相應的LSB頁0與1先備份於（右邊）輔助資料區塊的LSB頁0與1。類似的情形，在寫入MSB頁8與9至（左邊）目標資料區塊之前，相應的LSB頁2與3先備份於（右邊）輔助資料區塊的LSB頁2與3。第一機制的缺點在於需要額外的輔助資料區塊及其寫入時間，用以進行LSB頁的備份，因而造成高寫入放大率（亦即，實際寫入之資料量為所要寫入之邏輯資料量的數倍）及低效能。

第三圖顯示第二機制，在本說明書中又稱為先寫入LSB頁機制。於此機制中，在寫入資料至目標資料區塊前，所有資料先暫存於輔助資料區塊的LSB頁。接著，所有暫存的LSB頁再整個寫入目標資料區塊的LSB頁與MSB頁。

如第三圖所例示，在寫入資料至（右邊）目標資料區塊前，所有資料先暫存於二（左邊）輔助資料區塊的LSB頁。接著，所有暫存的LSB頁再整個寫入（右邊）目標資料區塊的LSB頁與MSB頁。第二機制的缺點在於需要額外的輔助資料區塊及其寫入時間，用以暫存資料，因而造成高寫入放大率及低效能。

第四A圖至第四C圖顯示第三機制，在本說明書中又稱為寫入後填充資料機制。於此機制中，在寫入資料至目標資料區塊後，於目標資料區塊中的寫入資料頁附近填充以虛擬（dummy）資料。一般來說，虛擬資料係填充於至少一LSB頁或/且至少一MSB頁，使得接收自主機（host）寫入命令所寫入的主機資料（host data）之LSB頁所相應的MSB頁寫入虛擬資料，因而不會受到後續寫入命令的干擾。

如第四A圖所例示，於資料區塊的（斜線）資料頁0~1寫入主機資料之後，於資料區塊的（點狀）資料頁2~5寫入虛擬資料。第三機制不像第一機制需要額外輔助資料區塊以備份LSB頁，且不像第二機制需要額外輔助資料區塊以暫存資料。第三機制所需填充的虛擬資料數量視寫入主機資料量而定。在最差情形下，寫入虛擬資料所浪費的資料空間與寫入時間可能比第一機制來得大。第四B圖例示使用第三機制，其中每ㄧ命令寫入主機資料至一資料頁（例如資料頁0），接著填充虛擬資料於其他資料頁（例如資料頁1~4）。詳而言之，寫入第一命令的資料頁0，接著填充虛擬資料於資料頁1~4。接下來，寫入第二命令的資料頁5，但不需填充虛擬資料。接下來，寫入第三命令的資料頁6，接著填充虛擬資料於資料頁7~12。第四C圖例示使用第三機制，其中每ㄧ命令寫入主機資料至二資料頁（例如資料頁0~1），接著填充虛擬資料於其他資料頁（例如資料頁2~5）。詳而言之，寫入第一命令的資料頁0~1，接著填充虛擬資料於資料頁2~5。接下來，寫入第二命令的資料頁6~7，接著填充虛擬資料於資料頁8~13。接下來，寫入第三命令的資料頁14~15，接著填充虛擬資料於資料頁16~21。如第四B圖及第四C圖所示，填充的虛擬資料量三倍於寫入的主機資料。

第五圖顯示本發明實施例之記憶體系統500的方塊圖，其可於寫入失敗時，有效避免其他邏輯單元的干擾。在本實施例中，記憶體系統500包含控制器51，設於主機50（例如電腦）與非揮發性記憶體52之間。非揮發性記憶體52，例如多位元記憶胞快閃記憶體，包含至少多個（多位元記憶胞）資料區塊521。非揮發性記憶體52還可包含單位元記憶胞資料區塊。

本實施例之控制器51包含介面511，電性耦接至主機50，並與主機50通信。介面511可符合各種協定，例如安全數位（SD）、微安全數位（μSD）、內嵌式安全數位（eSD）、內嵌式多媒體卡（eMMC）、通用序列匯流排（USB）、快速週邊組件互連（PCIe）、序列先進技術附接（SATA）等。控制器51可包含緩衝器512，用以暫存將移動至/自非揮發性記憶體52的資料。控制器51更可包含虛擬資料產生器513，用以產生虛擬資料；及舊資料儲存器514，用以儲存來自（多位元記憶胞或單位元記憶胞）資料區塊521的舊資料。舊資料儲存器514可為緩衝器512的一部分或整合於緩衝器512。在本實施例中，所謂“舊資料”係指目前命令之主機資料接收到之前，即已存在於非揮發性記憶體52的資料。

第六圖顯示本發明實施例之寫入填充資料至多位元記憶胞非揮發性記憶體52的方法流程圖，其可於寫入失敗時，有效避免其他邏輯單元的干擾。第七A圖例示與第六圖之流程相關的資料區塊。本實施例雖以二位元記憶胞非揮發性記憶體（例如快閃記憶體）作為例示，然而本實施例也可適用於其他多位元記憶胞非揮發性記憶體。在本說明書中，“最低有效位元（least-significant-bit）”可與“較低有效位元（less-significant-bit）”互用或置換，而“最高有效位元（most-significant-bit）”可與“較高有效位元（more-significant-bit）”互用或置換。以三位元記憶胞非揮發性記憶體為例，每ㄧ字元線相應有最低有效位元（LSB）頁、中央有效位元（CSB）頁及最高有效位元（MSB）頁。其中，LSB頁及CSB頁可視為較低有效位元頁，而MSB頁則視為較高有效位元頁。

於步驟61，自主機50發出的寫入命令被控制器51接收到。根據所接收之寫入命令所導出或譯得的訊息（例如主機資料長度及寫入位置），控制器51於步驟62決定填充LSB頁數目（亦即，即將寫入的填充LSB頁之數量）及填充LSB頁指數（亦即，填充LSB頁的開始位置）。如第七A圖所例示，控制器51接收一寫入命令，其包含的訊息當中，主機資料長度為二頁，且寫入位置開始於資料頁0。根據寫入命令的訊息，控制器51決定得到填充LSB頁數目為三，及填充LSB頁指數開始於資料頁1。步驟62當中決定填充LSB頁數目及填充LSB頁指數的細節將於本說明書後續說明。一般來說，根據本實施例的特徵之一，僅填充LSB頁。再者，對於同一寫入命令，寫入有主機資料的每ㄧLSB頁所相應的MSB頁也會寫入有主機資料，使得所寫入的LSB頁不會受到後續寫入命令的干擾，因而形成同一字元線的一組資料頁都寫入有主機資料。

接著，於步驟63，控制器51檢查目前寫入資料頁（例如資料頁0）是否為LSB頁。如果為是，則於步驟64檢查目前寫入（LSB）資料頁的指數或位置（例如0）是否大於或等於填充LSB頁指數（例如1）。如果為否，則流程進入步驟65，將主機資料移至緩衝器512。接下來，於步驟66，（位於緩衝器512）緩衝之主機資料寫入至非揮發性記憶體52，因而寫入主機資料至（斜線）資料頁0，如第七A圖所示。

根據步驟67，由於尚有一資料頁待寫入，因此流程回到步驟63。於步驟63，經檢查判定目前寫入資料頁（例如資料頁1）是為LSB頁，並於步驟64，經檢查判定目前寫入（LSB）資料頁的指數（例如1）等於填充LSB頁指數（例如1），因此流程進入步驟68，將虛擬資料產生器513所提供的虛擬資料移至緩衝器512。接下來，於步驟66，（位於緩衝器512）緩衝之虛擬資料寫入至非揮發性記憶體52，因而寫入虛擬資料至（點狀）資料頁1。

重複上述流程直到步驟67判定沒有待寫入資料頁為止。如第七A圖所示，二（斜線）資料頁0與4寫入有主機資料，而三（點狀）資料頁1、2與3則寫入有虛擬資料。

第七B圖至第七F圖例示根據第六圖之流程填充虛擬資料於資料區塊。於第七B圖中，每ㄧ命令寫入一資料頁；於第七C圖中，每ㄧ命令寫入二資料頁；於第七D圖中，每ㄧ命令寫入四資料頁；於第七E圖中，每ㄧ命令寫入八資料頁；於第七F圖中，每ㄧ命令寫入十六資料頁。

以下篇幅將詳細描述步驟62如何來決定填充LSB頁數目及填充LSB頁指數。以第七A圖為例，首先判定二資料頁需要寫入主機資料。因此，延伸得到二資料頁（例如資料頁0與1）。接著，決定該二延伸資料頁（亦即資料頁0與1）是否命中（hit）LSB頁。依上述原則繼續延伸資料頁，直到所延伸資料頁（例如資料頁4與5）不再命中LSB頁為止。此時，包含有主機資料的資料頁需盡可能予以配對（例如第七A圖所示的資料頁0與4）；否則，包含有主機資料的資料頁必須配置於MSB頁（例如第七B圖所示的資料頁4）。於決定包含有主機資料的資料頁以後，未含有主機資料頁的延伸資料頁則決定為填充LSB頁，藉此，即可決定得到填充LSB頁數目及填充LSB頁指數。

相較於第三機制（亦即，寫入後填充資料機制），根據第六圖流程的實施例僅填充LSB頁，然而第三機制則可能填充LSB頁與MSB頁。再者，本實施例可能於寫入主機資料之前或之後填充虛擬資料，然而第三機制僅於寫入主機資料後才會填充虛擬資料。比較第七A~七F圖與第四A~四C圖可以得知，本實施例的寫入放大率低於第三機制。

第八圖顯示本發明另一實施例之寫入填充資料至多位元記憶胞非揮發性記憶體52的方法流程圖。第八圖所示流程類似於第六圖所示流程，不同的地方在於插入步驟81於步驟64與步驟68之間。於步驟81，控制器51檢查是否含有舊資料於待回收（garbage collection, GC）的寫入資料區塊中。如果為是，則於步驟82將舊資料移至緩衝器512，接著將緩衝資料寫入非揮發性記憶體52。因此，第八圖所示流程係以舊資料作為填充資料，而非第六圖所示流程以虛擬資料作為填充資料。由於使用較少的虛擬資料作為填充，因此第八圖所示實施例的效能高於第六圖所示實施例。在本說明書中，填充資料可指虛擬資料或者舊資料。

第九A圖至第九C圖例示根據第八圖之流程填充待回收（GC）舊資料與虛擬資料於資料區塊。如第九A圖所示，主機50發出二寫入命令至非揮發性記憶體52（例如多階記憶胞（multi-level cell, MLC）資料區塊），每ㄧ命令寫入八（斜線）資料頁，而MLC資料區塊或單階記憶胞（single-level cell, SLC）資料區塊內含有（點狀）舊資料待回收。如第九B圖所示，於MLC區塊中，八（斜線）資料頁0~5與8~9寫入有主機資料，而二（點狀）資料頁6~7則寫入有舊資料。如第九C圖所示，於MLC區塊中，八（斜線）資料頁10~14、16~17與20寫入有主機資料，一（點狀）資料頁15寫入有舊資料，而二（點狀）資料頁18~19則寫入有虛擬資料。

第十圖顯示本發明又一實施例之寫入填充資料至多位元記憶胞非揮發性記憶體52的方法流程圖。第十圖所示流程類似於第八圖所示流程，不同的地方在於插入步驟101於步驟66與步驟67之間。於步驟101，控制器51檢查主機50是否發出停止寫入命令。如果為是，則進行第三機制。詳而言之，於步驟102，決定填充資料頁數目；於步驟103，將虛擬資料移至緩衝器512；且於步驟104，根據第三機制寫入填充（LSB與MSB）資料頁。

上述實施例所使用的寫入順序僅是眾多可能寫入順序的其中之一，其他的寫入順序也可適用於本發明實施例。

以上所述僅為本發明之較佳實施例而已，並非用以限定本發明之申請專利範圍；凡其它未脫離發明所揭示之精神下所完成之等效改變或修飾，均應包含在下述之申請專利範圍內。

500‧‧‧記憶體系統
50‧‧‧主機
51‧‧‧控制器
511‧‧‧介面
512‧‧‧緩衝器
513‧‧‧虛擬資料產生器
514‧‧‧舊資料儲存器
52‧‧‧非揮發性記憶體
521‧‧‧資料區塊
61‧‧‧接收寫入命令
62‧‧‧決定填充LSB頁數目及填充LSB頁指數
63‧‧‧目前是否為LSB頁
64‧‧‧比較目前資料頁的指數與填充LSB頁指數
65‧‧‧主機資料移至緩衝器
66‧‧‧緩衝資料寫入記憶體
67‧‧‧尚有資料頁待寫入
68‧‧‧虛擬資料移至緩衝器
81‧‧‧是否有舊資料
82‧‧‧舊資料移至緩衝器
101‧‧‧主機是否發出停止寫入命令
102‧‧‧決定填充資料頁數目
103‧‧‧虛擬資料移至緩衝器
104‧‧‧寫入填充資料頁

第一圖例示二位元記憶胞快閃記憶體的資料區塊。 第二圖顯示第一機制，於寫入失敗時用以避免受到其他邏輯單元的干擾。 第三圖顯示第二機制，於寫入失敗時用以避免受到其他邏輯單元的干擾。 第四A圖至第四C圖顯示第三機制，於寫入失敗時用以避免受到其他邏輯單元的干擾。 第五圖顯示本發明實施例之記憶體系統的方塊圖。 第六圖顯示本發明實施例之寫入填充資料至多位元記憶胞非揮發性記憶體的方法流程圖。 第七A圖至第七F圖例示根據第六圖之流程填充虛擬資料於資料區塊。 第八圖顯示本發明另一實施例之寫入填充資料至多位元記憶胞非揮發性記憶體的方法流程圖。 第九A圖至第九C圖例示根據第八圖之流程填充待回收（GC）舊資料與虛擬資料於資料區塊。 第十圖顯示本發明又一實施例之寫入填充資料至多位元記憶胞非揮發性記憶體的方法流程圖。

500‧‧‧記憶體系統

50‧‧‧主機

51‧‧‧控制器

511‧‧‧介面

512‧‧‧緩衝器

513‧‧‧虛擬資料產生器

514‧‧‧舊資料儲存器

52‧‧‧非揮發性記憶體

521‧‧‧資料區塊

Claims (13)

1. 一種寫入填充資料至多位元記憶胞非揮發性記憶體的方法，包含： 接收一寫入命令及其主機資料；及 於寫入主機資料至該多位元記憶胞非揮發性記憶體時，以填充資料寫入至少一較低有效位元（LSB）頁； 其中，對於該寫入命令，寫入有主機資料的每ㄧLSB頁所相應的較高有效位元（MSB）頁也寫入有主機資料。
2. 根據申請專利範圍第1項所述寫入填充資料至多位元記憶胞非揮發性記憶體的方法，其中該多位元記憶胞非揮發性記憶體包含多位元記憶胞快閃記憶體。
3. 根據申請專利範圍第1項所述寫入填充資料至多位元記憶胞非揮發性記憶體的方法，其中該寫入步驟包含： 根據該寫入命令所導出的訊息，決定該寫入命令之LSB頁數目，用以代表寫入有填充資料的該至少一LSB頁之數量，並決定該寫入命令之填充LSB頁指數，用以代表寫入有填充資料的該至少一LSB頁之開始位置。
4. 根據申請專利範圍第3項所述寫入填充資料至多位元記憶胞非揮發性記憶體的方法，其中該寫入命令的訊息包含該主機資料的長度，及該主機資料的位置。
5. 根據申請專利範圍第1項所述寫入填充資料至多位元記憶胞非揮發性記憶體的方法，其中該至少一LSB頁係以虛擬資料寫入。
6. 根據申請專利範圍第1項所述寫入填充資料至多位元記憶胞非揮發性記憶體的方法，其中該至少一LSB頁的一部分係以舊資料寫入，該舊資料擷取自該多位元記憶胞非揮發性記憶體當中待回收的資料。
7. 根據申請專利範圍第1項所述寫入填充資料至多位元記憶胞非揮發性記憶體的方法，更包含： 接收一停止寫入命令；及 更以填充資料寫入該至少一MSB頁。
8. 一種寫入填充資料至多位元記憶胞非揮發性記憶體的系統，包含： 一多位元記憶胞非揮發性記憶體；及 一控制器，設於一主機與該多位元記憶胞非揮發性記憶體之間，該控制器用以接收一寫入命令及其主機資料，並於寫入主機資料至該多位元記憶胞非揮發性記憶體時，以填充資料寫入至少一較低有效位元（LSB）頁； 其中，對於該寫入命令，寫入有主機資料的每ㄧLSB頁所相應的較高有效位元（MSB）頁也寫入有主機資料。
9. 根據申請專利範圍第8項所述寫入填充資料至多位元記憶胞非揮發性記憶體的系統，其中該多位元記憶胞非揮發性記憶體包含多位元記憶胞快閃記憶體。
10. 根據申請專利範圍第8項所述寫入填充資料至多位元記憶胞非揮發性記憶體的系統，其中該控制器包含一介面，其電性耦接至該主機並與該主機通信。
11. 根據申請專利範圍第10項所述寫入填充資料至多位元記憶胞非揮發性記憶體的系統，其中該控制器更包含： 一緩衝器，設於該介面與該多位元記憶胞非揮發性記憶體之間，用以暫存將移動至/自該非揮發性記憶體的資料。
12. 根據申請專利範圍第8項所述寫入填充資料至多位元記憶胞非揮發性記憶體的系統，其中該控制器包含一虛擬資料產生器，用以提供虛擬資料以寫入該至少一LSB頁。
13. 根據申請專利範圍第8項所述寫入填充資料至多位元記憶胞非揮發性記憶體的系統，其中該控制器包含一舊資料儲存器，用以儲存舊資料，其係擷取自該多位元記憶胞非揮發性記憶體當中待回收的資料。