CN104715796A - 多位存储单元非易失性存储器的写入方法及系统 - Google Patents

Abstract

一种写入填充数据至多位存储单元非易失性存储器的系统及方法，在将主机数据写入至多位存储单元非易失性存储器时，以填充数据写入至少一个较低有效位（LSB）页。对于写入命令，写入有主机数据的每一LSB页所对应的较高有效位（MSB）页也写入有主机数据。

Description

多位存储单元非易失性存储器的写入方法及系统

技术领域

本发明涉及一种非易失性存储器，特别是涉及一种将填充数据（padding data）写入至多位存储单元（multi-bit per cell）非易失性存储器的方法及系统。

现有技术

闪存为一种非易失性固态存储装置，可以电性抹除或写入数据。相较于其它存储器，闪存的优点包括低功率、非易失性储存、高效能、物理稳定性、可移植性等。

闪存广泛使用于电子装置，特别是便携式电子装置，例如数码相机、个人数字助理（PDA）、动态图像专家组-1（MPEG-1）或动态图像专家组-2（MPEG-2）音频层面III（简称为MP3）播放器、移动电话、平板电脑等。该些电子装置可使用各种界面协议，例如安全数字（SD）、微安全数字（μSD）、内嵌式安全数字（eSD）、内嵌式多媒体卡（eMMC）、通用串行总线（USB）、快捷外设互联标准（PCIe）、串行高级技术附件（SATA）等。

传统闪存又称为单位存储单元（single-bit per cell）闪存，其中一个存储单元储存一比特单位信息，因此，每个存储单元经写入后会有两种可能的状态。现代闪存又称为多位存储单元（multi-bit per cell）闪存，其中一个存储单元可储存多比特单位信息，因此，每个存储单元经写入后会有多于两种可能状态，因而可以提高存储容量或者降低制造成本。

闪存一般会包括多个实体数据区块（block），通常是由逻辑寻址与转换机制来确定数据的储存位置。藉此，每一实体数据区块即可共享于多个逻辑单位。对于多位闪存，当一命令所对应的逻辑单元遭到损坏时，则另一命令所对应的另一逻辑单元也可能遭到损坏。图1所示的两位存储单元闪存的数据区块，其包括多个数据页（data page）。每一字符线对应一对数据页，即，最低有效位（LSB）页与最高有效位（MSB）页。图式中所示的序号代表写入顺序。当逻辑单元所对应的数据页8和9被损坏，例如遇到电源中断，则另一逻辑单元所对应的数据页2和3的先前写入数据也可能会遭到损坏。

因此亟需提出一种新颖且有效的机制，在写入失败时，避免受到其它逻辑单元的干扰。

发明内容

鉴于上述情况，本发明实施例的目的之一在于提出一种有效地将填充数据写入至多位存储单元非易失性存储器的系统及方法，其具有高效能与低写入放大率（write amplification）。

根据本发明实施例，接收写入命令及其主机数据，在写入主机数据至多位存储单元非易失性存储器时，将填充数据写入至少一个较低有效位（LSB）页。其中，对于该写入命令，写入有主机数据的每一LSB页所对应的较高有效位（MSB）页也写入有主机数据。

附图说明

图1是示出两位存储单元闪存的数据区块。

图2是示出第一机制，在写入失败时用以避免受到其它逻辑单元的干扰。

图3显示第二机制，在写入失败时用以避免受到其它逻辑单元的干扰。

图4A至图4C是示出第三机制，在写入失败时用以避免受到其它逻辑单元的干扰。

图5是示出本发明实施例的存储器系统的方框图。

图6是示出本发明实施例的将填充数据写入至多位存储单元非易失性存储器的方法流程图。

图7A至图7F是示出根据图6的流程将虚拟数据填充于数据区块。

图8是示出本发明另一实施例的将填充数据写入至多位存储单元非易失性存储器的方法流程图。

图9A至图9C是示出根据图8的流程将待回收（GC）旧数据与虚拟数据填充于数据区块。

图10是示出本发明又一实施例的将填充数据写入至多位存储单元非易失性存储器的方法流程图。

附图标记说明

500  存储器系统

50   主机

51   控制器

511  界面

512  缓冲器

513  虚拟数据生成器

514  旧数据储存器

52   非易失性存储器

521  数据区块

61   接收写入命令

62   决定填充LSB页数量及填充LSB页指数

63   目前是否为LSB页

64   比较目前数据页的指数与填充LSB页指数

65   主机数据移至缓冲器

66   缓冲数据写入存储器

67   尚有数据页待写入

68   虚拟数据移至缓冲器

81   是否有旧数据

82   旧数据移至缓冲器

101  主机是否发出停止写入命令

102  决定填充数据页数量

103  虚拟数据移至缓冲器

104  写入填充数据页

具体实施方式

在写入失败时（例如因为电源中断），为了避免受到其它逻辑单元的干扰，提出以下一些机制。图2示出第一机制，在本说明书中又称为最低有效位（LSB）页备份机制。图示的序号代表可能（但非必定）的写入顺序。在此机制中，在写入最高有效位（MSB）页至目标数据区块之前，相应的LSB页先备份在辅助数据区块的LSB页。

如图2所示，在写入MSB页4与页5至（左边）目标数据区块之前，相应的LSB页0与1先备份于（右边）辅助数据区块的LSB页0与页1。类似的情形，在写入MSB页8与页9至（左边）目标数据区块之前，相应的LSB页2与页3先备份于（右边）辅助数据区块的LSB页2与页3。第一机制的缺点在于需要额外的辅助数据区块以及写入时间，用以进行LSB页的备份，因而造成高写入放大率（即，实际写入的数据量为所需写入的逻辑数据量的数倍）及低效能。

图3示出第二机制，在本说明书中又称为先写入LSB页机制。在此机制中，在写入数据至目标数据区块前，所有数据先暂存于辅助数据区块的LSB页。接着，所有暂存的LSB页再整个写入目标数据区块的LSB页与MSB页。

如图3所示，在写入数据至（右边）目标数据区块前，所有数据先暂存于两（左边）辅助数据区块的LSB页。接着，所有暂存的LSB页再整个写入（右边）目标数据区块的LSB页与MSB页。第二机制的缺点在于需要额外的辅助数据区块及其写入时间，用以暂存数据，因而造成高写入放大率及低效能。

图4A至第图4C示出第三机制，在本说明书中又称为写入后填充数据机制。在此机制中，在写入数据至目标数据区块后，在目标数据区块中的写入数据页附近填充虚拟（dummy）数据。一般来说，虚拟数据填充于至少一个LSB页或/和至少一个MSB页，使得接收自主机（host）写入命令所写入的主机数据（host data）的LSB页所对应的MSB页写入虚拟数据，因而不会受到后续写入命令的干扰。

如图4A所示，在数据区块的（斜线）数据页0～页1写入主机数据之后，在数据区块的（点状）数据页2～页5写入虚拟数据。第三机制不像第一机制需要额外辅助数据区块以备份LSB页，且不像第二机制需要额外辅助数据区块以暂存数据。第三机制所需填充的虚拟数据数量视写入主机数据量而定。在最差情形下，写入虚拟数据所浪费的数据空间与写入时间可能比第一机制更大。图4B所示使用第三机制，其中每一命令写入主机数据至一数据页（例如数据页0），接着填充虚拟数据于其它数据页（例如数据页1～4）。具体来说，写入第一命令至数据页0，接着填充虚拟数据于数据页1～4。接下来，写入第二命令至数据页5，但不需填充虚拟数据。接下来，写入第三命令至数据页6，接着填充虚拟数据于数据页7～12。图4C示出使用第三机制，其中每一命令写入主机数据至两数据页（例如数据页0～1），接着填充虚拟数据于其它数据页（例如数据页2～5）。详而言之，写入第一命令至数据页0～1，接着填充虚拟数据于数据页2～5。接下来，写入第二命令至数据页6～7，接着填充虚拟数据于数据页8～13。接下来，写入第三命令至数据页14～15，接着填充虚拟数据于数据页16～21。如图4B及图4C所示，填充的虚拟数据量三倍于写入的主机数据。

图5示出本发明实施例的存储器系统500的方框图，其可在写入失败时，有效避免其它逻辑单元的干扰。在本实施例中，存储器系统500包括控制器51，设置于主机50（例如计算机）与非易失性存储器52之间。非易失性存储器52，例如多位存储单元闪存，包括至少多个（多位存储单元）数据区块521。非易失性存储器52还可包括单位存储单元数据区块。

本实施例的控制器51包括界面511，电性耦接至主机50，并与主机50通信。界面511可符合各种协议，例如安全数字（SD）、微安全数字（μSD）、内嵌式安全数字（eSD）、内嵌式多媒体卡（eMMC）、通用串行总线（USB）、快捷外设互联标准（PCIe）、串行高级技术附件（SATA）等。控制器51可包括缓冲器512，用以暂存将移动至/自非易失性存储器52的数据。控制器51还可包括虚拟数据生成器513，用以生成虚拟数据；及旧数据储存器514，用以储存来自（多位存储单元或单位存储单元）数据区块521的旧数据。旧数据储存器514可为缓冲器512的一部分或整合于缓冲器512。在本实施例中，所谓“旧数据”系指目前命令的主机数据接收到之前，即已存在于非易失性存储器52的数据。

图6示出本发明实施例的将填充数据写入至多位存储单元非易失性存储器52的方法流程图，其可在写入失败时，有效避免其它逻辑单元的干扰。图7A示出与图6的流程相关的数据区块。本实施例虽以两位存储单元非易失性存储器（例如闪存）作为例示，但本实施例也可适用于其它多位存储单元非易失性存储器。在本说明书中，“最低有效位（least-significant-bit）”可与“较低有效位（less-significant-bit）”互用或置换，而“最高有效位（most-significant-bit）”可与“较高有效位（more-significant-bit）”互用或置换。以三位存储单元非易失性存储器为例，每一字符线对应有最低有效位（LSB）页、中央有效位（CSB）页及最高有效位（MSB）页。其中，LSB页及CSB页可视为较低有效位页，而MSB页则视为较高有效位页。

在步骤61，自主机50发出的写入命令被控制器51接收到。根据所接收的写入命令所导出或译得的信息（例如主机数据长度及写入位置），控制器51在步骤62决定填充LSB页数量（即，即将写入的填充LSB页的数量）及填充LSB页指数（即，填充LSB页的开始位置）。如图7A所示，控制器51接收写入命令，其包含的信息当中，主机数据长度为两页，且写入位置开始于数据页0。根据写入命令的信息，控制器51得出填充LSB页数量为三，及填充LSB页指数开始于数据页1。步骤62当中决定填充LSB页数量及填充LSB页指数的细节将于本说明书后续说明。一般来说，根据本实施例的特征之一，仅填充LSB页。再者，对于同一写入命令，写入有主机数据的每一LSB页所对应的MSB页也会写入有主机数据，使得所写入的LSB页不会受到后续写入命令的干扰，因而形成同一字符线的一组数据页都写入有主机数据。

接着，在步骤63，控制器51检查目前写入数据页（例如数据页0）是否为LSB页。如果为是，则于步骤64检查目前写入（LSB）数据页的指数或位置（例如0）是否大于或等于填充LSB页指数（例如1）。如果为否，则流程进入步骤65，将主机数据移至缓冲器512。接下来，在步骤66，（位于缓冲器512）缓冲的主机数据写入到非易失性存储器52，因而写入主机数据到（斜线）数据页0，如图7A所示。

根据步骤67，由于尚有一页数据页待写入，因此流程回到步骤63。于步骤63，经检查判定目前写入数据页（例如数据页1）是LSB页，并于步骤64，经检查判定目前写入（LSB）数据页的指数（例如1）等于填充LSB页指数（例如1），因此流程进入步骤68，将虚拟数据生成器513所提供的虚拟数据移至缓冲器512。接下来，于步骤66，（位于缓冲器512）缓冲的虚拟数据写入至非易失性存储器52，因而写入虚拟数据至（点状）数据页1。

重复上述流程直到步骤67判定没有待写入数据页为止。如图7A所示，两（斜线）数据页0与4写入有主机数据，而三（点状）数据页1、2与3则写入有虚拟数据。

图7B至图7F示出根据图6的流程填充虚拟数据于数据区块。在图7B中，每一命令写入一数据页；在图7C中，每一命令写入两页数据页；在图7D中，每一命令写入四页数据页；在图7E中，每一命令写入八页数据页；在图7F中，每一命令写入十六页数据页。

以下篇幅将详细描述步骤62如何决定填充LSB页数量及填充LSB页指数。以图7A为例，首先判定两数据页需要写入主机数据。因此，延伸得到两数据页（例如数据页0与1）。接着，决定该两延伸数据页（亦即数据页0与1）是否命中（hit）LSB页。依上述原则继续延伸数据页，直到所延伸数据页（例如数据页4与5）不再命中LSB页为止。此时，包含有主机数据的数据页需尽可能予以配对（例如图7A所示的数据页0与4）；否则，包含有主机数据的数据页必须配置于MSB页（例如图7B所示的数据页4）。在决定包含有主机数据的数据页以后，未含有主机数据页的延伸数据页则决定为填充LSB页，藉此，即可决定得到填充LSB页数量及填充LSB页指数。

相较于第三机制（即，写入后填充数据机制），根据图6流程的实施例仅填充LSB页，然而第三机制则可能填充LSB页与MSB页。再者，本实施例可能于写入主机数据之前或之后填充虚拟数据，然而第三机制仅于写入主机数据后才会填充虚拟数据。比较图7A～7F与图4A～4C可以得知，本实施例的写入放大率低于第三机制。

图8示出本发明另一实施例的写入填充数据至多位存储单元非易失性存储器52的方法流程图。图8所示流程类似于图6所示流程，不同的地方在于插入步骤81于步骤64与步骤68之间。在步骤81，控制器51检查是否待回收（garbage collection,GC）的写入数据区块含有旧数据。如果为是，则在步骤82将旧数据移至缓冲器512，接着将缓冲数据写入非易失性存储器52。因此，图8所示流程系以旧数据作为填充数据，而非图6所示流程以虚拟数据作为填充数据。由于使用较少的虚拟数据作为填充，因此图8所示实施例的效能高于图6所示实施例。在本说明书中，填充数据可指虚拟数据或者旧数据。

图9A至图9C示出根据图8之的流程填充待回收（GC）旧数据与虚拟数据于数据区块。如图9A所示，主机50发出两写入命令至非易失性存储器52（例如多阶存储单元（multi-level cell,MLC）数据区块），每一命令写入八页（斜线）数据页，而MLC数据区块或单阶存储单元（single-level cell,SLC）数据区块内含有（点状）旧数据待回收。如图9B所示，在MLC区块中，八（斜线）数据页0～5与8～9写入有主机数据，而两（点状）数据页6～7则写入有旧数据。如图9C所示，于MLC区块中，八（斜线）数据页10～14、16～17与20写入有主机数据，一（点状）数据页15写入有旧数据，而两（点状）数据页18～19则写入有虚拟数据。

图10示出本发明又一实施例的写入填充数据至多位存储单元非易失性存储器52的方法流程图。图10所示流程类似于图8所示流程，不同的地方在于插入步骤101于步骤66与步骤67之间。在步骤101，控制器51检查主机50是否发出停止写入命令。如果为是，则进行第三机制。具体来说，在步骤102，决定填充数据页数量；在步骤103，将虚拟数据移至缓冲器512；且在步骤104，根据第三机制写入填充（LSB与MSB）数据页。

上述实施例所使用的写入顺序仅是众多可能写入顺序的其中之一，其它的写入顺序也可适用于本发明实施例。

以上所述仅为本发明之优选实施例而已，并非用以限定本发明的权利要求范围；凡其它未脱离发明所公开的精神下所完成的等效改变或修饰，均应包含在下述的权利要求范围内。

Claims (13)

1.一种将填充数据写入至多位存储单元非易失性存储器的方法，包括：

接收写入命令及其主机数据；以及

在将所述主机数据写入至所述多位存储单元非易失性存储器时，以所述填充数据写入至少一个较低有效位LSB页；

其中，对于所述写入命令，写入有所述主机数据的每一所述LSB页所对应的较高有效位MSB页也写入有所述主机数据。

2.如权利要求1所述的将填充数据写入至多位存储单元非易失性存储器的方法，其中该多位存储单元非易失性存储器包括多位存储单元闪存。

3.如权利要求1所述的将填充数据写入至多位存储单元非易失性存储器的方法，其中所述写入步骤包括：

根据所述写入命令所导出的信息，决定所述写入命令的所述LSB页数量，用以代表写入有填充数据的所述至少一个LSB页的数量，并决定所述写入命令的填充LSB页指数，用以代表写入有填充数据的所述至少一个LSB页的开始位置。

4.如权利要求1所述的将填充数据写入至多位存储单元非易失性存储器的方法，其中，所述写入命令的信息包括：所述主机数据的长度，以及所述主机数据的位置。

5.如权利要求1所述的将填充数据写入至多位存储单元非易失性存储器的方法，其中，所述至少一个LSB页是以虚拟数据写入。

6.如权利要求1所述的将填充数据写入至多位存储单元非易失性存储器的方法，其中，所述至少一个LSB页的一部分是以旧数据写入，该旧数据撷取自所述多位存储单元非易失性存储器当中待回收的数据。

7.如权利要求1所述的将填充数据写入至多位存储单元非易失性存储器的方法，还包括：

接收停止写入命令；以及

还以所述填充数据写入所述至少一个MSB页。

8.一种写入填充数据至多位存储单元非易失性存储器的系统，包括：

多位存储单元非易失性存储器；以及

控制器，该控制器设置于主机与所述多位存储单元非易失性存储器之间，所述控制器用以接收写入命令及其主机数据，并在将所述主机数据写入至所述多位存储单元非易失性存储器时，以填充数据写入至少一个较低有效位LSB页；

其中，对于所述写入命令，写入有所述主机数据的每一LSB页所对应的较高有效位MSB页也写入有所述主机数据。

9.如权利要求8所述的将填充数据写入至多位存储单元非易失性存储器的系统，其中，所述多位存储单元非易失性存储器包括多位存储单元闪存。

10.如权利要求8所述的将填充数据写入至多位存储单元非易失性存储器的系统，其中，所述控制器包括界面，该界面电性耦接至所述主机并与所述主机通信。

11.如权利要求10所述的将填充数据写入至多位存储单元非易失性存储器的系统，其中，所述控制器还包括：

缓冲器，该缓冲器设置于所述界面与所述多位存储单元非易失性存储器之间，用以暂存将移动至/自所述非易失性存储器的数据。

12.如权利要求8所述的将填充数据写入至多位存储单元非易失性存储器的系统，其中，所述控制器包括虚拟数据生成器，用以提供虚拟数据以写入所述至少一个LSB页。

13.如权利要求8所述的将填充数据写入至多位存储单元非易失性存储器的系统，其中所述控制器包括：旧数据储存器，用以储存旧数据，该旧数据为从所述多位存储单元非易失性存储器中撷取的待回收的数据。