TW201523839A - 非揮發性記憶體及其製造方法 - Google Patents

Abstract

一種非揮發性記憶體及其製造方法。此非揮發性記憶體包括基底、穿隧介電層、浮置閘極、多個保護層、控制閘極以及閘間介電層。基底具有主動區。穿隧介電層配置於主動區中的基底的表面上。浮置閘極配置於穿隧介電層上。多個保護層分別配置於浮置閘極的部分側壁上。控制閘極覆蓋浮置閘極的頂面與部分側壁以及每一保護層的至少一部分。閘間介電層配置於浮置閘極與控制閘極之間以及配置於保護層與控制閘極之間。

Description

非揮發性記憶體及其製造方法

本發明是有關於一種記憶體及其製造方法，且特別是有關於一種非揮發性記憶體及其製造方法。

記憶體為設計來儲存資訊或資料之半導體元件。當電腦微處理器之功能變得越來越強，軟體所進行的程式與運算也隨之增加。因此，記憶體的容量需求也就越來越高。在各式的記憶體產品中，非揮發性記憶體，例如可電抹除可程式化唯讀記憶體(Electrically Erasable Programmable Read Only Memory，EEPROM)允許多次的資料程式化、讀取及抹除操作，且其中儲存的資料即使在記憶體被斷電後仍可以保存。基於上述優點，可電抹除可程式化唯讀記憶體已成為個人電腦和電子設備所廣泛採用的一種記憶體。

典型的可電抹除且可程式化唯讀記憶體係以摻雜的多晶矽製作浮置閘極(floating gate)與控制閘極(control gate)。在習知技術中，基底中具有隔離結構，且在隔離結構之間的基底上配置有犧牲層。接著，使用濕式蝕刻製程移除犧牲層，並於經暴露的基底上依序形成穿隧介電層以及浮置閘極。然而，在習知技術中，由於犧牲層的材料與隔離結構的材料皆為氧化矽，因此使用濕式蝕刻製程移除犧牲層時也會移除掉部分隔離結構。隔離結構的部分側壁被移除後導致形狀改變，且每一側壁被移除的量也不完全相同，因而容易導致後續所形成的浮置閘極的形狀不對稱的問題。

再者，由於隔離結構的部分側壁會被移除，因此基底的角落也會被暴露出來。接著，在進行熱氧化製程以於經暴露的基底的表面上形成穿隧介電層時，部分穿隧介電層會形成在基底的角落處。然而，形成在基底的角落處的穿隧介電層通常具有較薄的厚度，且因此導致穿隧介電層厚度不均勻的問題。如此一來，由於浮置閘極形成於厚度不均勻的穿隧介電層上，因此所形成的非揮發記憶體會具有電性可靠度不良的問題。

此外，為了有效地提高閘極耦合比(gate coupling ratio，GCR)，通常會增加浮置閘極與控制閘極的覆蓋面積來達成此目的。然而，在習知技術中，為了增加浮置閘極與控制閘極的覆蓋面積，通常具有因穿隧介電層與控制閘極距離太近而影響電性的問題發生。此外，隨著元件尺寸持續縮小的趨勢，相鄰的非揮發性記憶體容易產生彼此電性干擾的問題。

因此，如何開發出一種可有效解決上述問題的非揮發性記憶體及其製造方法，實為研發者所極欲解決的問題之一。

本發明提供一種非揮發性記憶體，其於浮置閘極的部分側壁上配置有保護層。

本發明另提供一種非揮發性記憶體，其主動區中的基底的表面與隔離結構的頂面的高度差較小。

本發明又提供一種非揮發性記憶體的製造方法，其包括於浮置閘極的部分側壁上形成保護層。

本發明提出一種非揮發性記憶體，包括基底、穿隧介電層、浮置閘極、多個保護層、控制閘極以及閘間介電層。基底具有主動區。穿隧介電層配置於主動區中的基底的表面上。浮置閘極配置於穿隧介電層上。多個保護層分別配置於浮置閘極的部分側壁上。控制閘極覆蓋浮置閘極的頂面與部分側壁以及每一保護層的至少一部分。閘間介電層配置於浮置閘極與控制閘極之間以及配置於保護層與控制閘極之間。

在本發明的一實施例中，上述的基底中具有多個隔離結構，隔離結構定義出主動區，且主動區中的基底的表面與隔離結構的頂面的高度差小於200埃。

在本發明的一實施例中，上述的主動區中的基底的表面與隔離結構的頂面齊平。

在本發明的一實施例中，上述的保護層的頂面與穿隧介電層的頂面之間的高度為50~200埃

本發明另提出一種非揮發性記憶體，包括基底、穿隧介電層、浮置閘極、控制閘極以及閘間介電層。基底中具有多個隔離結構，且隔離結構定義出主動區，且主動區中的基底的表面與隔離結構的頂面的高度差小於200埃。穿隧介電層配置於主動區中的基底的表面上。浮置閘極配置於穿隧介電層上。控制閘極覆蓋浮置閘極的頂面與部分側壁。閘間介電層配置於浮置閘極與控制閘極之間。

在本發明的另一實施例中，更包括多個保護層，分別配置於浮置閘極的部分側壁上，其中控制閘極覆蓋每一保護層的至少一部分，且部分閘間介電層配置於保護層與控制閘極之間。

在本發明的另一實施例中，上述的保護層的頂面與穿隧介電層的頂面之間的高度為50~200埃。

本發明又提出一種非揮發性記憶體的製造方法，包括以下步驟。提供基底，基底具有主動區。於主動區中的基底的表面上形成穿隧介電層。於穿隧介電層上形成浮置閘極。於浮置閘極的部分側壁上形成多個第一保護層。形成閘間介電層，閘間介電層覆蓋浮置閘極的頂面與部分側壁以及每一第一保護層的至少一部分。於閘間介電層上形成控制閘極。

在本發明的又一實施例中，上述的形成穿隧介電層、浮置閘極以及第一保護層的方法包括以下步驟。於基底上形成犧牲層。於犧牲層上形成圖案化硬罩幕層。以圖案化硬罩幕層為罩幕，於基底與犧牲層中形成多個隔離結構，隔離結構定義出主動區。移除圖案化硬罩幕層。於隔離結構的側壁上形成多個第二保護層。移除犧牲層，以至少暴露位於第二保護層之間的基底的表面。於主動區中經暴露的基底的表面上形成穿隧介電層。於第二保護層之間的穿隧介電層上形成浮置閘極。移除部分隔離結構，以暴露部分第二保護層。移除第二保護層的經暴露部分，以暴露浮置閘極的部分側壁，且於浮置閘極的部分側壁上形成第一保護層。

在本發明的又一實施例中，上述的主動區中的基底的表面與隔離結構的頂面的高度差小於200埃 ，且主動區中的基底的表面與隔離結構的頂面齊平。

基於上述，在本發明的非揮發性記憶體及其製造方法中，非揮發性記憶體包括配置於浮置閘極的部分側壁上的保護層。因此，本發明的非揮發性記憶體具有厚度均勻性較佳的穿隧介電層、結構對稱性較佳的浮置閘極、可改善穿隧介電層與控制閘極的電性干擾以及可改善相鄰的非揮發性記憶體的電性干擾等優點。此外，在本發明的非揮發性記憶體及其製造方法中，主動區中的基底的表面與隔離結構的頂面的高度差較小，因此亦可改善穿隧介電層與控制閘極之間的電性干擾問題，以及可改善相鄰的非揮發性記憶體之間產生電性干擾的問題。

為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

圖1A至圖1G是依照本發明的非揮發性記憶體的製造方法的剖面示意圖。

首先，請參照圖1A，提供基底102。基底102例如是矽基底。接著，於基底102上形成犧牲層104。犧牲層104的材料例如是氧化矽。於犧牲層104上形成圖案化硬罩幕層106。圖案化硬罩幕層106的材料例如是氮化矽。圖案化硬罩幕層106的形成方法例如是於犧牲層104上先形成硬罩幕材料層(未繪示)，再對硬罩幕材料層進行圖案化製程。

然後，請參照圖1B，以圖案化硬罩幕層106為罩幕，移除部分犧牲層104以及部分基底102，以於基底102與犧牲層104中形成多個溝槽108。移除部分犧牲層104以及部分基底102的方法例如是進行乾式蝕刻製程。接著，於溝槽108中形成隔離結構110。隔離結構110定義出主動區102a。隔離結構110的材料例如是氧化矽。隔離結構110的形成方法例如是先將隔離材料(未繪示)沈積於圖案化硬罩幕層106上並填入溝槽108中，再以圖案化硬罩幕層106作為停止層，對隔離材料層進行平坦化製程，以形成多個隔離結構110。平坦化製程例如是化學機械研磨(CMP)製程。

之後，請參照圖1C，移除圖案化硬罩幕層106，以暴露出犧牲層104以及隔離結構110的側壁110a。移除圖案化硬罩幕層106的方法例如是進行濕式蝕刻製程。接著，於隔離結構110的側壁110a上形成保護層120。保護層120可以是氮化矽層、氮氧化矽層、多晶矽層或其他合適的材料層。保護層120的厚度例如是約100~200埃。保護層120的形成方法例如是於隔離結構110以及犧牲層104上先順應性地形成保護材料層(未繪示)，再移除部分保護材料層。移除部分保護材料層的方法例如是進行乾式蝕刻製程。

然後，請參照圖1D，移除犧牲層104以至少暴露出位於保護層120之間的基底102的表面102b。移除犧牲層104的方法例如是進行濕式蝕刻製程。值得一提的是，在移除犧牲層104的過程中，保護層120保護了隔離結構110的側壁110a避免被移除。由於在此步驟中隔離結構110的側壁110a並未被移除，因此隔離結構110可具有對稱且實質上垂直的側壁110a。此外，在上述移除犧牲層104的過程中，由於僅需要暴露出位於保護層120之間的基底102的表面102b，因此可不需完全地移除整個犧牲層104，亦即可以有部分的犧牲層104保留於基底102的角落102c處，使得基底102的角落102c不會被暴露出來。

之後，請參照圖1E，於被暴露出的基底102的表面102b上形成穿隧介電層130。穿隧介電層130的材料例如是氧化矽，其形成方法例如是進行熱氧化製程。在本實施例中，由於基底102的角落102c並未被暴露出來，因此穿隧介電層130並不會形成於基底102的角落102c處。換句話說，可避免於基底102的角落102c處形成厚度較薄的穿隧介電層130。如此一來，基底102的表面102b上的穿隧介電層130則具有均勻的厚度。

另外一提的是，當進行熱氧化製程形成穿隧介電層130時，由於保護層120中含有矽，因此保護層120的表面會些微地被氧化而在表面上形成一層氧化層(未繪示)。

接著，請再參照圖1E，於保護層120之間的穿隧介電層130上形成浮置閘極140。浮置閘極140的材料例如是摻雜多晶矽。浮置閘極140的形成方法例如是於隔離結構110以及穿隧介電層130上先形成浮置閘極材料層(未繪示)，再移除部分浮置閘極材料層。移除部分浮置閘極材料層的方法例如是以隔離結構110作為停止層對浮置閘極材料層進行回蝕刻製程或化學機械研磨(CMP)製程。

在本實施例中，由於保護層120的存在可保護隔離結構110的側壁110a避免被移除而使得隔離結構110具有對稱且實質上垂直的側壁110a，因此形成於保護層120之間的浮置閘極140亦可具有對稱且實質上垂直的側壁。也就是說，浮置閘極140的結構具有良好的對稱性。此外，由於浮置閘極140位於保護層120之間，且位於保護層120之間的穿隧介電層130具有均勻的厚度，因此所形成的非揮發記憶體可具有良好的電性可靠度。

然後，請參照圖1F，移除部分隔離結構110以形成隔離結構112並暴露出部分保護層120，其中隔離結構112具有頂面112a。移除部分隔離結構110的方法例如是進行乾式蝕刻製程或濕式蝕刻製程。在本實施例中，在形成隔離結構112之後，主動區102a中的基底102的表面102b與隔離結構112的頂面112a的高度差H小於200埃，較佳為小於100埃，且更佳為0埃(即主動區102a中的基底102的表面102b與隔離結構112的頂面112a齊平)。

接著，請再參照圖1F，移除保護層120經暴露的部分，以於浮置閘極140的部分側壁140a上形成保護層122並暴露出浮置閘極140的部分側壁140a。移除部分保護層120的方法例如是進行乾式蝕刻製程或濕式蝕刻製程。在本實施例中，保護層122的頂面高於隔離結構112的頂面112a。保護層122的高度例如是50~200埃，亦即，保護層122的頂面與穿隧介電層130的頂面之間的高度例如是50~200埃。

之後，請參照圖1G，於浮置閘極140、保護層122以及隔離結構112上順應性地形成閘間介電層150。因此，閘間介電層150覆蓋浮置閘極140的頂面140b與部分側壁140a、每一保護層122的一部分以及隔離結構112。閘間介電層150的材料例如是氧化矽，或者閘間介電層150也可以是由氧化矽層與氮化矽層所構成的複合層(例如氧化矽層/氮化矽層/氧化矽層(ONO)、氧化矽層/氮化矽層/氧化矽層/氮化矽層/氧化矽層(ONONO))。接著，於閘間介電層150上形成控制閘極160。因此，控制閘極160亦覆蓋浮置閘極140的頂面140b與部分側壁140a、每一保護層122的一部分以及隔離結構112。控制閘極160的材料例如是摻雜多晶矽，其形成方法例如是化學氣相沈積法。換句話說，閘間介電層150配置於浮置閘極140與控制閘極160之間、保護層122與控制閘極160之間、以及隔離結構112與控制閘極160之間。如此一來，即完成了非揮發性記憶體100的製作。

在本實施例中，主動區102a中的基底102的表面102b與隔離結構112的頂面112a的高度差H小於200埃，因此使得浮置閘極140與控制閘極160可以具有較大的覆蓋面積，亦即可以具有較大的閘極耦合比。甚至，當主動區102a中的基底102的表面102b與隔離結構112的頂面112a齊平時，能夠具有最大的閘極耦合比。

此外，在非揮發性記憶體100中，由於保護層122可作為間隙壁，因此當主動區102a中的基底102的表面102b與隔離結構112的頂面112a的高度差H越來越小(即控制閘極160越來越靠近穿隧介電層130)時，仍可使穿隧介電層130與控制閘極160之間保持有適當的距離，進而可避免影響非揮發性記憶體100的電性。再者，由於控制閘極160越來越靠近穿隧介電層130，同時使得位於隔離結構112上的閘間介電層150的高度越來越低，因此可以有效地降低相鄰的非揮發性記憶體100的電性干擾。

在上述的實施例中是以未完全地移除整個犧牲層104 (亦即，有部分的犧牲層104保留於基底102的角落102c處)為例來說明，但本發明不限於此。在其他實施例中，亦可以是完全地移除整個犧牲層104。此時，基底102的角落102c會被暴露出來。因此，穿隧介電層130亦會形成在基底102的角落102c上。然而，由於浮置閘極140位於保護層120之間，且位於保護層120之間的穿隧介電層130具有均勻的厚度(即位於浮置閘極140正下方的穿隧介電層130具有均勻的厚度)，因此無論是未完全地或完全地移除整個犧牲層104都不會影響非揮發性記憶體100的電性可靠度。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。

100‧‧‧非揮發性記憶體
102‧‧‧基底
102a‧‧‧主動區
102b‧‧‧表面
102c‧‧‧角落
104‧‧‧犧牲層
106‧‧‧圖案化硬罩幕層
108‧‧‧溝槽
110、112‧‧‧隔離結構
110a、140a‧‧‧側壁
112a、140b‧‧‧頂面
120、122‧‧‧保護層
130‧‧‧穿隧介電層
140‧‧‧浮置閘極
150‧‧‧閘間介電層
160‧‧‧控制閘極
H‧‧‧高度差

圖1A至圖1G是依照本發明的非揮發性記憶體的製造方法的剖面示意圖。

100‧‧‧非揮發性記憶體

102‧‧‧基底

102a‧‧‧主動區

102b‧‧‧表面

102c‧‧‧角落

104‧‧‧犧牲層

108‧‧‧溝槽

112‧‧‧隔離結構

112a‧‧‧頂面

122‧‧‧保護層

130‧‧‧穿隧介電層

140‧‧‧浮置閘極

140a‧‧‧側壁

140b‧‧‧頂面

150‧‧‧閘間介電層

160‧‧‧控制閘極

H‧‧‧高度差

Claims (10)

1. 一種非揮發性記憶體，包括： 一基底，具有一主動區； 一穿隧介電層，配置於該主動區中的該基底的表面上； 一浮置閘極，配置於該穿隧介電層上； 多個保護層，分別配置於該浮置閘極的部分側壁上； 一控制閘極，覆蓋該浮置閘極的頂面與部分側壁以及每一該些保護層的至少一部分；以及 一閘間介電層，配置於該浮置閘極與該控制閘極之間以及配置於該些保護層與該控制閘極之間。
2. 如申請專利範圍第1項所述的非揮發性記憶體，其中該基底中具有多個隔離結構，該些隔離結構定義出該主動區，且該主動區中的該基底的表面與該些隔離結構的頂面的高度差小於200埃。
3. 如申請專利範圍第2項所述的非揮發性記憶體，其中該主動區中的該基底的表面與該些隔離結構的頂面齊平。
4. 如申請專利範圍第1項所述的非揮發性記憶體，其中該些保護層的頂面與該穿隧介電層的頂面之間的高度為50~200埃。
5. 一種非揮發性記憶體，包括： 一基底，該基底中具有多個隔離結構，且該些隔離結構定義出一主動區，且該主動區中的該基底的表面與該些隔離結構的頂面的高度差小於200埃； 一穿隧介電層，配置於該主動區中的該基底的表面上； 一浮置閘極，配置於該穿隧介電層上； 一控制閘極，覆蓋該浮置閘極的頂面與部分側壁；以及 一閘間介電層，配置於該浮置閘極與該控制閘極之間。
6. 如申請專利範圍第5項所述的非揮發性記憶體，更包括多個保護層，分別配置於該浮置閘極的部分側壁上，其中該控制閘極覆蓋每一該些保護層的至少一部分，且部分該閘間介電層配置於該些保護層與該控制閘極之間。
7. 如申請專利範圍第6項所述的非揮發性記憶體，其中該些保護層的頂面與該穿隧介電層的頂面之間的高度為50~200埃。
8. 一種非揮發性記憶體的製造方法，包括： 提供一基底，該基底具有一主動區； 於該主動區中的該基底的表面上形成一穿隧介電層； 於該穿隧介電層上形成一浮置閘極； 於該浮置閘極的部分側壁上形成多個第一保護層； 形成一閘間介電層，該閘間介電層覆蓋該浮置閘極的頂面與部分側壁以及每一該些第一保護層的至少一部分；以及 於該閘間介電層上形成一控制閘極。
9. 如申請專利範圍第8項所述的非揮發性記憶體的製造方法，其中形成該穿隧介電層、該浮置閘極以及該些第一保護層的方法包括： 於該基底上形成一犧牲層； 於該犧牲層上形成一圖案化硬罩幕層； 以該圖案化硬罩幕層為罩幕，於該基底與該犧牲層中形成多個隔離結構，該些隔離結構定義出該主動區； 移除該圖案化硬罩幕層； 於該些隔離結構的側壁上形成多個第二保護層； 移除該犧牲層，以至少暴露位於該些第二保護層之間的該基底的表面； 於該主動區中經暴露的該基底的表面上形成該穿隧介電層； 於該些第二保護層之間的該穿隧介電層上形成該浮置閘極； 移除部分該些隔離結構，以暴露部分該些第二保護層；以及 移除該些第二保護層的經暴露部分，以暴露該浮置閘極的部分側壁，且於該浮置閘極的部分側壁上形成該些第一保護層。
10. 如申請專利範圍第9項所述的非揮發性記憶體的製造方法，其中該主動區中的該基底的表面與該些隔離結構的頂面的高度差小於200埃，且該主動區中的該基底的表面與該些隔離結構的頂面齊平。