TW201517701A - 電路板及其製作方法 - Google Patents
電路板及其製作方法 Download PDFInfo
- Publication number
- TW201517701A TW201517701A TW102136656A TW102136656A TW201517701A TW 201517701 A TW201517701 A TW 201517701A TW 102136656 A TW102136656 A TW 102136656A TW 102136656 A TW102136656 A TW 102136656A TW 201517701 A TW201517701 A TW 201517701A
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- conductive
- circuit board
- insulating layer
- polymer film
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
- H05K1/0219—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/07—Electric details
- H05K2201/0707—Shielding
- H05K2201/0715—Shielding provided by an outer layer of PCB
Landscapes
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
- Structure Of Printed Boards (AREA)
Abstract
本發明涉及一種電路板,其包括依次設置的電路基板、導電性高分子膜層及鍍銅遮罩層。所述電路基板包括導電線路層及第三絕緣層。所述導電線路層及導電性高分子膜層形成於第三絕緣層的相對兩側。所述導電線路層包括信號線路及接地線路。所述鍍銅遮罩層通過電鍍方式形成於導電高分子膜層表面。所述第三絕緣層內形成有第二導電孔。所述接地線路通過所述第二導電孔與鍍銅遮罩層電導通。本發明還提供一種電路板的製作方法。
Description
本發明涉及電路板製作技術,尤其涉及一種電路板及其製作方法。
由於柔性電路板的輕薄化要求,當內部線路作為對外信號傳輸的信號線路時,通常需要使用導電銀箔(EMI shielding film)覆蓋於柔性電路板的外層,以防止外界電磁干擾而造成的訊號損失。
導電銀箔通常為四層結構,即依次為保護膜、金屬薄膜、導電膠及離型膜。在進行貼合之前,需要將離型膜去除,從而將導電膠與柔性電路板相互結合。在得到的產品中,為了使得金屬薄膜能夠與柔性電路板緊密結合,需要先將導電銀箔貼合於電路板之後進行熱壓合,這樣,增加了電路板製作的時間。並且,導電銀箔較脆弱,在貼合過程中容易產生報廢,從而增加電路板的製作成本。進一步的,導電銀箔的價格較昂貴,從而造成電路板的生產成本較高。
因此,有必要提供一種電路板及其製作方法,無需使用導電銀箔也能實現對信號線路的電磁遮罩作用。
一種電路板,其包括依次設置的電路基板、導電性高分子膜層及鍍銅遮罩層。所述電路基板包括導電線路層及第三絕緣層。所述導電線路層及導電性高分子膜層形成於第三絕緣層的相對兩側。所述導電線路層包括信號線路及接地線路。所述鍍銅遮罩層通過電鍍方式形成於導電高分子膜層表面。所述第三絕緣層內形成有第二導電孔。所述接地線路通過所述第二導電孔與鍍銅遮罩層電導通。
一種電路板的製作方法,包括步驟:提供電路基板,所述電路基板包括相接觸的導電線路層及第三絕緣層,所述導電線路層包括信號線路及接地線路,所述第三絕緣層內形成有多個開孔,所述接地線路從所述開孔露出;在所述第三絕緣層的表面及開孔的內側壁形成導電性高分子膜層;以及在所述導電性高分子膜層表面及從所述開孔露出的接地線路表面通過電鍍的方式形成鍍銅遮罩層及第二導電孔,所述接地線路通過所述第二導電孔與鍍銅遮罩層相互電導通。
本技術方案提供的電路板及其製作方法,通過對絕緣層的表面形成導電性高分子層,然後通過電鍍的方式形成接地導電層。所述接地導電層可以對信號線路起到電磁遮罩的作用,從而可以防止外界對信號線路產生的電磁干擾。相比於先前技術中採用貼合導電銀箔形成電磁遮罩層,能夠有效地縮短電路板製作的流程,降低電路板製作成本,並且提高電路板製作的良率。
圖1係本技術方案實施例提供的電路基板的俯視圖。
圖2係圖1沿II-II線的剖面示意圖。
圖3係圖2的電路基板上形成導電性高分子膜層後的剖面示意圖。
圖4係圖3的導電性高分子膜層表面性成鍍銅遮罩層後的剖面示意圖。
圖5係圖4的鍍銅遮罩層表面形成防焊層後得到電路板的剖面示意圖。
下面將結合附圖及實施例對本技術方案提供的電路板及其製作方法作進一步的詳細說明。
本技術方案實施例提供的電路板的製作方法包括以下步驟:
第一步,請一併參閱圖1及圖2,提供電路基板110。
本實施例中,電路基板110為製作形成有導電線路的電路板。電路基板110包括依次設置的第一絕緣層111、接地導電層112、第二絕緣層113、導電線路層114及第三絕緣層115。
電路基板110具有一電磁遮罩形成區101及除該電磁遮罩形成區101外的普通區102,該電磁遮罩形成區101用於形成電磁遮罩結構。
在所述電磁遮罩區101內,導電線路層114包括信號線路1141及接地線路1142。所述接地線路1142圍繞所述信號線路1141。所述第二絕緣層113內形成第一導電孔1131。接地線路1142通過所述第一導電孔1131與接地導電層112相互電連接。所述第三絕緣層115內形成有多個開孔1151,使得位於信號線路1141周圍的接地線路1142從所述開孔1151露出。
本步驟中,所述導電線路層114及第一導電孔1131可以採用先前技術中導電線路及導電孔的製作方法製作形成。所述開孔1151可以採用鐳射燒蝕的方式形成。
在形成開孔1151的過程中,部分原來開孔部分的材料殘留在開孔1151內,或者吸附於開孔1151的內壁,形成膠渣。在形成開孔1151之後,還可以進一步包括對電路基板110進行除膠渣處理。即採用等離子體對電路基板110進行處理,使得開孔1151內的膠渣被去除。
第二步,請參閱圖3,在電磁遮罩區101內的所述第三絕緣層115的表面及開孔1151的內側壁形成導電性高分子膜層120。
所述導電性高分子膜層120的形成可以採用如下方法:
首先,將所述第三絕緣層115的表面及開孔1151的內側壁浸於二氧化錳溶液中,使得第三絕緣層115的表面及開孔1151的內側壁吸附有二氧化錳。可以理解的是,在將所述第三絕緣層115的表面及開孔1151的內側壁浸於二氧化錳溶液之前,還可以進一步包括對所述第三絕緣層115的表面及開孔1151進行清洗等處理,使得所述第三絕緣層115的表面及開孔1151清潔。
然後,將所述電路基板110浸泡於導電性高分子單體內,從而在第三絕緣層115的表面及開孔1151的內側壁形成導電性高分子膜層120。
當所述電路基板110浸泡於導電性高分子單體內時,二氧化錳作為催化劑,使得導電性高分子單體發生聚合,從而在第三絕緣層115的表面及開孔1151的內側壁形成導電性高分子膜層120。所述導電性高分子單體為聚合後形成的高分子具有導電性的單體。所述導電性高分子單體具體可以為苯胺、吡咯或噻吩等,也可以為苯胺的衍生物、吡咯衍生物或者噻吩衍生物等,如3,4-二氧乙撐噻吩、2,5-二甲氧苯胺等。導電性高分子單體通常為液體。優選為3,4-二氧乙撐噻吩。
導電性高分子膜層120可以為聚苯胺、聚吡咯或聚噻吩。或者苯胺的衍生物、吡咯衍生物或者噻吩衍生物的聚合物。如聚3,4-乙撐二氧噻吩或者聚2,5-二甲氧苯胺等。
由於導電性高分子膜層120形成於第三絕緣層115的表面及開孔1151的內側壁,且為有機材料,其於第三絕緣層115的表面及開孔1151的內側壁的結合力較大,而不會形成於開孔1151露出的接地線路1142的表面。
所述導電性高分子膜層120具有導電性,其導電率約為5千歐姆每英寸。所述導電性高分子膜層120的厚度為100納米至500納米。
第三步,請參閱圖4,在電磁遮罩區101對應的所述導電性高分子膜層120表面電鍍金屬形成鍍銅遮罩層130,並同時在開孔1151內電鍍金屬形成第二導電孔1152,所述接地線路1142通過第二導電孔1152與鍍銅遮罩層130相互電連接。
將所述電路基板110浸泡於可溶性金屬鹽溶液中進行電鍍,由於聚合後得到的導電性高分子具有氧化/還原狀態轉化的特性,在所述導電性高分子氧化/還原狀態轉化過程中,可以釋放出自由電子,從而可以使得可溶性金屬鹽溶液中的金屬離子被還原為金屬單質,在所述導電性高分子膜層120表面形成金屬層。本實施例中,以硫酸銅溶液為例來進行說明。當將所述電路基板110浸泡於硫酸銅溶液後,在所述導電性高分子膜層120表面還原形成銅。
導電性高分子膜層120具有導電性,還原形成於導電性高分子膜層120金屬能夠增加導電性高分子膜層120的導電性,因此,能夠快速的在開孔1151內部及導電性高分子膜層120形成電鍍金屬層,所述電鍍金屬層的材料可以為銅,從而得到鍍銅遮罩層130及第二導電孔1152。所述鍍銅遮罩層130的厚度為5微米至15微米。
第四步,請參閱圖5,在所述鍍銅遮罩層130及第二導電孔1152表面形成防焊層140,得到電路板100。
所述防焊層140可以通過印刷油墨的方式形成。所述防焊層140的厚度為2微米至10微米。
請參閱圖5,本技術方案還提供一種採用上述方法製作形成的電路板100,所述電路板100包括依次設置的電路基板110、導電性高分子膜層120、鍍銅遮罩層130及防焊層140。
電路基板110包括依次設置的第一絕緣層111、接地導電層112、第二絕緣層113、第一導電線路層114及第三絕緣層115。第一導電線路層114包括信號線路1141及接地線路1142。所述接地線路1142圍繞所述信號線路1141。所述第二絕緣層113內形成第一導電孔1131。接地線路1142通過所述第一導電孔1131與接地導電層112相互電連接。所述第三絕緣層115內形成有第二導電孔1152。
所述電路基板110包括電磁遮罩區101及除電磁遮罩區101之外的普通區102。導電性高分子膜層120、鍍銅遮罩層130及防焊層140均形成於電磁遮罩區101。所述鍍銅遮罩層130通過第二導電孔1152與接地線路1142相互電連接。
所述導電性高分子膜層120可以為聚苯胺、聚吡咯或聚噻吩。或者苯胺的衍生物、吡咯衍生物或者噻吩衍生物的聚合物。如聚3,4-乙撐二氧噻吩或者聚2,5-二甲氧苯胺等。導電性高分子膜層120形成於第三絕緣層115的表面及第二導電孔1152內。
所述第二導電孔1152內的導電金屬及鍍銅遮罩層130同時通過電鍍金屬形成。
所述導電性高分子膜層120的厚度為100納米至500納米。所述鍍銅遮罩層130的厚度為5微米至15微米。所述防焊層140的厚度為2微米至10微米。
所述接地導電層112與鍍銅遮罩層130可以為片狀導體,信號線路1141位於接地導電層112與鍍銅遮罩層130之間。接地導電層112與鍍銅遮罩層130的面積均大於信號線路1141分佈的區域,並且均與接地線路1142相互電連接,從而可以起到對信號線路1141電磁遮罩作用。可以理解的是,也可以根據需要,所述電路板100也可以不包括接地導電層112,僅在信號線路1141的一側形成鍍銅遮罩層130。
本技術方案提供的電路板及其製作方法,通過對絕緣層的表面形成導電性高分子層,然後通過電鍍的方式形成接地導電層。所述接地導電層可以對信號線路起到電磁遮罩的作用,從而可以防止外界對信號線路產生的電磁干擾。相比於先前技術中採用貼合導電銀箔形成電磁遮罩層,能夠有效地縮短電路板製作的流程,降低電路板製作成本,並且提高電路板製作的良率。
綜上所述,本發明確已符合發明專利之要件,遂依法提出專利申請。惟,以上所述者僅為本發明之較佳實施方式,自不能以此限制本案之申請專利範圍。舉凡熟悉本案技藝之人士爰依本發明之精神所作之等效修飾或變化,皆應涵蓋於以下申請專利範圍內。
110‧‧‧電路基板
101‧‧‧電磁遮罩區
102‧‧‧普通區
111‧‧‧第一絕緣層
112‧‧‧接地導電層
113‧‧‧第二絕緣層
1131‧‧‧第一導電孔
114‧‧‧導電線路層
1141‧‧‧信號線路
1142‧‧‧接地線路
115‧‧‧第三絕緣層
1151‧‧‧開孔
1152‧‧‧第二導電孔
120‧‧‧導電性高分子膜層
130‧‧‧鍍銅遮罩層
140‧‧‧防焊層
100‧‧‧電路板
無
111‧‧‧第一絕緣層
112‧‧‧接地導電層
113‧‧‧第二絕緣層
1131‧‧‧第一導電孔
114‧‧‧導電線路層
1141‧‧‧信號線路
1142‧‧‧接地線路
115‧‧‧第三絕緣層
1152‧‧‧第二導電孔
120‧‧‧導電性高分子膜層
130‧‧‧鍍銅遮罩層
140‧‧‧防焊層
100‧‧‧電路板
Claims (7)
- 一種電路板,其包括依次設置的電路基板、導電性高分子膜層及鍍銅遮罩層,所述電路基板包括導電線路層及第三絕緣層,所述導電線路層及導電性高分子膜層形成於第三絕緣層的相對兩側,所述導電線路層包括信號線路及接地線路,所述鍍銅遮罩層通過電鍍方式形成於導電高分子膜層表面,所述第三絕緣層內形成有第二導電孔,所述接地線路通過所述第二導電孔與鍍銅遮罩層電導通。
- 如申請專利範圍第1項所述的電路板,其中,所述電路基板還包括第二絕緣層及接地導電層,所述接地導電層形成於第二絕緣層和第三絕緣層之間,所述第二絕緣層內形成有第一導電孔,所述接地導電層與接地線路通過所述第一導電孔相互電連通。
- 如申請專利範圍第1項所述的電路板,其中,所述導電性高分子膜層的厚度為100納米至500納米,所述鍍銅遮罩層的厚度為5微米至15微米。
- 如申請專利範圍第1項所述的電路板,其中,還包括防焊層,所述防焊層形成於鍍銅遮罩層的表面,所述防焊層的厚度為2微米至10微米。
- 一種電路板的製作方法,包括步驟:
提供電路基板,所述電路基板包括相接觸的導電線路層及第三絕緣層,所述導電線路層包括信號線路及接地線路,所述第三絕緣層內形成有多個開孔,所述接地線路從所述開孔露出;
在所述第三絕緣層的表面及開孔的內側壁形成導電性高分子膜層;以及
在所述導電性高分子膜層表面及從所述開孔露出的接地線路表面通過電鍍的方式形成鍍銅遮罩層及第二導電孔,所述接地線路通過所述第二導電孔與鍍銅遮罩層相互電導通。 - 如申請專利範圍第5項所述的電路板的製作方法,其中,形成所述導電性高分子膜層包括步驟:
將所述第三絕緣層的表面及開孔的內側壁浸於二氧化錳溶液中,使得第三絕緣層的表面及開孔的內側壁吸附有二氧化錳;以及
將所述電路基板浸泡於導電性高分子單體內,從而在第三絕緣層的表面及開孔的內側壁形成導電性高分子膜層。 - 如申請專利範圍第6項所述的電路板的製作方法,其中,所述導電性高分子單體為3,4-二氧乙撐噻吩。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310385820.2A CN104427744A (zh) | 2013-08-30 | 2013-08-30 | 电路板及其制作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201517701A true TW201517701A (zh) | 2015-05-01 |
TWI538572B TWI538572B (zh) | 2016-06-11 |
Family
ID=52975359
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW102136656A TWI538572B (zh) | 2013-08-30 | 2013-10-11 | 電路板及其製作方法 |
Country Status (2)
Country | Link |
---|---|
CN (1) | CN104427744A (zh) |
TW (1) | TWI538572B (zh) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108024447B (zh) * | 2015-12-29 | 2019-08-30 | Oppo广东移动通信有限公司 | 移动终端、柔性电路板及其制造方法 |
CN105657958B (zh) * | 2015-12-29 | 2018-09-04 | 广东欧珀移动通信有限公司 | 移动终端、柔性电路板及其制造方法 |
CN107305848B (zh) * | 2016-04-20 | 2019-08-20 | 碁鼎科技秦皇岛有限公司 | 封装基板、封装结构及其制作方法 |
CN108575044B (zh) | 2017-03-13 | 2023-01-24 | 富士康(昆山)电脑接插件有限公司 | 印刷电路板及其组件 |
CN109219329B (zh) * | 2017-06-30 | 2021-02-09 | 庆鼎精密电子(淮安)有限公司 | 电路板的制造方法 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10124631C1 (de) * | 2001-05-18 | 2002-11-21 | Atotech Deutschland Gmbh | Verfahren zum direkten elektrolytischen Metallisieren von elektrisch nichtleiteitenden Substratoberflächen |
KR100912920B1 (ko) * | 2001-09-05 | 2009-08-20 | 니폰 제온 가부시키가이샤 | 다층 회로 기판, 수지 기재 및 그의 제조 방법 |
US20040211590A1 (en) * | 2003-04-25 | 2004-10-28 | Matsushita Electric Industrial Co., Ltd. | Multilayer printed wiring board and integrated circuit using the same |
JP4101705B2 (ja) * | 2003-06-18 | 2008-06-18 | 三菱伸銅株式会社 | 金属層形成方法 |
CN101022694A (zh) * | 2006-02-13 | 2007-08-22 | 华硕电脑股份有限公司 | 电路板 |
JP4468464B2 (ja) * | 2008-03-28 | 2010-05-26 | 株式会社東芝 | フレキシブルプリント配線板および電子機器 |
TWI507119B (zh) * | 2010-07-16 | 2015-11-01 | Zhen Ding Technology Co Ltd | 柔性電路板及其製作方法 |
JP5541122B2 (ja) * | 2010-11-30 | 2014-07-09 | 山一電機株式会社 | フレキシブル配線板 |
-
2013
- 2013-08-30 CN CN201310385820.2A patent/CN104427744A/zh active Pending
- 2013-10-11 TW TW102136656A patent/TWI538572B/zh active
Also Published As
Publication number | Publication date |
---|---|
TWI538572B (zh) | 2016-06-11 |
CN104427744A (zh) | 2015-03-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6996976B2 (ja) | プリント回路基板のための高速インターコネクト | |
TWI361641B (en) | Wiring substrate, semiconductor package and electron device | |
KR101547500B1 (ko) | 연성 회로 기판과 이를 포함하는 전자 장치 및 연성 회로 기판의 제조 방법 | |
TWI643334B (zh) | 高頻信號傳輸結構及其製作方法 | |
TWI478642B (zh) | 具有內埋元件的電路板及其製作方法 | |
TWI538572B (zh) | 電路板及其製作方法 | |
TWI484875B (zh) | 電路板及電路板製作方法 | |
JP2013501345A5 (zh) | ||
US20070287281A1 (en) | Circuit carrier and manufacturing process thereof | |
US20140069705A1 (en) | Printed circuit board and method for manufacturing the same | |
TWI466611B (zh) | 晶片封裝結構、具有內埋元件的電路板及其製作方法 | |
TW201515536A (zh) | 電路板及其製作方法 | |
JP2009267081A (ja) | フレックスリジッド配線基板とその製造方法 | |
CN103906360A (zh) | 柔性电路板及其制作方法 | |
WO2017047072A1 (ja) | シールドプリント配線板の製造方法 | |
TWI532424B (zh) | 蓋板結構及其製作方法 | |
JP6574153B2 (ja) | 回路基板の製造方法 | |
TW201410086A (zh) | 電路板及其製作方法 | |
KR101987378B1 (ko) | 인쇄회로기판의 제조 방법 | |
TWI420992B (zh) | 電路板製作方法 | |
TW201703589A (zh) | 電路板及其製作方法 | |
TWI463929B (zh) | 電路板及其製作方法 | |
KR101154352B1 (ko) | 임베디드 인쇄회로기판용 부재 및 그 제조 방법 및 임베디드 인쇄회로기판용 부재를 이용한 임베디드 인쇄회로기판 제조 방법 | |
TWI477212B (zh) | 軟硬複合線路板及其製造方法 | |
US9775253B2 (en) | Insulating film, printed circuit board using the same, and method of manufacturing the printed circuit board |