TW201517183A - 半導體元件及其製造方法 - Google Patents

半導體元件及其製造方法 Download PDF

Info

Publication number
TW201517183A
TW201517183A TW103116347A TW103116347A TW201517183A TW 201517183 A TW201517183 A TW 201517183A TW 103116347 A TW103116347 A TW 103116347A TW 103116347 A TW103116347 A TW 103116347A TW 201517183 A TW201517183 A TW 201517183A
Authority
TW
Taiwan
Prior art keywords
polymer
wafer
mold
liner
disposed
Prior art date
Application number
TW103116347A
Other languages
English (en)
Other versions
TWI538068B (zh
Inventor
Nai-Wei Liu
Jui-Pin Hung
Jing-Cheng Lin
Original Assignee
Taiwan Semiconductor Mfg
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Mfg filed Critical Taiwan Semiconductor Mfg
Publication of TW201517183A publication Critical patent/TW201517183A/zh
Application granted granted Critical
Publication of TWI538068B publication Critical patent/TWI538068B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/03001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/03001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/03002—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for supporting the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13024—Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Geometry (AREA)

Abstract

半導體元件包括：晶片；襯墊，其設置於晶片上且經組態以經由附著於襯墊上之導電線與凸塊電耦合；聚合物，其設置於晶片上且經圖案化以提供路徑供導電線通過；及塑模，其圍繞晶片及聚合物。塑模之頂部表面與聚合物之頂部表面大體上在相同高度。此外，製造半導體元件之方法包括：提供晶片；在晶片上形成襯墊；在晶片上設置第一聚合物；以襯墊上之開口圖案化第一聚合物；在經圖案化的第一聚合物上設置犧牲層；設置圍繞晶片之塑模；移除塑模之一部分，藉此曝露犧牲層；移除犧牲層，藉此曝露襯墊及第一聚合物；在第一聚合物上設置第二聚合物；以襯墊上之開口圖案化第二聚合物；及在開口內之襯墊上設置導電材料。

Description

半導體元件及其製造方法
本揭露係關於半導體元件及製造半導體元件之方法。
與半導體元件有關之電子設備係吾人日常生活所不可或缺。隨著電子科技之進步，電子設備變的更為複雜且涉及更多數量的積體電路以用於執行所欲的多功能性。因此，製造電子設備包括更多的組裝及處理步驟以及用於生產電子設備中之半導體元件之材料。故持續存在對每一電子設備簡化生產步驟、增加生產效率及降低相關製造成本的需求。
在製造半導體元件之操作期間，半導體元件由許多整合組件組裝，包括具有不同熱性質之各種材料。故該等整合組件在固化半導體元件後係處於不符預期的組態。該等不符預期的組態會導致半導體元件的良率損失、組件或組件之分層間不良的可接合性等等。此外，半導體元件之組件包括各種數量有限因而高成本之金屬材料，該等組件之不符預期的組態及半導體之良率損失會進一步加重材料浪費且增加製造成本。
隨著更多具有不同材料之不同組件牽涉其中，以及半導體元件之製造操作之複雜性的增加，存在更多挑戰去簡化製造操作及最小化材料使用。故持續存在需求去改善用於製造半導體之方法及解決上述 缺點。
半導體元件係藉由許多操作所製造。在製造期間，晶片之電路經由導電線與外部電路連接，故晶片自晶片上之襯墊至凸塊(例如用於承接外部電路之襯墊的焊接凸塊或焊球)與外部電路電連接。為了便利半導體元件內導電線之設置，銅柱設置於相鄰晶片之襯墊之表面的導電線內。然而銅的材料成本很高，因而增加半導體元件之製造成本。
此外，晶片被塑模化合物(molding compound)保護。塑模化合物將晶片包圍並與周圍環境隔離。在將塑模化合物設置於晶片周圍後，塑模之階梯狀部分相鄰晶片之邊緣而形成。該階梯狀部分會造成隨後置於晶片上之其他元件無法平滑地設置於其上，因而遭受元件的分層(delamination)。塑模化合物之階梯狀部分之形成導致元件間的步階而導致半導體元件之不佳的可靠度。
本揭露揭示具有結構改善之半導體元件。該半導體元件包括設置於晶片上且被塑模圍繞之一額外的聚合物，用以彌補相鄰晶片之邊緣之塑模的步階，並改善塑模之頂部表面之平滑度以用於在其上設置元件，並因此避免元件之分層及改善半導體元件的可靠度。
以下詳細討論本發明之實施例之製造及使用。然應瞭解該些實施例提供許多可以各種不同特定態樣實施之可行的發明概念。以下揭露內容提供用於實施各實施例之不同特徵的許多不同的實施例或範例。以下特定的元件示例以及組合方法係用以簡化本揭露，該些特定的元件示例以及組合方法僅為範例，而本揭露的範圍並不局限於此。
繪示於圖式中之實施例或範例使用特定語言揭示如下。應瞭解該些實施例及範例並不局限於此。所揭露實施例中之任何更動或修改 以及本文件中所揭露之原則之任何進一步應用係所屬技術領域中具有通常知識者通常可得知。
此外，應瞭解元件之多個程序步驟及/或特徵可能僅被簡短說明。額外的程序步驟及/或特徵可被加入，且下列程序步驟及/或特徵中之特定者可被移除或改變，同時仍可實施申請專利範圍。因此，應瞭解以下說明僅代表範例，而非欲建議其需要一或多個步驟或特徵。
再者，本揭露可重複使用元件符號/文字符號於不同的實施例中。該重複使用之目的在於簡化與明確敘述內容，而不具決定不同實施例中特定元件或組合的關係。
100‧‧‧半導體元件
100a‧‧‧點
100b‧‧‧第一平坦介面
100c‧‧‧第二平坦介面
100d‧‧‧第三平坦介面
100e‧‧‧頂部表面
101‧‧‧晶片
101a‧‧‧表面
101b‧‧‧側壁
102‧‧‧載板
102a‧‧‧表面
103‧‧‧襯墊
103a‧‧‧頂部表面
104‧‧‧塑模
104a‧‧‧頂部表面
104b‧‧‧突出部分
104c‧‧‧有角度界面
104d‧‧‧延伸部分
105‧‧‧聚合物
105a‧‧‧凹陷部分
105b‧‧‧頂部表面
106‧‧‧鈍化層
106a‧‧‧開口
107‧‧‧第二聚合物
107a‧‧‧第二凹陷部分
107c‧‧‧側壁
108‧‧‧導電材料
108a‧‧‧第三凹陷部分
109‧‧‧第三聚合物
109a‧‧‧第四凹陷部分
110‧‧‧凸塊底層冶金屬
111‧‧‧凸塊
112‧‧‧犧牲層
112a‧‧‧表面
113‧‧‧開口
114‧‧‧晶圓
200‧‧‧半導體封裝
【圖式簡單說明】本揭露之特徵可由下列說明書內容以及相應圖示充分表達。然而本揭露所屬技術領域中具有通常知識者應瞭解，如業界的一般做法，本揭露圖式上一些特徵並無按照相對比例繪製。事實上，本揭露圖式上一些特徵之尺寸會任意放大或縮小，以達到清楚的說明效果。
圖1係根據本揭露之一些實施例之半導體元件之示意圖。
圖2係根據本揭露之一些實施例之具有第一聚合物之第一凹陷部分之半導體元件之示意圖。
圖3係根據本揭露之一些實施例之具有塑模之突出部分之半導體元件之示意圖。
圖3A係根據本揭露之一些實施例之塑模之突出部分及延伸部分之放大圖。
圖4係根據本揭露之一些實施例之具有第二聚合物之半導體元件之示意圖。
圖5係根據本揭露之一些實施例之具有第二聚合物之第二凹陷部分之半導體元件之示意圖。
圖6係根據本揭露之一些實施例之具有導電線之半導體元件之示 意圖。
圖7係根據本揭露之一些實施例之具有第三聚合物之半導體元件之示意圖。
圖8係根據本揭露之一些實施例之具有凸塊在凸塊底層冶金屬(UBM)上之半導體元件之示意圖。
圖9係根據本揭露之一些實施例之半導體封裝之示意圖。
圖10係根據本揭露之一些實施例之製造半導體元件之方法之流程圖。
圖10A係根據本揭露之一些實施例之具有晶片、襯墊及第一聚合物之晶圓之示意圖。
圖10B係根據本揭露之一些實施例之具有圖案化之第一聚合物之晶圓之示意圖。
圖10C係根據本揭露之一些實施例之具有犧牲層之晶圓之示意圖。
圖10D係根據本揭露之一些實施例之具有經分割晶片之晶圓之示意圖。
圖10E係根據本揭露之一些實施例之具有晶片在載板上之半導體元件之示意圖。
圖10F係根據本揭露之一些實施例之具有塑模化合物之半導體元件之示意圖。
圖10G係根據本揭露之一些實施例之具有曝露之犧牲層之半導體元件之示意圖。
圖10H係根據本揭露之一些實施例之具有曝露之第一聚合物之半導體元件之示意圖。
圖10I係根據本揭露之一些實施例之具有導電材料、第二聚合物及第三聚合物之半導體元件之示意圖。
圖10J係根據本揭露之一些實施例之具有凸塊之半導體元件之示意圖。
圖1係半導體元件100之實施例。半導體元件100包括設置於載板102上之晶片101。晶片101包括設置於晶片101之表面101a上之襯墊103。聚合物105設置於晶片101上。晶片101及聚合物105被塑模104圍繞。
在一些實施例中，載板102係在後續製造操作中被製造成積體電路(IC)之矽晶圓。在一些實施例中，載板102係包括用於電連接其上之元件之一些電路的電路板。在一些實施例中，電路板係印刷電路板(PCB)。在一些實施例中，載板102係為圓形的形狀。
在一些實施例中，晶片101係包括半導體材料(例如矽)之一小片，且用由微影蝕刻操作所產生之晶片101內之預定的功能電路製造。在一些實施例中，晶片101藉由機械或雷射刀片從矽晶圓分割後被置於載板102上用於後續的製造操作。
在一些實施例中，晶片101藉由黏著劑、膠帶或晶片附著膜(DAF)等附著於載板102的表面102a上。在一些實施例中，晶片101係為四邊形、矩形或正方形的形狀。
在一些實施例中，如圖1中之襯墊103係設置在晶片101的表面101a上的接合墊。在一些實施例中，襯墊103與晶片101外部的電路電連接，使得晶片內部的電路經由襯墊103與晶片101外部的電路電連接。在一些實施例中，襯墊103經組態以用於經由附著於襯墊103上之導電線而與凸塊電耦合，使得晶片101內部的電路經由導電線而自襯墊103至凸塊與晶片101外部的電路電連接。在一些實施例中，凸塊是焊接凸塊、焊球或焊劑等。在一些實施例中，襯墊103包括金、銀、銅、鎳、鎢、鋁、鈀及/或其合金。
在一些實施例中，如圖1中晶片101包括在晶片101的表面101a上的鈍化層106。鈍化層106圍繞襯墊103。在一些實施例中，鈍化層106覆蓋襯墊103的一部分。鈍化層106經組態以為晶片101提供電絕緣和防潮保護，使得晶片與周圍環境隔離。在一些實施例中，鈍化層106係用介電材料形成，例如旋塗式玻璃(SOG)、氧化矽、氮氧化矽、氮化矽或類似物。在一些實施例中，鈍化層106係用氣相沉積或旋塗程序形成。
在如圖1之一些實施例中，鈍化層106包括襯墊103上方的開口106a，其用於曝露襯墊103的一部分，從而經由導電線將襯墊103與晶片101外部的電路電連接。
在如圖1之一些實施例中，聚合物105設置於晶片101上且經圖案化，以提供路徑使該導電線通過。在一些實施方案中，聚合物105設置於鈍化層106及襯墊103上以覆蓋晶片101。在一些實施例中，聚合物105包括聚合物材料，例如環氧樹脂、聚醯亞胺、聚苯噁唑(polybenzoxazole，PBO)、阻焊劑(SR)、ABF薄膜及類似物。
在如圖2之一些實施例中，聚合物105藉由多個操作圖案化以形成凹陷部分105a。在一些實施例中，聚合物105藉由微影蝕刻被圖案化，其中光阻材料設置於聚合物105上以覆蓋聚合物105，且光阻材料經由光罩被部分曝露以蝕刻掉襯墊103上之一些聚合物105，使得聚合物105包括凹陷部分105a。
本揭露中使用「圖案化」或「經圖案化」用語來描述在表面上形成預定圖案的操作。圖案化操作包括各種步驟及流程，且根據實施例的特徵而改變。在一些實施例中，圖案化操作被採用以圖案化現有的薄膜或層。圖案化操作包括在現有的薄膜或層上形成遮罩，並用蝕刻或其它移除程序移除未被遮罩的薄膜或層。遮罩係光阻或硬遮罩。在一些實施例中，圖案化操作被採用以直接在表面上形成經圖案化 層。圖案化操作包括在表面上形成感光薄膜、進行微影蝕刻及培養程序。剩餘的感光薄膜被保留且整合至半導體元件。
在如圖2之一些實施例中，經圖案化的聚合物105包括設置於襯墊上的凹陷部分105a。在一些實施例中，凹陷部分105a設置於鈍化層106的開口106a上。鈍化層106的開口106a係在聚合物105的凹陷部分105a內。在一些實施例中，凹陷部分105a大於開口106a。在一些實施例中，凹陷部分105a及開口106a經組態以用於承接設置於聚合物105上之導電線的一部分。襯墊103經由通過凹陷部分105a及開口106a的導電線而與晶片101外部的電路電連接。
在如圖3之一些實施例中，塑模104圍繞晶片101和聚合物105。塑模104被設置為與晶片101的側壁101b相鄰。在一些實施例中，塑模104包括延伸到與晶片101的邊緣相鄰的聚合物105中的突出部分104b。塑模104的突出部分104b耦接於聚合物105及鈍化層106。突出部分104b立於晶片101的邊緣上。在一些實施例中，突出部分104b呈階梯狀組態。
在如圖3A之一些實施例中，突出部分104b具有從塑模104的頂部表面104a到塑模104與鈍化層106之間的界面的高度Hfirst step。高度Hfirst step大體上與聚合物105的厚度相同。在一些實施例中，高度Hfirst step約1微米至約15微米。在一些實施例中，高度Hfirst step約0.5微米至約20微米。
在一些實施例中，突出部分104b具有長度Lfirst step，長度Lfirst step係在晶片101的側壁101b和點100a之間的最短直線距離，點100a與突出部分104b、聚合物105及鈍化層106相交。在一些實施例中，長度Lfirst step從晶片101的邊緣朝聚合物105延伸。在一些實施例中，長度Lfirst step約5微米至約15微米。在一些實施例中，長度Lfirst step為約1微米至約20微米。
在一些實施例中，塑模104包括在聚合物105與塑模104的突出部分104b之間的有角度界面104c。在一些實施例中，有角度界面104c係傾斜或錐形組態。有角度界面104c與鈍化層106之間呈角度θ。在一些實施例中，角度θ大約30度至大約110度。在一些實施例中，角度θ大約10度至大約130度。在一些實施方案中，當角度θ小於約90度時(如圖3)，聚合物105的一部分覆蓋與晶片101的邊緣相鄰的塑模104的一部分。在一些實施例中，當角度θ大於約90度時，塑模104的一部分覆蓋與晶片101的邊緣相鄰的聚合物105的一部分。
在一些實施例中，塑模104包括與晶片101的邊緣相鄰的延伸部分104d。延伸部分104d從晶片101的邊緣朝鈍化層106延伸。
在如圖3A之一些實施例中，延伸部分104d中具有從晶片101的側壁101b延伸到鈍化層106的長度Lsecond step。在一些實施例中，延伸部分104d的長度Lsecond step約2微米至約6微米。在一些實施例中，長度Lsecond step約1微米至約10微米。在一些實施例中，延伸部分104d呈階梯狀組態。
在一些實施例中，塑模104包括塑模化合物。塑模化合物可以是單層膜或複合堆疊。塑模化合物包括各種材料，例如環氧樹脂、酚醛硬化劑、二氧化矽、催化劑、顏料、脫模劑及類似物中的一或多者。每個用於形成塑模化合物的材料具有高導熱性、低吸濕率、在基板安裝溫度中的高彎曲強度或其組合。
在如圖3之一些實施例中，塑模104之頂部表面104a與聚合物105之頂部表面105b大體上在相同高度。塑模104之頂部表面104a與聚合物105之頂部表面105b共同組態為第一平坦介面100b以用於承接半導體元件100之其他元件或材料，例如聚合材料、介電材料、導電材料或類似物。在一些實施例中，第一平坦介面100b是水平平坦的表面，而沒有任何步階、交錯或傾斜。第一平坦介面100b沿水平平面從半導 體元件的一側延伸到半導體元件100的另一相對側。
如圖3所示，設置於晶片101上的聚合物105彌補晶片101與塑模104之間的步階，使得第一平坦介面100b組態於半導體元件100的頂部以用於隨後設置其他元件或材料於其上。這種藉由設置聚合物105於晶片101與塑模104之間的步階的平坦介面組態改善半導體元件100的頂部的平滑度，因而避免元件或材料之分層。
圖4是半導體元件100的實施例。半導體元件100包括晶片101、襯墊103、第一聚合物105、塑模104及第二聚合物107。襯墊103設置於晶片101上且經由附著於襯墊103上之導電材料與凸塊電耦合。第一聚合物105設置於晶片101上且經圖案化以提供路徑使導電材料通過。塑模104圍繞晶片101及第一聚合物105。第二聚合物107設置於第一聚合物105及塑模104上。晶片101、襯墊103、第一聚合物105及塑模104的組態係參考圖1、2及3。
在一些實施例中，第一聚合物105包括襯墊103上方的第一凹陷部分105a。第一凹陷部分105a經組態以用於使導電線通過，以便電連接襯墊103與晶片101外部的電路。
在一些實施例中，第二聚合物107沿著第一平坦介面100b設置於第一聚合物105及塑模104上以覆蓋晶片101。第二聚合物107沿第一平坦介面100b水平地從半導體元件的一側延伸到半導體元件100的另一相對側，而沒有任何步階、交錯或傾斜(如圖4)。
在一些實施例中，第二聚合物107經組態具有與第一平坦介面100b大體上平行的第二平坦介面100c。第二平坦界面100c經組態以用於承接半導體元件100之其他元件或材料，例如聚合材料、介電材料、導電材料或類似物。在一些實施例中，第二平坦介面100c是沒有任何步階、交錯或傾斜的水平平坦的表面。
在一些實施例中，一些第二聚合物107設置於相鄰於襯墊103的 第一凹陷部分105a內。在第一凹陷部分105a及開口106a中的一些第二聚合物107被第一聚合物105及鈍化層106圍繞。在一些實施例中，第二聚合物107包括聚合物材料，例如環氧樹脂、聚醯亞胺、聚苯噁唑(polybenzoxazole，PBO)、阻焊劑(SR)、ABF薄膜及類似物。
在一些實施例中，第一聚合物105包括與第二聚合物107不同的材料。在一些實施例中，第二聚合物107具有較第一聚合物105低的固化溫度。易言之，第一聚合物105相較於第二聚合物107能在更高的溫度下維持。
在如圖5之一些實施例中，第二聚合物107包括第二凹陷部分107a。在一些實施例中，第二凹陷部分107a經組態以用於承接導電材料(例如導電線)，以便經由第二凹陷部分107a將襯墊103與晶片101外部的電路電連接。
在一些實施例中，第二聚合物107由多個操作而圖案化以在相鄰於襯墊103的第一凹陷部分105a內形成第二凹陷部分107a。在一些實施例中，第二聚合物107藉由微影蝕刻被圖案化，其中光阻材料設置於第二聚合物107上以覆蓋一些第二聚合物107，且光阻材料經由光罩被部分曝露以蝕刻掉未被光阻材料覆蓋的一些第二聚合物107，使得第二聚合物107包括第二凹陷部分107a。
在一些實施例中，第一聚合物105的第一凹陷部分105a大於第二聚合物107的第二凹陷部分107a，使得第二凹陷部分107a在第一凹陷部分105a內。第二凹陷部分107a的側壁107c覆蓋第一凹陷部分105a。在一些實施例中，第一聚合物105的第一凹陷部分105a具有大約20微米至大約60微米的寬度Wfirst。在一些實施例中，第一聚合物105的第一凹陷部分105a具有大約10微米至80微米的寬度Wfirst。在一些實施例中，第二聚合物107的第二凹陷部分107a具有大約10微米至20微米的寬度Wsecond。在一些實施例中，第二聚合物107的第二凹陷部分107a 具有大約5微米至30微米的寬度Wsecond。
在一些實施例中，第一聚合物的第一凹陷部分105a及第二聚合物107的第二凹陷部分107a是錐形的組態。第一凹陷部分105a及第二凹陷部分107a朝襯墊103呈錐形。第一凹陷部分105a從頂部表面105b朝襯墊103的頂部表面103a變窄。第二凹陷部分107a從頂部表面107b朝襯墊103的頂部表面103a變窄。
在如圖6之一些實施例中，導電材料108設置於第二聚合物107上。導電材料108設置於第二聚合物107的第二凹陷部分107a內及頂部表面107b上。導電材料108與襯墊103耦接，使得襯墊103可以經由導電材料108與晶片101外部的電路電連接。
在一些實施例中，導電材料108沿第二平坦介面100c設置於第二聚合物107上，而沒有任何步階、交錯或傾斜(如圖6)。在一些實施例中，在第一聚合物105、塑模104及第二聚合物107之間的第一平坦介面100b大體上平行於在第二聚合物107及導電材料108之間的第二平坦介面100c。
在一些實施例中，導電材料108經組態以具有大體上平行於第一平坦介面100b及第二平坦介面100c的第三平坦介面100d。第三平坦介面100d經組態以用於承接半導體元件100之其他元件或材料，例如聚合材料、介電材料、導電材料或類似物。在一些實施例中，第三平坦介面100d是沒有任何步階、交錯或傾斜的水平平坦的表面。在一些實施例中，導電材料108包括設置於第一凹陷部分105a及第二凹陷部分107a內的第三凹陷部分108a。
在一些實施例中，導電材料108是重分佈層(RDL)108。RDL 108是到襯墊103與晶片101外部的電路及/或在襯墊103與晶片101外部的電路之間的電連接。RDL 108重新路由從襯墊103到晶片101外部的電路的電路路徑。在一些實施例中，導電材料108經圖案化以作為電 感器。在一些實施例中，導電材料108包括導電材料，例如金、銀、銅、鎳、鎢、鋁及/或其合金。
在如圖7之一些實施例中，第三聚合物109設置於導電材料108及第二聚合物107上。第三聚合物109沿第二平坦介面100c及第三平坦介面100d水平地從半導體元件100的一側延伸到半導體元件100的另一相對側。
在一些實施例中，第三聚合物109經組態以具有大體上平行於第三平坦介面100d的頂部表面100e。在一些實施例中，第三聚合物109包括用於承接導電材料(例如銅等)的第四凹陷部分109a。在一些實施例中，第三聚合物109包括聚合物材料，例如環氧樹脂、聚醯亞胺、聚苯噁唑(polybenzoxazole，PBO)、阻焊劑(SR)、ABF薄膜及類似物。
在一些實施例中，凸塊底層冶金屬(UBM)110設置於導電材料108上(如圖8)。在一些實施例中，UBM 110設置於第三聚合物109及導電材料108上。UBM 110設置於第四凹陷部分109a(參照圖7)內及第三聚合物109的頂部表面100e上。UBM 110是可焊接的表面，該表面被曝露以用於承接凸塊111且經由導電材料108及凸塊111將襯墊103與晶片101外部的電路電連接。在一些實施例中，凸塊111是焊接凸塊、焊球或焊劑等。在一些實施例中，在導電材料108與UBM 110之間的第三平坦介面100d大體上平行於第一平坦介面100b及第二平坦介面100c。
在一些實施例中，UBM 110具有大體上平行於第三平坦介面100d且水平設置於導電材料108上的平坦部分110b(如圖8)。在一些實施例中，UBM 110包括經組態以用於承接並附著凸塊111於其上的第五凹陷部分110a。在一些實施例中，凸塊111在熱處理操作(例如回焊)後附著於UBM 110上。
圖9是半導體封裝200的一個實施例。半導體封裝包括晶片101，晶片101包括設置在晶片101頂部且與晶片101中的互連結構耦接的襯墊103、在晶片101上方包括凹陷部分105a的聚合物105、圍繞晶片101及聚合物105的塑模104、及在晶片101外部的導電線108，導電線108包括在襯墊103上的凹陷部分108a及在聚合物105上方的平坦部分108b。導電線108的凹陷部分108a通過聚合物105並與襯墊103直接接觸。平坦部分108b在一端與導電線108的凹陷部分108a連接，並經路由以與位於UBM 110上方的平面處的凸塊111電耦接，且在聚合物105上方。
在本揭露中亦揭露製造半導體元件的方法。在一些實施例中，半導體元件由方法200形成。方法200包括多個操作，而相關說明及例示並不能視為對該等操作的順序的限制。
圖10係製造半導體元件的方法200的實施例。方法200包括多個操作(201、202、203、204、205、206、207、208、209、210、211、212、213、214、215、216)。
在操作201中，提供晶圓114(如圖10A)。在一些實施例中，晶圓114由半導體材料如矽製成。在操作202中，襯墊103形成在晶圓114上(如圖10A)。在一些實施例中，襯墊103設置在晶圓114的表面上。
在操作203中，第一聚合物105設置在晶圓114上(如圖10A)。在一些實施例中，第一聚合物105設置在襯墊103上以覆蓋晶圓114的表面。
在操作204中，用襯墊103上方的開口113圖案化第一聚合物105(如圖10B)。第一聚合物105經圖案化以提供路徑供導電材料或導電線通過。在一些實施例中，第一聚合物105藉由微影蝕刻被圖案化，以形成開口113。光阻材料設置在聚合物105上以覆蓋第一聚合物 105，然後光阻材料經由光罩被部分曝露以蝕刻掉與襯墊103相鄰之聚合物105，使得開口113形成於襯墊103上方。
在操作205中，犧牲層112設置在經圖案化的第一聚合物105上方(如圖10C)。在一些實施例中，犧牲層112設置在經圖案化的第一聚合物105上以覆蓋第一聚合物105及開口113。在一些實施例中，犧牲層112包括聚合物材料，例如環氧樹脂、聚醯亞胺、聚苯噁唑(polybenzoxazole，PBO)、阻焊劑(SR)、ABF薄膜及類似物。
在操作206中，晶圓114被分割成數個個別的晶片101(如圖10D)。在一些實施例中，晶圓114藉由機械或雷射刀片分割。在操作207中，從晶圓114分割出的晶片101放置在載板102上(如圖10E)。晶片101設置在載板102的表面102a上。
在操作208中，塑模104設置在載板102上以圍繞該晶片101(如圖10F)。塑模104囊封晶片101。塑模104設置在載板102的表面102a、犧牲層112的表面112a及晶片101的側壁101b上。塑模104覆蓋晶片101以保護晶片101不受損，並將晶片101與周圍環境隔離。在一些實施例中，塑模104由塑模化合物或塑料材料製成。在一些實施例中，塑模化合物填充晶片101的周圍，然後藉由熱處理固化，從而固化塑模化合物而成為囊封晶片101的塑模104。
在操作209中，塑模104的頂部部分被移除，從而曝露犧牲層112(如圖10G)。在一些實施例中，塑模104的頂部部分藉由如蝕刻或研磨的操作而移除。塑模104的頂部部分沿垂直方向從塑模104的頂部朝晶片101移除，直到到達犧牲層112，以便曝露犧牲層112的頂部表面112a。在一些實施例中，塑模104被研磨直到犧牲層112的頂部表面112a被曝露且與塑模104之頂部表面104a大體上在相同高度。在一些實施例中，犧牲層112經組態以保護第一聚合物105在研磨期間不受損。
在操作210中，犧牲層112被移除，從而曝露襯墊103及第一聚合物105(如圖10H)。在一些實施例中，犧牲層112藉由蝕刻操作而被移除。第一聚合物105的頂部表面105b被曝露，且襯墊103經由開口113被曝露。在一些實施例中，犧牲層112被蝕刻掉，且塑模104的頂部部分朝晶片101被進一步研磨。在一些實施例中，塑模104被研磨直到塑模104的頂部表面104a與第一聚合物105的頂部表面105b大體上在相同高度。
在操作211中，第二聚合物107設置在第一聚合物105上(如圖10I)。在一些實施例中，第二聚合物107設置在晶片101上方，且在第一聚合物105的頂部表面105b及塑模104的頂部表面104a上。
在操作212中，用襯墊103上方的開口113圖案化第二聚合物107(如圖10I)。在一些實施例中，相鄰於襯墊103上方的開口113的第二聚合物107藉由蝕刻操作而被移除，以用襯墊103上方的開口113圖案化第二聚合物107。襯墊103經由從第一聚合物105到第二聚合物107的開口113而被曝露。
在操作213中，導電材料108設置在開口113內的襯墊103上以形成UBM 110(如圖10I)。在一些實施例中，導電材料108填充開口113、設置在襯墊103的頂部表面103a及第二聚合物107上、且沿第二聚合物107的頂部表面107b的一部分延伸而形成UBM 110。在一些實施例中，導電材料108為經由開口113電連接襯墊103及UBM 110的導電線。在一些實施例中，導電材料108是重新路由從襯墊103到晶片101外部的電路的電路路徑的重分佈層(RDL)。在一些實施例中，UBM 110包括經組態以用於承接UBM 110的平坦部分110b上的凸塊。UBM 110的平坦部分110b被曝露以用於承接凸塊。
在操作214中，第三聚合物109設置在導電材料108及第二聚合物107上(如圖10I)。第三聚合物109覆蓋第二聚合物107及導電材料 108。在操作215中，用UBM 110上方的開口113圖案化第三聚合物109(如圖10I)。在一些實施例中，相鄰於UBM 110的第三聚合物109藉由蝕刻操作而被移除，以用UBM 110上方的開口113圖案化第三聚合物109，從而使UBM 110被暴露以用於承接收凸塊。
在操作216中，凸塊111設置在UBM 110上(如圖10J)。凸塊111附著在UBM 110的平坦部分110b上，使得襯墊103經由從晶片101到外部電路的導電材料108而與凸塊111電連接。在一些實施例中，凸塊111經組態以接合到印刷電路板(PCB)內的外部電路的接合墊上，使得半導體元件100接合到PCB上，從而使晶片的電路與PCB的外部電路電連接。
在一些實施例中，半導體元件包括：晶片；襯墊，其設置於晶片上且經組態以經由附著於襯墊上之導電線與凸塊電耦合；聚合物，其設置於晶片上且經圖案化以提供路徑供導電線通過；及塑模，其圍繞晶片及聚合物。塑模之頂部表面與聚合物之頂部表面大體上在相同高度。在一些實施例中，塑模包括突出部分，突出部分與晶片之一邊緣相鄰且設置於聚合物與晶片之間。在一些實施例中，塑模之突出部分具有與聚合物之厚度大體上相同之高度。在一些實施例中，塑模之突出部分之高度係大約1微米至大約15微米。在一些實施例中，自晶片之邊緣延伸至聚合物之塑模之突出部分之長度係大約5微米至大約15微米。在一些實施例中，聚合物與塑模之突出部分之間的有角度介面係大約30度至大約110度之角度。在一些實施例中，半導體元件進一步包括在晶片及襯墊上之鈍化層。在一些實施例中，塑模包括延伸部分，延伸部分與晶片之邊緣相鄰且設置於鈍化層與晶片之間。在一些實施例中，自晶片之邊緣延伸至鈍化層之塑模之延伸部分係大約2微米至大約6微米。
在一些實施例中，半導體元件包括：晶片；襯墊，其設置於晶 片上且經由附接於襯墊上之導電材料與凸塊電耦合；第一聚合物，其設置於晶片上且以襯墊上之開口圖案化，以供導電材料通過；塑模，其圍繞晶片及第一聚合物；第二聚合物，其設置於導電材料、第一聚合物及塑模之間。第一聚合物包括在襯墊上之第一凹陷部分，及第二聚合物包括在襯墊上之第二凹陷部分，第一凹陷部分圍繞第二凹陷部分。在一些實施例中，第一聚合物之第一凹陷部分大於第二聚合物之第二凹陷部分。在一些實施例中，第一聚合物之第一凹陷部分具有大約20微米至大約60微米之寬度。在一些實施例中，第二聚合物之第二凹陷部分具有大約10微米至大約20微米之寬度。在一些實施例中，第一聚合物之第一凹陷部分或第二聚合物之第二凹陷部分係錐形組態。在一些實施例中，在第一聚合物、塑模及第二聚合物之間的第一平坦介面大體上與在第二聚合物及導電材料之間的第二平坦介面平行。在一些實施例中，半導體元件進一步包括設置於導電材料上之凸塊底層冶金屬(UBM)。在一些實施例中，導電材料及UBM之間的第三平坦介面大體上與第一平坦介面及第二平坦介面平行。
在一些實施例中，製造半導體元件之方法包括：提供晶片；在晶片上形成襯墊；在晶片上設置第一聚合物；以襯墊上之開口圖案化第一聚合物；在經圖案化的第一聚合物上設置犧牲層；設置圍繞晶片之塑模；移除塑模之一部分，藉此曝露犧牲層；移除犧牲層，藉此曝露襯墊及第一聚合物；在第一聚合物上設置第二聚合物；以襯墊上之開口圖案化第二聚合物；及在開口內之襯墊上設置導電材料。在一些實施例中，圖案化第一聚合物係由微影蝕刻操作所執行。在一些實施例中，移除犧牲層係由蝕刻操作所執行。
本發明的方法及功能已在上述範例及說明中被充分描述。應瞭解任何不脫離本發明精神的修改或變化皆被包括於本發明的保護範圍內。
此外，本發明的範圍並非限於說明書中所描述的程序、機器、製程、物質成分、手段、方法及步驟的特定實施例。經由本揭露內容，本發明所屬技術領域中具有通常知識者可輕易瞭解：與本揭露所描述的相應實施例執行實質上相同功能或達成實質上相同結果的現存或日後將被發現的程序、機器、製程、物質成分、手段、方法或步驟皆可根據本揭露內容而被實現。
因此，所附申請專利範圍旨在其範圍內包括此種程序、機器、製程、物質成分、手段、方法或步驟。此外，每項申請專利範圍構成單獨的實施例，且各種申請專利範圍及實施例的組合皆在本發明的範圍之內。
100‧‧‧半導體元件
100b‧‧‧第一平坦介面
101‧‧‧晶片
101b‧‧‧側壁
102‧‧‧載板
102a‧‧‧表面
103‧‧‧襯墊
104‧‧‧塑模
104a‧‧‧頂部表面
104b‧‧‧突出部分
104d‧‧‧延伸部分
105‧‧‧聚合物
105a‧‧‧凹陷部分
105b‧‧‧頂部表面
106‧‧‧鈍化層
106a‧‧‧開口

Claims (10)

  1. 一種半導體元件，其包含：一晶片；一襯墊，其設置於該晶片上且經組態以經由附著於該襯墊上之一導電線與一凸塊電耦合；一聚合物，其設置於該晶片上且經圖案化，以提供一路徑供該導電線通過；及一塑模，其圍繞該晶片及該聚合物，其中該塑模之一頂部表面與該聚合物之一頂部表面大體上在一相同高度。
  2. 如請求項1之半導體元件，其中該塑模包括一突出部分，該突出部分與該晶片之一邊緣相鄰且設置於該聚合物與該晶片之間。
  3. 如請求項2之半導體元件，其中該塑模之該突出部分具有與該聚合物之一厚度大體上相同之一高度，或其中自該晶片之該邊緣延伸至該聚合物之該塑模之該突出部分之一長度係大約5微米至大約15微米。
  4. 如請求項2之半導體元件，其中該聚合物與該塑模之該突出部分之間的一有角度介面係大約30度至大約110度之一角度。
  5. 如請求項1之半導體元件，其中該塑模包括一延伸部分，該延伸部分與該晶片之一邊緣相鄰且設置於該鈍化層與該晶片之間，或其中自該晶片之該邊緣延伸至該鈍化層之該塑模之該延伸部分係大約2微米至大約6微米。
  6. 一種半導體元件，其包含：一晶片；一襯墊，其設置於該晶片上且經由附接於該襯墊上之一導電 材料與一凸塊電耦合；一第一聚合物，其設置於該晶片上且以該襯墊上之一開口圖案化，以供該導電材料通過；一塑模，其圍繞該晶片及該第一聚合物；一第二聚合物，其設置於該導電材料、該第一聚合物及該塑模之間；其中該第一聚合物包括在該襯墊上之一第一凹陷部分，及該第二聚合物包括在該襯墊上之一第二凹陷部分，該第一凹陷部分圍繞該第二凹陷部分。
  7. 如請求項6之半導體元件，其中該第一聚合物之該第一凹陷部分大於該第二聚合物之該第二凹陷部分。
  8. 如請求項6之半導體元件，其中在該第一聚合物、該塑模及該第二聚合物之間的一第一平坦介面大體上與在該第二聚合物及該導電材料之間的一第二平坦介面平行，或其中在該導電材料及設置於該導電材料上之一凸塊底層冶金屬(UBM)之間的一第三平坦介面大體上與該第一平坦介面及該第二平坦介面平行。
  9. 一種製造一半導體元件之方法，其包含：提供一晶片；在該晶片上形成一襯墊；在該晶片上設置一第一聚合物；以該襯墊上之一開口圖案化該第一聚合物；在該經圖案化的第一聚合物上設置一犧牲層；設置圍繞該晶片之一塑模；移除該塑模之一部分，藉此曝露該犧牲層；移除該犧牲層，藉此曝露該襯墊及該第一聚合物；在該第一聚合物上設置一第二聚合物； 以該襯墊上之該開口圖案化該第二聚合物；及在該開口內之該襯墊上設置一導電材料。
  10. 如請求項9之方法，其中該移除該犧牲層係由蝕刻操作所執行。
TW103116347A 2013-10-18 2014-05-08 半導體元件及其製造方法 TWI538068B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US14/057,539 US9466581B2 (en) 2013-10-18 2013-10-18 Semiconductor package device and manufacturing method thereof

Publications (2)

Publication Number Publication Date
TW201517183A true TW201517183A (zh) 2015-05-01
TWI538068B TWI538068B (zh) 2016-06-11

Family

ID=52825482

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103116347A TWI538068B (zh) 2013-10-18 2014-05-08 半導體元件及其製造方法

Country Status (4)

Country Link
US (3) US9466581B2 (zh)
KR (1) KR101615821B1 (zh)
CN (1) CN104576584B (zh)
TW (1) TWI538068B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI594382B (zh) * 2016-11-07 2017-08-01 矽品精密工業股份有限公司 電子封裝件及其製法
US9748200B1 (en) 2016-02-05 2017-08-29 Powertech Technology Inc. Manufacturing method of wafer level package structure
TWI659478B (zh) * 2016-09-16 2019-05-11 台灣積體電路製造股份有限公司 具有相反輪廓銅柱的整合扇出結構及其形成方法

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9666550B2 (en) * 2014-12-16 2017-05-30 Tongfu Microelectronics Co., Ltd. Method and structure for wafer-level packaging
DE102015107742A1 (de) * 2015-05-18 2016-11-24 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Bauteils und optoelektronisches Bauteil
US9691743B2 (en) 2015-09-21 2017-06-27 Nxp Usa, Inc. Localized redistribution layer structure for embedded component package and method
DE102015218842A1 (de) * 2015-09-30 2017-03-30 Siemens Aktiengesellschaft Verfahren zur Kontaktierung einer Kontaktfläche eines Halbleiterbauteils und Elektronikmodul
US9953911B2 (en) * 2016-07-01 2018-04-24 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out package structure and method
KR101926713B1 (ko) 2016-07-18 2018-12-07 엘비세미콘 주식회사 반도체 패키지 및 그 제조방법
US9799615B1 (en) * 2016-07-20 2017-10-24 Taiwan Semiconductor Manufacturing Co., Ltd. Package structures having height-adjusted molding members and methods of forming the same
US10636757B2 (en) * 2017-08-29 2020-04-28 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit component package and method of fabricating the same
US10957672B2 (en) * 2017-11-13 2021-03-23 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and method of manufacturing the same
KR20190083054A (ko) * 2018-01-03 2019-07-11 삼성전자주식회사 반도체 패키지
US11031289B2 (en) 2018-10-31 2021-06-08 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and methods of forming the same
US10522488B1 (en) * 2018-10-31 2019-12-31 Taiwan Semiconductor Manufacturing Company, Ltd. Patterning polymer layer to reduce stress
US11600590B2 (en) * 2019-03-22 2023-03-07 Advanced Semiconductor Engineering, Inc. Semiconductor device and semiconductor package

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6326701B1 (en) * 1999-02-24 2001-12-04 Sanyo Electric Co., Ltd. Chip size package and manufacturing method thereof
JP4489411B2 (ja) * 2003-01-23 2010-06-23 新光電気工業株式会社 電子部品実装構造の製造方法
JP3953027B2 (ja) * 2003-12-12 2007-08-01 ソニー株式会社 半導体装置およびその製造方法
KR100688560B1 (ko) * 2005-07-22 2007-03-02 삼성전자주식회사 웨이퍼 레벨 칩 스케일 패키지 및 그 제조 방법
US7923345B2 (en) 2005-12-22 2011-04-12 Nxp B.V. Methods relating to trench-based support structures for semiconductor devices
US7425464B2 (en) * 2006-03-10 2008-09-16 Freescale Semiconductor, Inc. Semiconductor device packaging
US8759964B2 (en) 2007-07-17 2014-06-24 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer level package structure and fabrication methods
US8343809B2 (en) * 2010-03-15 2013-01-01 Stats Chippac, Ltd. Semiconductor device and method of forming repassivation layer with reduced opening to contact pad of semiconductor die
US8409926B2 (en) 2010-03-09 2013-04-02 Stats Chippac, Ltd. Semiconductor device and method of forming insulating layer around semiconductor die
US9048233B2 (en) 2010-05-26 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Package systems having interposers
US8361842B2 (en) * 2010-07-30 2013-01-29 Taiwan Semiconductor Manufacturing Company, Ltd. Embedded wafer-level bonding approaches
US8884431B2 (en) 2011-09-09 2014-11-11 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging methods and structures for semiconductor devices
US9064879B2 (en) 2010-10-14 2015-06-23 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging methods and structures using a die attach film
KR101718011B1 (ko) * 2010-11-01 2017-03-21 삼성전자주식회사 반도체 패키지 및 그 제조방법
SG181248A1 (en) * 2010-11-15 2012-06-28 United Test & Assembly Ct Lt Semiconductor packages and methods of packaging semiconductor devices
US8797057B2 (en) 2011-02-11 2014-08-05 Taiwan Semiconductor Manufacturing Company, Ltd. Testing of semiconductor chips with microbumps
US8829676B2 (en) 2011-06-28 2014-09-09 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure for wafer level package
US9117682B2 (en) 2011-10-11 2015-08-25 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of packaging semiconductor devices and structures thereof
US9099396B2 (en) * 2011-11-08 2015-08-04 Taiwan Semiconductor Manufacturing Company, Ltd. Post-passivation interconnect structure and method of forming the same
US9000584B2 (en) 2011-12-28 2015-04-07 Taiwan Semiconductor Manufacturing Company, Ltd. Packaged semiconductor device with a molding compound and a method of forming the same
US8680647B2 (en) 2011-12-29 2014-03-25 Taiwan Semiconductor Manufacturing Company, Ltd. Packages with passive devices and methods of forming the same
US9111949B2 (en) 2012-04-09 2015-08-18 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus of wafer level package for heterogeneous integration technology
US20130307153A1 (en) 2012-05-18 2013-11-21 International Business Machines Corporation Interconnect with titanium-oxide diffusion barrier
US8703542B2 (en) 2012-05-18 2014-04-22 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer-level packaging mechanisms
US9991190B2 (en) 2012-05-18 2018-06-05 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging with interposer frame
US8809996B2 (en) 2012-06-29 2014-08-19 Taiwan Semiconductor Manufacturing Company, Ltd. Package with passive devices and method of forming the same
US8785299B2 (en) 2012-11-30 2014-07-22 Taiwan Semiconductor Manufacturing Company, Ltd. Package with a fan-out structure and method of forming the same
US8803306B1 (en) 2013-01-18 2014-08-12 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out package structure and methods for forming the same
US8778738B1 (en) 2013-02-19 2014-07-15 Taiwan Semiconductor Manufacturing Company, Ltd. Packaged semiconductor devices and packaging devices and methods
US9263511B2 (en) 2013-02-11 2016-02-16 Taiwan Semiconductor Manufacturing Co., Ltd. Package with metal-insulator-metal capacitor and method of manufacturing the same
US9048222B2 (en) 2013-03-06 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating interconnect structure for package-on-package devices
US8877554B2 (en) 2013-03-15 2014-11-04 Taiwan Semiconductor Manufacturing Company, Ltd. Packaged semiconductor devices, methods of packaging semiconductor devices, and PoP devices
US9368460B2 (en) * 2013-03-15 2016-06-14 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out interconnect structure and method for forming same
US9281254B2 (en) 2014-02-13 2016-03-08 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of forming integrated circuit package
US9496189B2 (en) 2014-06-13 2016-11-15 Taiwan Semiconductor Manufacturing Company, Ltd. Stacked semiconductor devices and methods of forming same

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9748200B1 (en) 2016-02-05 2017-08-29 Powertech Technology Inc. Manufacturing method of wafer level package structure
TWI659478B (zh) * 2016-09-16 2019-05-11 台灣積體電路製造股份有限公司 具有相反輪廓銅柱的整合扇出結構及其形成方法
US10290530B2 (en) 2016-09-16 2019-05-14 Taiwan Semiconductor Manufacturing Company, Ltd. Info structure with copper pillar having reversed profile
US10950478B2 (en) 2016-09-16 2021-03-16 Taiwan Semiconductor Manufacturing Company, Ltd. Info structure with copper pillar having reversed profile
US11984342B2 (en) 2016-09-16 2024-05-14 Taiwan Semiconductor Manufacturing Company, Ltd. Info structure with copper pillar having reversed profile
TWI594382B (zh) * 2016-11-07 2017-08-01 矽品精密工業股份有限公司 電子封裝件及其製法

Also Published As

Publication number Publication date
KR20150045375A (ko) 2015-04-28
US10522439B2 (en) 2019-12-31
US20150108634A1 (en) 2015-04-23
US9978657B2 (en) 2018-05-22
TWI538068B (zh) 2016-06-11
CN104576584A (zh) 2015-04-29
US20170011981A1 (en) 2017-01-12
US9466581B2 (en) 2016-10-11
KR101615821B1 (ko) 2016-04-26
US20180269124A1 (en) 2018-09-20
CN104576584B (zh) 2017-08-22

Similar Documents

Publication Publication Date Title
TWI538068B (zh) 半導體元件及其製造方法
US10700025B2 (en) Fan-out interconnect structure and method for forming same
US11164829B2 (en) Method of forming contact holes in a fan out package
TWI392066B (zh) 封裝結構及其製法
US9935072B2 (en) Semiconductor package and method for manufacturing the same
TWI517274B (zh) 晶圓級半導體封裝件之製法及其晶圓級封裝基板之製法
US20200083201A1 (en) Semiconductor package and method of fabricating the same
TW201220450A (en) Wafer level semiconductor package and manufacturing methods thereof
KR20170070779A (ko) 웨이퍼 레벨 패키지 및 제조 방법
KR101712271B1 (ko) 반도체 소자 및 그 제조 방법
TWI616958B (zh) 具有空腔之聚合物系半導體結構
US11923318B2 (en) Method of manufacturing semiconductor package
EP2064740A1 (en) Semiconductor device and manufacturing method thereof
US20200035629A1 (en) Packaged semiconductor device and method for preparing the same
US8828802B1 (en) Wafer level chip scale package and method of fabricating wafer level chip scale package
KR102311442B1 (ko) 반도체 패키징을 위한 리소그래피 공정 및 결과 구조
TWI630665B (zh) 製作晶片封裝結構之方法
US20140015125A1 (en) Semiconductor package and method of fabricating the same
TWI623987B (zh) 形成微通孔部份地穿過在凸塊互連傳導層上之絕緣材料以用於應力緩和之半導體裝置和方法
JP2008288481A (ja) 半導体装置およびその製造方法
TWI472272B (zh) 以感光材料形成介電層半導體結構及其製造方法
US11121077B2 (en) Semiconductor device and method of manufacturing a semiconductor device
US11984378B2 (en) Semiconductor package structure and method for forming the same
KR100969444B1 (ko) 패터닝된 수지봉합부를 갖는 웨이퍼 레벨 칩 스케일 패키지및 그 제조방법
JP2010192577A (ja) 半導体装置の製造方法