TW201513265A - 淺溝槽隔離結構及其製造方法 - Google Patents

Abstract

提供一種淺溝槽隔離結構及其製造方法。製造方法包括下列步驟：提供半導體基材，其中半導體基材包括第一多晶矽層與蝕刻停止層，第一多晶矽層具有第一導電型，蝕刻停止層位於第一多晶矽層之上；蝕刻半導體基材以形成淺溝槽；形成填充氧化層於淺溝槽中，全部之填充氧化層係低於蝕刻停止層；形成第二多晶矽層覆蓋淺溝槽、填充氧化層及蝕刻停止層，第二多晶矽層具有第一導電型；以及，移除蝕刻停止層及第二多晶矽層位於蝕刻停止層上之部份，以暴露第一多晶矽層，使第一多晶矽層與第二多晶矽層的上部邊緣構成平坦表面。

Description

淺溝槽隔離結構及其製造方法

本發明是有關於一種淺溝槽隔離結構及其製造方法，且特別是有關於一種用於半導體裝置周邊區域(periphery area)之淺溝槽隔離結構及其製造方法。

淺溝槽隔離(Shallow Trench Isolation, STI)是一種常用於半導體製程中的隔離技術，可以防止相鄰半導體元件之間的漏電流(leakage current)產生，還具有增加元件積集度(package density)、減少通道寬度侵蝕(channel width encroachment)等優點。

然而，一般的STI製程之上部邊緣(upper edge)容易產生不平整，若要在其上繼續形成例如是周邊電路(periphery circuit)的電路結構時，STI上部邊緣的不平整會對周邊電路的微影蝕刻製程造成很大影響。

本發明係有關於一種淺溝槽隔離結構及其製造方法，其平整度低易於進行其他製程。

根據本發明之一方面，提出一種淺溝槽隔離結構的製造方法，包括下列步驟：提供半導體基材，其中半導體基材包括第一多晶矽層與蝕刻停止層，第一多晶矽層具有第一導電型，蝕刻停止層位於第一多晶矽層之上；蝕刻半導體基材以形成淺溝槽；形成填充氧化層於淺溝槽中，全部之填充氧化層係低於蝕刻停止層；形成第二多晶矽層覆蓋淺溝槽、填充氧化層及蝕刻停止層，第二多晶矽層具有第一導電型；以及，移除蝕刻停止層及第二多晶矽層位於蝕刻停止層上之部份，以暴露第一多晶矽層，使第一多晶矽層與第二多晶矽層的上部邊緣構成平坦表面。

根據本發明之另一方面，提出一種淺溝槽隔離結構，包括基底、閘極氧化層、第一多晶矽層、淺溝槽、填充氧化層及第二多晶矽層。閘極氧化層位於基底上。第一多晶矽層位於閘極氧化層上且具有第一導電型。淺溝槽貫穿多晶矽層及閘極氧化層。填充氧化層位於淺溝槽內。第二多晶矽層位於淺溝槽內及填充氧化層之上，第二多晶矽層具有第一導電型，第一多晶矽層與第二多晶矽層的上部邊緣構成平坦表面。第一多晶矽層僅在側壁與第二多晶矽層接觸，第一多晶矽層與第二多晶矽層的交界處形成晶界。

為了對本發明之上述及其他方面有更佳的瞭解，下文特舉實施例，並配合所附圖式，作詳細說明如下：

10‧‧‧淺溝槽隔離結構
100‧‧‧基底
200‧‧‧閘極氧化層
300‧‧‧第一多晶矽層
400‧‧‧蝕刻停止層
500‧‧‧淺溝槽
600‧‧‧介電材料
600’‧‧‧填充氧化層
700‧‧‧多晶矽材料
700’‧‧‧第二多晶矽層
800‧‧‧晶界
900‧‧‧表面

第1圖繪示依據本發明一實施例之淺溝槽隔離結構的示意圖。

第2A圖至第2D圖繪示依據本發明一實施例之淺溝槽隔離結構的製造方法。

請參照第1圖，其繪示依據本發明一實施例之淺溝槽隔離結構(Shallow trench isolation structure)。淺溝槽隔離結構10可應用於半導體裝置之陣列區域(array area)或周邊區域(periphery area)，包括基底100、閘極氧化層200、第一多晶矽層300、淺溝槽500、填充氧化層600’及第二多晶矽層700’。基底100、閘極氧化層200及第一多晶矽層300依序排列，為半導體裝置之基材，其中閘極氧化層200可作為CMOS元件的閘極。淺溝槽500貫穿第一多晶矽層300及閘極氧化層200，並停止於基底100。填充氧化層600’形成於淺溝槽500之內，用以隔離相鄰的半導體元件，填充氧化層600’並未填滿整個淺溝槽500。第二多晶矽層700’ 位於淺溝槽500之內與填充氧化層600’之上，填滿淺溝槽的剩餘部份。第二多晶矽層700’與第一多晶矽層300大致等高，構成平坦表面900。此平坦表面900有利於後續之電路結構形成，例如可減少其製程步驟並提高良率。

第一多晶矽層300與第二多晶矽層700’具有相同之導電型，例如可同為N型或同為P型，以避免若為相反之導電型時在交界處產生的PN接面(PN junction)。第一多晶矽層300與第二多晶矽層700’的材料與摻雜濃度也相同。不過，由於第一多晶矽層300及第二多晶矽層700’並非同時形成，而是在不同的兩個步驟分開製作(於後詳述)，兩者交界處會形成晶界800(grain boundary)，晶界800可以用掃描電子顯微鏡SEM、穿透式電子顯微鏡TEM之類的設備觀測。如第1圖所示，由於第一多晶矽層300及第二多晶矽層700’的上緣係等高，晶界800僅會形成在第一多晶矽層300的側壁，而不會形成在其上緣。第一多晶矽層300及第二多晶矽層700’的上部邊緣構成平坦表面900。一實施例中，平坦表面的平整度(平面的最高點與最低點的差值)小於或等於500埃(angstrom, Å)。相較於一般STI製程的階梯狀結構(平整度超過1500埃)，本實施例之淺溝槽隔離結構的上部邊緣平整度有顯著降低(33%)。

以下以第2A圖至第2D圖敘述根據本發明一實施例之淺溝槽隔離結構的製造方法。

首先，如第2A圖所示，提供半導體基材。半導體基材至少包括由下而上依續排列的基底100、閘極氧化層200及第一多晶矽層300。第一多晶矽層具有第一導電型。一實施例中，若此結構用於半導體裝置之周邊區域，則第一導電型為N型，若此結構用於陣列區域，則第一導電型為P型。然後，以蝕刻停止層400(材質例如是氮化矽SiN)作為遮罩蝕刻半導體基材，形成淺溝槽500。蝕刻停止層400與第一多晶矽層300間可依需求另外形成一墊氧化層(pad oxide, 未繪示)作為保護之用。淺溝槽500係貫穿第一多晶矽層300及閘極氧化層200，並停止於基底100。

然後，如第2B圖所示，沉積介電材料600覆蓋淺溝槽500及蝕刻停止層400。

再來，如第2C圖所示，去除多餘的介電材料，以形成填充氧化層600’。此步驟中，係先以化學機械研磨(Chemical mechanics polishing, CMP)除去位於蝕刻停止層400之上的介電材料600，CMP製程會停止於蝕刻停止層400，再向下回蝕介電材料600，形成尺寸適當的填充氧化層600’。填充氧化層600’的寬度等於淺溝槽500的寬度，而高度可依需求調整，但必定低於蝕刻停止層400。一實施例中，當填充氧化層600’之頂端與閘極氧化層200的距離小於600埃時，可獲得較佳的元件特性。

接著，如第2D圖所示，沉積多晶矽材料700於淺溝槽500上，覆蓋填充氧化層600’及蝕刻停止層400。多晶矽材料700具有與第一多晶矽層300相同的第一導電型，且其材質與摻雜濃度與第一多晶矽層300相同，故第一多晶矽層300與多晶矽材料700間不會因電子電洞密度不同產生電流，或因為導電型不同在交界處產生PN接面。不過，由於第一多晶矽層300與多晶矽材料700並非同時形成，兩者的交界處會有晶界800產生。值得注意的是，由於第一多晶矽層300的頂端有蝕刻停止層400保護，並不會與多晶矽材料700接觸，因此晶界800僅會形成在第一多晶矽層300的側壁處，而不會形成在第一多晶矽層300的上緣。

再來，去除掉多餘的多晶矽材料700與蝕刻停止層400，形成第二多晶矽層700’並暴露第一多晶矽層300，便完成第1圖所示之淺溝槽隔離結構10。此結構中第一多晶矽層300與第二多晶矽層700’齊平，上部邊緣構成平坦表面900。「多餘的多晶矽材料」主要指位於蝕刻停止層400之上的多晶矽材料700。多晶矽材料700與蝕刻停止層400的移除方法有多種，例如可先以化學機械研磨去除多晶矽材料700，由於化學機械研磨會在碰到蝕刻停止層400時停止，便可去除位於蝕刻停止層400之上的多晶矽材料700。然後可以直接去除蝕刻停止層400，由於蝕刻停止層400的厚度約為300-500埃，即使直接去除蝕刻停止層400，平坦表面900的平整度也較習知STI製程的平整度1500埃大幅降低。若想得到更低的平整度，可在化學機械研磨後，可先部份回蝕多晶矽材料600(如第2C圖之步驟)再去除蝕刻停止層400，或者可直接使用對蝕刻停止層400(一般為氮化矽SiN)與多晶矽材料700沒有選擇性的蝕刻液，同時去除蝕刻停止層400於多晶矽材料700，便可使第二多晶矽層700’與第一多晶矽層齊平，得到平整度更佳(例如小於等於300埃)的平坦表面900。

上述實施例所揭露之淺溝槽隔離結構的製造方法，將蝕刻停止層保留，在覆蓋多晶矽材料後的平坦化製程才去除，製造出的淺溝槽隔離結構僅有側壁具有晶界，且具有平整度低的平坦表面。後續若要在淺溝槽隔離結構上形成周邊電路時，利於其微影蝕刻製程，可使解析度更加提昇。此外，此結構中整個平坦表面皆是相同的導電型，不需要再多沉積一層未摻雜的多晶矽作為保護，減少一道製程不但加快製程時間，更降低材料成本。

綜上所述，雖然本發明已以實施例揭露如上，然其並非用以限定本發明。本發明所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾。因此，本發明之保護範圍當視後附之申請專利範圍所界定者為準。

10‧‧‧淺溝槽隔離結構

100‧‧‧基底

200‧‧‧閘極氧化層

300‧‧‧第一多晶矽層

500‧‧‧淺溝槽

600’‧‧‧填充氧化層

700’‧‧‧第二多晶矽層

800‧‧‧晶界

900‧‧‧表面

Claims (1)

1. 
   【1】一種淺溝槽隔離結構的製造方法，包括：
   
   提供一半導體基材，包括一第一多晶矽層與一蝕刻停止層，該第一多晶矽層具有一第一導電型，該蝕刻停止層位於該第一多晶矽層之上；
   
   蝕刻該半導體基材以形成一淺溝槽；
   
   形成一填充氧化層於該淺溝槽中，全部之該填充氧化層係低於該蝕刻停止層；
   
   形成一第二多晶矽層覆蓋該淺溝槽、該填充氧化層及該蝕刻停止層，該第二多晶矽層具有該第一導電型；以及
   
   移除該蝕刻停止層及該第二多晶矽層位於該蝕刻停止層上之部份，以暴露該第一多晶矽層，使該第一多晶矽層與該多晶矽材料的上部邊緣構成一平坦表面。
   
   【2】如申請專利範圍第1項所述之淺溝槽隔離結構的製造方法，其中該半導體基材更包括一基底及一閘極氧化層，該閘極氧化層位於該基底之上，該第一多晶矽層位於該閘極氧化層之上，該淺溝槽係貫穿該第一多晶矽層及該閘極氧化層。
   
   【3】如申請專利範圍第1項所述之淺溝槽隔離結構的製造方法，其中於移除該蝕刻停止層及該第二多晶矽層的步驟中，係先以化學機械研磨移除該第二多晶矽層位於該蝕刻停止層上之部份，再去除該蝕刻停止層。
   
   【4】如申請專利範圍第3項所述之淺溝槽隔離結構的製造方法，其中係以對該蝕刻停止層及該第二多晶矽層具有相同選擇性的蝕刻液去除該蝕刻停止層。
   
   【5】如申請專利範圍第1項所述之淺溝槽隔離結構的製造方法，其中該平坦表面的平整度小於或等於500埃。
   
   【6】如申請專利範圍第1項所述之淺溝槽隔離結構的製造方法，其中該第一多晶矽層僅在側壁處與該第二多晶矽層接觸，該第一多晶矽層與該第二多晶矽層的交界處形成一晶界。
   
   【7】一種淺溝槽隔離結構，包括：
   
   一基底；
   
   一閘極氧化層，位於該基底上；
   
   一第一多晶矽層，位於該閘極氧化層上，該第一多晶矽層具有一第一導電型；
   
   一淺溝槽，貫穿該第一多晶矽層及該閘極氧化層；
   
   一填充氧化層，位於該淺溝槽內；以及
   
   一第二多晶矽層，位於該淺溝槽內及該填充氧化層之上，該第二多晶矽層具有該第一導電型，且該第二多晶矽層與該第一多晶矽層的上部邊緣構成一平坦表面，
   
   其中，該第一多晶矽層僅在側壁與該第二多晶矽層接觸，該第一多晶矽層與該第二多晶矽層的交界處形成一晶界。
   
   【8】如申請專利範圍第7項所述之淺溝槽隔離結構，其中該平坦表面的平整度小於500埃。
   
   【9】如申請專利範圍第7項所述之淺溝槽隔離結構，其中該第一導電型為N型。
   
   【10】如申請專利範圍第7項所述之淺溝槽隔離結構，其中該填充氧化層之頂端與該閘極氧化層之距離小於600埃。