TW201512841A - 三相時脈恢復延遲校準 - Google Patents

三相時脈恢復延遲校準 Download PDF

Info

Publication number
TW201512841A
TW201512841A TW103125163A TW103125163A TW201512841A TW 201512841 A TW201512841 A TW 201512841A TW 103125163 A TW103125163 A TW 103125163A TW 103125163 A TW103125163 A TW 103125163A TW 201512841 A TW201512841 A TW 201512841A
Authority
TW
Taiwan
Prior art keywords
transitions
series
transition
lines
state
Prior art date
Application number
TW103125163A
Other languages
English (en)
Other versions
TWI557564B (zh
Inventor
George Alan Wiley
Chul-Kyu Lee
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of TW201512841A publication Critical patent/TW201512841A/zh
Application granted granted Critical
Publication of TWI557564B publication Critical patent/TWI557564B/zh

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4295—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using an embedded synchronisation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B3/00—Line transmission systems
    • H04B3/02—Details
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0292—Arrangements specific to the receiver end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0004—Initialisation of the receiver
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H04L7/0337—Selecting between two or more discretely delayed clocks or selecting between two or more discretely delayed received code signals
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Dc Digital Transmission (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

本發明描述促進資料傳輸、尤其是在一電子裝置內的兩個器件之間傳輸之系統、方法及裝置。資訊以N相極性編碼符號進行傳輸。可基於在兩個或兩個以上連接器上傳輸之一前置碼中的狀態轉變校準一時脈恢復電路。描述一種校準方法。該方法包括偵測一多相信號之一前置碼中的複數個轉變及校準一延遲元件以提供與該多相信號之一計時週期匹配之一延遲。可藉由複數個偵測器中之僅一者來偵測每一轉變。可基於該複數個轉變中之連續轉變之偵測之間的時間間隔校準該延遲元件。

Description

三相時脈恢復延遲校準 相關申請案之交叉參考
本申請案主張2013年7月23日申請之美國臨時專利申請案第61/857,572號之優先權及權利，該申請案之內容全文以引用之方式併入本文中。
本發明大體而言係關於高速資料通信介面，且更特定而言，係關於多線、多相資料通信鏈路中的計時之校準。
諸如蜂巢式電話之行動器件之製造商可自包括不同製造商之各種來源獲得行動器件之組件。舉例而言，可自第一製造商獲得蜂巢式電話中之應用處理器，而可自第二製造商獲得蜂巢式電話之顯示器。可在設計中使用可能為基於標準或專屬之實體介面使應用處理器、顯示器及/或其他器件互連。在一實例中，顯示組件可提供符合由行動產業處理器介面聯盟(Mobile Industry Processor Interface Alliance；MIPI)規定之顯示系統介面(DSI)標準的介面。
在多線介面中，通信鏈路之最大速度及時脈資料恢復(clock-data recovery；CDR)電路之能力可受與在通信鏈路上傳輸之信號之轉變相關的最大時間變化之限制。不同線上的轉變可展現信號轉變時間之不同變化，此可導致接收器件中的接收器之輸出相對於資料或符號邊界在不同時間處改變。多線信號中的較大轉變時差常常要求在CDR電路 中實施延遲元件，其中該延遲元件之最短延遲至少與最小接收器轉變事件與最大接收器轉變事件之間的差一樣長。此延遲元件之最長時間可藉由顯著限制傳輸時脈之週期來限定通信鏈路上的輸送量。此外，延遲元件之最長時間可隨包括功率、電壓及溫度之作業條件而變化。
本文所揭示之實施例提供實現用於多相傳輸系統中之時脈的校準之系統、方法及裝置。可針對多相信號之每一傳輸執行校準，且校準允許資料恢復電路之更小作業邊界。該裝置可包括具有多個積體電路(IC)器件之行動終端機，該等積體電路器件可共置於電子裝置中且經由一或多個資料鏈路以通信方式耦接。
在本發明之各種態樣中，一種校準方法包括偵測多線通信介面之三個或三個以上線之發信號狀態的一系列轉變。該系列轉變中之每一轉變可能對應於在多線通信介面上傳輸之前置碼中的連續符號之間的邊界。在一態樣中，該校準方法包括自該系列轉變導出接收時脈、基於該系列轉變判定轉變區域及校準對應於轉變區域之持續時間的延遲時段。在一態樣中，該校準方法包括在前置碼之終止後自多線通信介面接收資料符號。該等資料符號可係使用基於延遲時段修改的接收時脈之一版本而接收。
在一態樣中，可藉由偵測對應於第一資料符號與第二資料符號之間的邊界的首次偵測轉變、忽略基於該延遲時段之一段時間內的其他轉變偵測及在經過該段時間後捕獲當前資料符號來接收資料符號。所忽略轉變偵測可對應於第一資料符號與第二資料符號之間的相同邊界。
在一態樣中，校準延遲時段包括估計一系列轉變中之轉變之間的時差及基於該等時差中之最大者計算延遲時段。可相對於接收時脈估計該系列轉變中之轉變之間的時差。可使用逐次近似演算法或線性 搜尋演算法校準延遲時段。
在一態樣中，藉由複數個偵測器中之單一偵測器偵測該系列轉變中之每一轉變。複數個偵測器中之每一偵測器可經組態以判定多線通信介面之兩個線之發信號狀態之間的差異。該兩個線可攜載一多相信號之不同版本。該複數個偵測器可包括差動接收器。每一差動接收器可經組態以與其他差動接收器自一對不同線接收信號。
在一態樣中，前置碼係基於格雷碼。該前置碼可包括在耦接至多線通信介面之傳輸器件與接收器件之間傳達的控制資訊中所識別之一序列符號。
在本發明之各種態樣中，一種裝置包括用於偵測多線通信介面之三個或三個以上線之發信號狀態的一系列轉變的構件。該系列轉變中之每一轉變可對應於在多線通信介面上傳輸之前置碼中的連續符號之間的邊界。在一態樣中，該裝置包括用於自該系列轉變導出接收時脈的構件、用於基於該系列轉變判定轉變區域之構件及用於校準對應於轉變區域之持續時間之延遲時段的構件。在一態樣中，該裝置包括在前置碼之終止後自多線通信介面接收資料符號的構件。該等資料符號可係使用基於延遲時段修改的接收時脈之一版本而接收。
在本發明之各種態樣中，一種裝置包括經組態以偵測多線通信介面之三個或三個以上線之發信號狀態的一系列轉變的處理電路。該系列轉變中之每一轉變可對應於在多線通信介面上傳輸之前置碼中的連續符號之間的邊界。在一態樣中，處理電路可經組態以自該系列轉變導出接收時脈、基於該系列轉變判定轉變區域、校準對應於轉變區域之持續時間的延遲時段及在前置碼之終止後自多線通信介面接收資料符號。該等資料符號可係使用基於延遲時段修改的接收時脈之一版本而接收。
在本發明之各種態樣中，一種處理器可讀儲存媒體可具有一或 多個指令，該一或多個指令在由至少一個處理電路執行時使得該至少一個處理電路偵測多線通信介面之三個或三個以上線之發信號狀態的一系列轉變。該系列轉變中之每一轉變可對應於在多線通信介面上傳輸之前置碼中的連續符號之間的邊界。在一態樣中，該等指令可使得處理電路自該系列轉變導出接收時脈、基於該系列轉變判定轉變區域及校準對應於轉變區域之持續時間的延遲時段。在一態樣中，該等指令可使得處理電路在前置碼之終止後自多線通信介面接收資料符號。該等資料符號可使用基於延遲時段修改的接收時脈之一版本而接收。該處理器可讀儲存媒體可包括非暫時性儲存媒體。
100‧‧‧裝置
102‧‧‧處理電路
106‧‧‧通信收發器
108‧‧‧特殊應用積體電路
110‧‧‧應用程式設計介面
112‧‧‧記憶體器件
114‧‧‧區域資料庫
122‧‧‧天線
124‧‧‧顯示器
126‧‧‧小鍵盤
128‧‧‧滑件開關
200‧‧‧裝置
202‧‧‧第一IC器件
204‧‧‧無線收發器
206‧‧‧處理器
208‧‧‧儲存媒體
210‧‧‧實體層驅動器
212‧‧‧匯流排
220‧‧‧通信鏈路
222‧‧‧IC器件/頻道/前向鏈路
224‧‧‧頻道/反向鏈路
226‧‧‧頻道
230‧‧‧第二IC器件
232‧‧‧顯示器控制器
234‧‧‧攝影機控制器
236‧‧‧處理器
238‧‧‧儲存媒體
240‧‧‧實體層驅動器
242‧‧‧匯流排
300‧‧‧M線、N相極性編碼器
302‧‧‧映射程式
304‧‧‧並行轉串行轉換器
306‧‧‧M線相編碼器
308‧‧‧驅動器
310‧‧‧輸入資料
310a‧‧‧信號線/連接器
310b‧‧‧信號線/連接器
310c‧‧‧信號線/連接器
312‧‧‧符號
314‧‧‧符號
316a‧‧‧信號
316b‧‧‧信號
316c‧‧‧信號
400‧‧‧時間圖
402‧‧‧曲線
404‧‧‧曲線
406‧‧‧曲線
408‧‧‧極性
410‧‧‧相位轉變
412‧‧‧資料/位元值
414‧‧‧時間
450‧‧‧圓形狀態圖
452‧‧‧順時針方向
452'‧‧‧順時針方向
454‧‧‧逆時針方向
454'‧‧‧逆時針方向
500‧‧‧狀態圖表
502‧‧‧狀態
504‧‧‧狀態
506‧‧‧狀態
512‧‧‧狀態
514‧‧‧狀態
516‧‧‧狀態
520‧‧‧實例狀態元素
522‧‧‧欄位
524‧‧‧欄位
600‧‧‧圖
602‧‧‧差動接收器
604‧‧‧線狀態解碼器
606‧‧‧串行轉並行轉換器
608‧‧‧解映射程式
610‧‧‧FIFO
612a‧‧‧信號線
612b‧‧‧信號線
612c‧‧‧信號線
614‧‧‧原符號
616‧‧‧符號
618‧‧‧輸出資料
620‧‧‧輸出資料
624‧‧‧CDR電路
626‧‧‧時脈
700‧‧‧示意性方塊圖
702a‧‧‧差動接收器
702b‧‧‧差動接收器
702c‧‧‧差動接收器
704‧‧‧發信號狀態改變偵測電路
706‧‧‧時脈產生電路
708‧‧‧接收時脈
710a‧‧‧線
710b‧‧‧線
710c‧‧‧線
722‧‧‧標記
724‧‧‧標記
726‧‧‧標記
730‧‧‧符號窗
730a‧‧‧捕獲窗
730b‧‧‧捕獲窗
730c‧‧‧捕獲窗
730d‧‧‧捕獲窗
730e‧‧‧捕獲窗
730f‧‧‧捕獲窗
730g‧‧‧捕獲窗
750‧‧‧時間圖
800‧‧‧簡單實例
802‧‧‧第一符號
804‧‧‧第二符號
806‧‧‧第三符號
808‧‧‧第四符號
812‧‧‧第一延遲
814‧‧‧第二延遲
816‧‧‧第三延遲
818‧‧‧臨限電壓
820‧‧‧臨限電壓
822‧‧‧時間
824‧‧‧時間
826‧‧‧時間
902‧‧‧符號間隔
904‧‧‧信號轉變區域
906‧‧‧眼圖張開區
908‧‧‧符號邊界
910‧‧‧第一零交叉
912‧‧‧末端
914‧‧‧終點
916‧‧‧時間
1000‧‧‧時序圖
1002‧‧‧時序圖
1004‧‧‧轉變
1006‧‧‧轉變
1012‧‧‧時序圖
1014‧‧‧BC轉變
1016‧‧‧AB轉變
1018‧‧‧轉變
1022‧‧‧時序圖
1024‧‧‧轉變
1026‧‧‧轉變
1028‧‧‧轉變
1050‧‧‧圖集
1052‧‧‧時序圖
1054‧‧‧時序圖
1056‧‧‧時序圖
1100‧‧‧時序圖
1102‧‧‧狀態轉變
1104‧‧‧狀態轉變
1106‧‧‧狀態轉變
1108‧‧‧狀態轉變
1112‧‧‧狀態轉變
1150‧‧‧圖集
1152‧‧‧時序圖
1202‧‧‧前置碼
1204‧‧‧同步字組
1206‧‧‧封包
1250‧‧‧時序圖
1252‧‧‧輸出
1254‧‧‧輸出
1256‧‧‧輸出
1258‧‧‧校準時脈
1300‧‧‧方塊圖
1302‧‧‧校準電路
1304‧‧‧差動接收器
1306a‧‧‧延遲元件
1306b‧‧‧延遲元件
1306c‧‧‧延遲元件
1308a‧‧‧互斥或閘
1308b‧‧‧互斥或閘
1308c‧‧‧互斥或閘
1310a‧‧‧輸入
1310b‧‧‧輸入
1310c‧‧‧輸入
1312‧‧‧計時延遲線
1314‧‧‧多工器
1316‧‧‧D暫存器
1318‧‧‧或閘
1320‧‧‧狀態機
1322‧‧‧輸入值
1330‧‧‧可程式化延遲元件
1334‧‧‧延遲版本
1400‧‧‧概念圖
1402‧‧‧處理電路
1404‧‧‧處理器
1406‧‧‧儲存器
1408‧‧‧匯流排介面
1410‧‧‧匯流排
1412‧‧‧收發器
1414‧‧‧執行時間影像
1416‧‧‧軟體模組
1418‧‧‧使用者介面
1420‧‧‧分時程式
1422‧‧‧邏輯電路
1502‧‧‧步驟
1504‧‧‧步驟
1506‧‧‧步驟
1508‧‧‧步驟
1510‧‧‧步驟
1600‧‧‧圖
1602‧‧‧處理電路
1604‧‧‧經組態以偵測多線通信介面1614之三個或三個以上線之發信號狀態的一系列轉變的模組或電路
1606‧‧‧經組態以基於該系列轉變判定轉變區域之模組或電路
1608‧‧‧經組態以校準對應於轉變區域之持續時間之延遲時段的模組或電路
1610‧‧‧經組態以在前置碼之終止後自多線通信介面1614接收及/或解碼資料符號的模組或電路
1612‧‧‧線路介面電路
1614‧‧‧連接器或線
1616‧‧‧處理器
1618‧‧‧電腦可讀儲存媒體
1620‧‧‧匯流排
1624‧‧‧CDR
圖1描繪使用根據複數個可用標準中之一者選擇性操作之IC器件之間的資料鏈路的裝置。
圖2說明使用根據複數個可用標準中之一者選擇性操作之IC器件之間的資料鏈路的裝置的系統架構。
圖3說明N相極性資料編碼器。
圖4說明N相極性編碼介面中的信令。
圖5為說明M線N相極性解碼器中之潛在狀態轉變的狀態圖。
圖6說明3線N相極性解碼器。
圖7說明M線N相極性解碼器中的轉變偵測。
圖8為信號上升時間對M線N相極性解碼器中之轉變偵測之影響的簡化實例。
圖9為說明M線N相極性解碼器中之轉變及眼圖區域(eye region)之圖。
圖10包括說明N相極性編碼中之轉變區域之可變性的時序圖。
圖11包括說明可由N相極性解碼器中使用之單一差動接收器及N相極性解碼器偵測之轉變的時序圖。
圖12包括說明N相編碼傳輸及N相極性編碼傳輸之前置碼之一實例的時序圖。
圖13為說明N相極性解碼器中使用之校準電路的簡化方塊圖。
圖14為說明根據本文所揭示之某些態樣的使用可調適之處理系統的裝置之實例的方塊圖。
圖15為用於M線N相信號轉變對準之方法的流程圖。
圖16為說明使用M線N相時脈校準電路之裝置的硬體實施之實例的圖。
現參看諸圖來描述各種態樣。在以下描述中，出於解釋之目的，闡述眾多特定細節以便提供對一或多個態樣之透徹理解。然而，可顯而易見的是，可在無此等特定細節之情況下實踐此(等)態樣。
如本申請案中所使用，術語「組件」、「模組」、「系統」及其類似者意欲包括電腦有關實體，諸如(但不限於)硬體、韌體、硬體與軟體之組合、軟體或執行中的軟體。舉例而言，組件可為(但不限於)在處理器上執行之處理程序、處理器、物件、可執行碼、執行緒、程式及/或電腦。藉由說明，在計算器件上執行之應用程式與計算器件兩者可為組件。一或多個組件可駐留於處理程序及/或執行緒內，且組件可位於一電腦上及/或分佈於兩個或兩個以上電腦之間。另外，可自上面儲存有各種資料結構之各種電腦可讀媒體執行此等組件。該等組件可諸如根據具有一或多個資料封包的信號藉由本端處理程序及/或遠端處理程序進行通信，該等資料封包諸如來自與本端系統中的另一組件、分散式系統及/或藉由信號而跨越網路(諸如網際網路)與其他系統互動的組件之資料。
此外，術語「或」意欲意謂包括性「或」而非排他性「或」。亦即，除非另有指定或自上下文清楚可見，否則片語「X使用A或B」意 欲意謂自然包括性排列中之任一者。亦即，片語「X使用A或B」由以下例項中之任一者來滿足：X使用A；X使用B；或X使用A及B兩者。另外，如在本申請案及所附申請專利範圍中使用之量詞「一」應通常解釋為意謂「一或多個」，除非另有指定或自上下文清楚可見係針對單數形式。
本發明之某些態樣可用於電子器件之間部署之通信鏈路，該等電子器件可包括裝置之子組件，諸如電話、行動計算器件、家用電器、汽車電子器件、航空電子系統等。圖1描繪在IC器件之間使用通信鏈路之裝置的簡化實例。裝置100可包括可操作地耦接至處理電路102之通信收發器106。在一實例中，裝置100可包括經由RF收發器106與無線存取網路(RAN)、核心存取網路、網際網路及/或另一網路通信之無線通信器件。處理電路102可包括特殊應用積體電路(ASIC)108及/或一或多個其他IC器件。ASIC 108可包括一或多個處理器件、邏輯電路等。處理電路102可包括及/或耦接至諸如記憶體112之處理器可讀儲存器，記憶體112可維護可由處理電路102之處理器執行的指令及可由處理電路102操縱之資料。處理電路102之某些功能可由作業系統及應用程式設計介面(API)110層中之一或多者控制，應用程式設計介面層支援且啟用諸如記憶體器件112之儲存媒體中駐留之軟體模組之執行。記憶體器件112可包括唯讀記憶體(ROM)或隨機存取記憶體(RAM)、電可抹除程式化ROM(EEPROM)、閃光卡或可用於處理系統及計算平台中的任何記憶體器件。處理電路102可包括或存取可維護用於組態及操作裝置100之操作參數及其他資訊的區域資料庫114。可使用資料庫模組、快閃記憶體、磁性媒體、EEPROM、光學媒體、磁帶、軟碟或硬碟或類似者中之一或多者來實施區域資料庫114。處理電路102亦可能可操作地耦接至外部器件，諸如天線122、顯示器124、操作員控制件(諸如小鍵盤126、按鈕、搖桿或滑件開關128)及/ 或其他組件。
圖2為說明裝置200之某些態樣的示意性方塊圖，器件200諸如無線行動器件、行動電話、行動計算系統、無線電話、筆記型電腦、平板計算器件、媒體播放器、遊戲器件、家用電器、可穿戴式計算器件或類似者。裝置200可包括經由通信鏈路220交換資料及控制資訊的複數個IC器件202及230。無論IC器件202、222是否互相極為鄰近或位於裝置200之實體上不同的部分中，通信鏈路220皆可用於連接IC器件202與222。在一實例中，可將通信鏈路220提供於攜載IC器件202及230之晶片載體、基板或電路板上。在另一實例中，第一IC器件202可位於翻蓋式電話之小鍵盤部分中，而第二IC器件230可位於翻蓋電話之顯示部分中。在另一實例中，通信鏈路220之部分可包括纜線或光學連接。
通信鏈路220可包括多個頻道222、224及226。一或多個頻道226可為雙向的，且可在半雙工模式及/或全雙工模式操作。一或多個頻道222及224可為單向的。通信鏈路220可為非對稱的，從而在一個方向上提供較高頻寬。在一實例中，第一通信頻道222可被稱為前向鏈路222，而第二通信頻道224可被稱為反向鏈路224。可將第一IC器件202指定為主機系統或傳輸器，而可將第二IC器件230指定為用戶端系統或接收器，即使IC器件202及230兩者經組態以在通信鏈路222上傳輸及接收亦如此。在一實例中，前向鏈路222在自第一IC器件202傳達資料至第二IC器件230時可在較高資料速率下操作，而反向鏈路224在自第二IC器件230傳達資料至第一IC器件202時可在較低資料速率下操作。
IC器件202及230可各自包括可提供於處理電路、計算電路或其他器件上的處理器206、236。在一實例中，第一IC器件202可經調適以執行裝置200之核心功能，包括經由無線收發器204及天線214維持 無線通信，而第二IC器件230可經組態以支援管理或操作顯示器控制器232的使用者介面，且可使用攝影機控制器234控制攝影機或視頻輸入器件之操作。由IC器件202及230中之一或多者支援之其他特徵可包括鍵盤、語音辨識組件、全球定位系統、生物辨識系統、運動感測器及其他輸入或輸出器件。顯示器控制器232可包括支援諸如液晶顯示器(LCD)面板、觸控螢幕顯示器、指示器等之顯示器的電路及軟體驅動器。儲存媒體208及238可包括經調適以維護由各別處理器206及236及/或IC器件202及230之其他組件使用之指令及資料的暫時性及/或非暫時性儲存器件。每一處理器206、236及其相應儲存媒體208及238與其他模組及電路之間的通信可分別藉由一或多個匯流排212及242來促進。
可以與前向鏈路222相同之方式操作反向鏈路224，且前向鏈路222及反向鏈路224可能夠以相當的速度或以不同速度傳輸，其中可將速度表示為資料速率(或資料傳送速率)及/或傳輸器計時速率。視應用而定，正向資料速率及與向資料速率可實質上相同或可相差若干量級。在一些應用中，單一雙向鏈路226可支援第一IC器件202與第二IC器件230之間的通信。前向鏈路222及/或反向鏈路224可能可組態以在(例如)前向鏈路222與反向鏈路224共用相同實體連接時以雙向模式操作且以半雙工方式操作。在一實例中，根據產業或其他標準，通信鏈路220可經操作以在第一IC器件202與第二IC器件230之間傳達資料、控制、命令及其他資訊。
產業標準可為應用特定的。在一實例中，MIPI標準定義包括應用處理器IC器件202與支援行動器件中的攝影機或顯示器之IC器件230之間的同步介面規範(synchronous interface specification)之實體層介面(D-PHY)。D-PHY規範控制符合用於行動器件之MIPI規範的產品之操作特性。D-PHY介面可藉由使用在行動器件內的組件202與230之間 互連的靈活、低成本、高速串行介面支援資料傳送。此等介面可包括互補金屬氧化物半導體(CMOS)平行匯流排，該等匯流排以緩慢邊緣(slow edge)提供相對低之位元速率以避免電磁干擾(EMI)問題。
可將圖2之通信鏈路220實施為包括複數個信號線(標示為M個線)之有線匯流排。M個線可經組態以攜載高速數位介面(諸如顯示介面)中的N相編碼資料。M個線可促進頻道222、224及226中之一或多者上的N相極性編碼。實體層驅動器210及240可經組態或調適產生N相極性編碼資料符號以供在通信鏈路220上傳輸，及/或解碼自通信鏈路220接收之N相極性編碼資料符號。N相極性編碼之使用提供高速資料傳送且可能消耗其他介面之功率的一半或更少，此係因為較少驅動器在N相極性編碼資料鏈路220中處於作用中。
N相極性編碼器件210及/或240通常可在通信鏈路220上每轉變編碼多個位元。在一實例中，3相編碼與極性編碼之組合可用於為無訊框緩衝器之LCD驅動器IC支援80訊框/秒之寬視訊圖形陣列(wide video graphics array；WVGA)，從而以810Mbp遞送像素資料以供顯示再新。
圖3為說明可用於實施圖2中描繪之通信鏈路220之某些態樣的M線、N相極性編碼器300之示意圖。在所描繪之實例中，M線、N相極性編碼器傳輸器經組態以使用M=3個線及N=3相信令來傳輸資訊。僅出於簡化本發明之某些態樣之描述的目的，選擇3線、3相編碼之實例。針對3線、3相編碼器揭示之原理及技術可適用於M線、N相極性編碼器及解碼器之其他組態中。
針對M線、N相極性編碼方案中的M個線中之每一者定義之發信號狀態可包括未驅動狀態、正驅動狀態及負驅動狀態。在3線、3相極性編碼方案中，可藉由提供信號線310a、310b及/或310c中之兩者之間的電壓差異及/或藉由驅動電流穿過串聯的信號線310a、310b及/或 310c中之兩者以使得電流在兩個信號線310a、310b及/或310c中以不同方向流動來獲得正驅動狀態及負驅動狀態。可藉由將信號線310a、310b或310c之驅動器之輸出置於高阻抗模式來實現未驅動狀態。替代地或另外，可藉由被動地或主動地使得「未驅動」信號線310a、310b或310c採用實質上處於經驅動信號線310a、310b及/或310c上提供之正電壓位凖與負電壓位凖之間的中間位凖的電壓位凖而在信號線310a、310b或310c上獲得未驅動狀態。通常，無明顯電流流經未驅動信號線310a、310b或310c。可使用可表示電壓或電流狀態之三種發信號狀態{+1,0,-1}來標示針對3線、3相極性編碼方案定義之發信號狀態。在一實例中，三種狀態{+1,0,-1}可表明三種電壓位凖+V、0、-V。在另一實例中，三種狀態{+1,0,-1}可表明三種電壓位凖+V、+V/2、0。在另一實例中，三種狀態{+1,0,-1}可表明電流I、0、-I。
3線、3相極性編碼器可使用一組驅動器308控制連接器310a、310b及310c之發信號狀態。可將驅動器308實施為單位位凖電流模式或電壓模式驅動器。每一驅動器308可接收判定相應連接器310a、310b或310c之發信號狀態的一組信號316a、316b或316c。在所描繪之實例中，驅動器308中之每一者接收定義相應連接器310a、310b或310c之四種狀態的一對信號316a、316b或316c。在另一實例中，每一驅動器308可接收定義相應連接器310a、310b或310c之8種狀態的一組三個信號。
針對M線、N相極性編碼方案中的每一傳輸符號間隔，至少一個信號線310a、310b或310c處於未驅動狀態(0發信號狀態)，而正驅動(+1發信號狀態)信號線310a、310b或310c之數目等於負驅動(-1發信號狀態)信號線310a、310b或310c之數目，以使得流動至接收器之電流總和為零。至少一個信號線310a、310b或310c之狀態在先前傳輸符號與下一傳輸符號之間的每一符號轉變處改變。當至少一個信號線 310a、310b及/或310c之發信號狀態在每一對連續符號之間改變時，接收器可基於轉變可靠地產生接收時脈。
在操作中，映射程式302可接收輸入資料310並將映射資料310映射至一組符號312。在所描繪之3線、3相實例中，該組符號包括七個3位元符號，以使得輸入資料310之16位元字組可編碼於每一組符號中。3位元符號中之每一位元針對一個符號間隔定義信號線310a、310b及310c中之一者之狀態。可使用提供符號314之時間序列之並行轉串行轉換器304串行化符號312之序列，每一符號定義3線310a、310b及310c之發信號狀態。符號314之序列通常使用傳輸時脈定時以描繪符號間隔，藉此每一符號間隔傳輸單一符號。M線相編碼器306接收由映射程式一次一個符號地產生之7個符號314之序列且針對每一符號間隔計算每一信號線310a、310b及310c之狀態。3線編碼器306基於電流輸入符號314及信號線310a、310b及310c之先前狀態選擇信號線310a、310b及310c之狀態。
M線、N相編碼之使用准許將大量位元編碼於複數個符號中。可將非整數數目之資料位元編碼於每一符號中。在3線、3相系統之實例中，存在可同時驅動之2個線之3個可用組合及經驅動線對上的極性之2個可能組合，從而產生6種可能狀態。信號線310a、310b及310c之發信號狀態在符號之間的每一轉變處改變，且因此，在每一轉變處可得到6種狀態中之5種。亦即，至少一個線之狀態在每一轉變處改變以准許接收器產生可靠接收時脈，且在給定當前發信號狀態之情況下，在每一轉變處存在五種可能的發信號狀態。在5種狀態之情況下，每一符號可編碼log2(5)2.32個位元。因此，映射程式可接受16位元字組且將其轉換為7個符號，此係因為7個符號(每一符號攜載2.32個位元)可編碼16.24個位元。換言之，編碼五種狀態之七個符號之組合具有57(78,125)種排列。因此，7個符號可用於編碼16個位元之216(65,536) 種排列。
圖4為包括使用三相調變資料編碼方案編碼之信號的時序圖400之實例的圖，其由圓形狀態圖450說明。可將資訊編碼於發信號狀態之序列中，其中(例如)線或連接器係處於由狀態圖450定義之三相狀態S 1、S 2及S 3中之一者下。每一狀態可與其他狀態分離120°之相位偏移。在一實例中，可在線或連接器上以相位狀態之旋轉方向編碼資料。信號中的相位狀態可在順時針方向452及452'或逆時針方向454及454'上旋轉。例如在順時針方向452及454'上，相位狀態可能以包括自S 1至S 2、自S 2至S 3及自S 3至S 1之轉變中之一或多者的順序進展。在逆時針方向454及454'上，相位狀態可能以包括自S 1至S 3、自S 3至S 2及自S 2至S 1之轉變中之一或多者的順序進展。三個線310a、310b及310c攜載相同信號之不同相位偏移版本，其中該等版本相對於彼此相位偏移120°。可將每一發信號狀態表示為線或連接器上的不同電壓位凖及/或穿過線或連接器之電流方向。在3線系統中的發信號狀態序列中之每一者期間，每一線310a、310b及310c處於與其他線不同之發信號狀態。當多於3個線310a、310b及310c用於3相編碼系統中時，兩個或兩個以上線310a、310b及/或310c在每一發信號間隔可處於相同發信號狀態，但每一狀態在每個發信號間隔中呈現在至少一個線310a、310b及/或310c上。
可在每一相位轉變410處以旋轉方向編碼資訊，且3相信號可改變每一發信號狀態之方向。可藉由考慮哪些線310a、310b及/或310c在相位轉變之前及之後處於「0」狀態(例如，未驅動狀態)來判定旋轉方向，此係因為不管旋轉方向如何，未驅動線310a、310b及/或310c在旋轉三相信號中的每種發信號狀態下改變。
編碼方案亦可將資訊編碼於經主動驅動之導體310a、310b及310c中之兩者之極性408中。在3線實施之任何時間，導體310a、310b、 310c中之確切兩者係以處於相反方向之電流及/或以電壓差異驅動。在簡單實施中，可使用兩位元值412編碼資料412，其中一個位元係以相位轉變410之方向編碼且第二位元係編碼於電流狀態之極性408中。
時序圖400使用相位旋轉方向及極性兩者說明資料編碼。曲線402、404及406係關於分別針對多個相位狀態的三個線310a、310b及310c上攜載之信號。最初，相位轉變410在順時針方向上且最高有效位元係設定為二進位「1」，直至相位轉變410之旋轉在時間414處切換至逆時針方向，如由最高有效位元之二進位「0」所表示。最低有效位元反映處於每一狀態之信號之極性408。
根據本文所揭示之某些態樣，可將資料之一個位元編碼於3線、3相編碼系統中的旋轉或相位改變中，且可將額外位元編碼於兩個經驅動線之極性中。可藉由允許自當前狀態至任何可能狀態之轉變將額外資訊編碼於3線、3相編碼系統之每一轉變中。在針對每一相位給定3個旋轉相位及兩個極性的情況下，在3線、3相編碼系統中可得到6種狀態。因此，自任何當前狀態可得到轉變之5種狀態。因此，每個符號(轉變)可編碼log2(5)2.32個位元，此允許映射程式302接受16位元字組且以7個符號對其進行編碼。
N相資料傳送可使用諸如匯流排之通信媒體中提供之三個以上線。可同時驅動之額外信號線之使用提供狀態與極性之更多組合且允許在狀態之間的每一轉變處編碼更多位元之資料。此可顯著地改良系統之輸送量，且經由使用多個差動對傳輸資料位元之方法減少功率消耗，同時提供增加之頻寬。
在一實例中，編碼器可使用6個線傳輸符號，其中針對每一狀態驅動兩對線。6個線可標記為A至F，以使得在一種狀態下，線A及F為正驅動的，線B及E為負驅動的，且C及D為未驅動的(或未攜載電流)。針對六個線，可存在
個主動驅動線之可能組合，其中每一相位狀態具有
個不同極性組合。
主動驅動線之15個不同組合可包括：ABCD ABCE ABCF ABDE ABDF
ABEF ACDE ACDF ACEF ADEF
BCDE BCDF BCEF BDEF CDEF
在4個經驅動之線中，經驅動之兩個線之可能組合為正(且另外兩個必須為負)。極性之組合可包括：++-- +--+ +-+- -+-+ -++- --++
因此，不同狀態之總數目可經計算為15×6=90。為了保證符號之間的轉變，自任何當前狀態可得到89種狀態，且可在每一符號中編碼之位元之數目可計算為：每符號log2(89)6.47個位元。在此實例中，考慮到5×6.47=32.35個位元，32位元字組可由映射程式編碼至5個符號中。
可針對任何大小之匯流排驅動之線之組合的數目之通用方程式為匯流排中線之數目及同時驅動之線之數目的函數：
針對經驅動之線之極性之組合的數目的方程式為：
每符號之位元之數目為：
圖5為說明3線、3相通信鏈路之一實例中的6種可能相位極性狀態及30種可能狀態轉變之狀態圖500。狀態圖500中的可能狀態502、504、506、512、514及516包括圖4之圖450中展示之狀態。如實例狀 態元素520中所展示，狀態圖500中的每一狀態502、504、506、512、514及516包括展示(分別在線310a、310b及310c上傳輸之)信號A、B及C之發信號狀態的欄位522及展示由差動接收器(諸如圖7中描繪之差動接收器702a、702b、702c)得出的線電壓之減法結果之欄位524。舉例而言，在狀態502(+x)下，線A=+1、線B=-1且線C=0，從而產生差動接收器702a之輸出(A-B)=+2，差動接收器702b之輸出(B-C)=-1及差動接收器702c之輸出(C-A)=+1。如狀態圖所說明，狀態改變偵測電路704採用之轉變決策係基於差動接收器702a、702b及702c產生之5種可能位凖，該等位凖包括-2、-1、0、+1及+2電壓狀態。
圖6為說明3線、3相解碼器之某些態樣之圖600。差動接收器602及線狀態解碼器604經組態以提供三個信號線612a、612b及612c相對於彼此之狀態之數位表示，且偵測三個信號線612a、612b及612c之發信號狀態相較於先前符號週期中的三個信號線612a、612b及612c之發信號狀態的改變。三個信號線612a、612b及612c在符號週期期間之發信號狀態之數位表示可被稱為原符號(raw symbol)。一序列之七個連續原符號614由串行轉並行轉換器606組合以獲得待由解映射程式608處理之一組7個符號616。解映射程式608產生16個位元之輸出資料618，輸出資料618可在FIFO 610中緩衝以提供輸出資料620。
在操作中，線狀態解碼器604可自在線612a、612b及612c上接收之信號提取一序列之符號614。如本文中所揭示，基於發信號狀態解碼符號614，發信號狀態可表示為線612a、612b及612c上接收之信號之相位旋轉與極性之組合。線狀態解碼器可包括CDR 624，CDR 624提取可用於自線612a、612b及612c可靠地捕獲符號之時脈626。CDR 624可經組態以基於連續符號間隔之間的每一邊界處的線612a、612b及612c中之至少一者上的轉變的發生而產生時脈626。可延遲時脈626之邊緣以允許使用於所有線612a、612b及612c之時間穩定且藉此確保 針對解碼目的捕獲當前符號。
CDR使用之延遲可經組態以允許足以遮掩由差動接收器602在不同時間產生之多個邊緣之效應的一段時間。當某些狀態轉變導致不同差動接收器602產生可彼此在時間上分離之邊緣時，此等多個邊緣可出現。CDR 624可包括將對符號邊界處的首次出現邊緣之回應延遲直至可能已出現所有可能邊緣的延遲元件。可預期CDR 624之組件之效能變化影響多個邊緣之間的延遲，且CDR 624之效能之此等變化可藉由組態導致最壞情況之CDR 624之延遲來適應。效能變化可能由(例如)功率、電壓及熱(PVT)條件之變化導致。增加之延遲可限制通信鏈路中可使用的最大時脈速度。若所組態之延遲過短，則可針對單一符號產生多個時脈，此情況可導致傳輸器與接收器之間的同步損失。若延遲過長，則符號時間可能重疊，由此導致時脈恢復電路發生故障或針對兩個符號間隔產生單一脈衝。
圖7包括說明3線、3相解碼器中的時脈產生之某些態樣的示意性方塊圖700。一組差動接收器702a、702b及702c比較三個線710a、710b及710c中之每一者與三個線710a、710b及710c中之其他線。在所描繪之實例中，第一差動接收器702a比較線710a與710b之發信號狀態，第二差動接收器702b比較線710b與710c之狀態，且第三差動接收器702c比較線710a與710c之狀態。如本文中所描述，線710a、710b及710c中之至少一者之發信號狀態在每一符號邊界處改變。因此，狀態改變偵測電路704可偵測發信號狀態改變之發生，此係因為差動接收器702a、702b及702c中之至少一者之輸出在每一符號間隔之末端處改變。
可由單一差動接收器702a、702b或702c偵測某些發信號狀態轉變，而可由差動接收器702a、702b及702c中之兩者或兩者以上偵測其他發信號狀態轉變。在一實例中，兩個線之發信號狀態或相對狀態在 轉變後可能未改變且相應差動接收器702a、702b或702c之輸出在符號轉變後亦可能未改變。在另一實例中，線對702a、702b及/或702c中之兩個線在第一時間間隔中可能處於相同狀態，且兩個線在第二時間間隔中可能處於相同的第二狀態，以使得相應差動接收器702a、702b或702c在相位轉變後可能未改變。因此，時脈產生電路706可包括發信號狀態改變偵測電路及邏輯704，發信號狀態改變偵測電路及邏輯704監視所有差動接收器702a、702b及702c之輸出以便判定發信號狀態轉變在何時發生。時脈產生電路可基於所偵測到的發信號狀態轉變產生接收時脈708。
可在不同時間在不同線710a、710b及/或710c上偵測發信號狀態之改變。發信號狀態改變之偵測時序可根據已發生之發信號狀態改變之類型而變化。在圖7中展示之簡化時序圖750中說明此可變性之結果。僅為說明之清晰性，為表示發信號狀態改變偵測電路704及/或差動接收器702a、702b及702c之輸出的標記722、724及726指派不同高度。標記722、724及726之相對高度與電壓或電流位凖、極性或用於時脈產生或資料解碼之加權值無特定關係。時序圖750說明與三個線710a、710b及710c上傳輸之符號相關聯的轉變之時序效應。在時序圖750中，一些符號之間的轉變可導致可變捕獲窗730a、730b、730c、730d、730e、730f及/或730g(統稱為符號捕獲窗730)，在該等窗期間符號可經可靠地捕獲。所偵測到的發信號狀態改變之數目及其相對時序可導致時脈信號708之抖動。
符號窗730之大小之可變性及抖動可能係部分地由線710a、710b及710c之電特性導致，如圖8中描繪之簡單實例800所說明。轉變時間可能受信號上升時間之可變性及/或由製程公差、電壓及電流源之變化及穩定性以及操作溫度引起之偵測電路之可變性影響。轉變時間之較大可變性可歸因於3相信令中不同電壓或電流位凖之存在。於圖8中 描繪簡化「電壓位凖」實例，圖8說明單個線710a、710b或710c中的轉變時間。第一符號(Sym n )802可於在時間822處結束之符號間隔內傳輸，第二符號(Sym n+1)可於在時間824處結束之符號間隔內傳輸，且第三符號(Sym n+2)806可於在時間826處結束之符號間隔內傳輸，在時間826處開始第四符號(Sym n+3)808之傳輸。自由第一符號802判定之狀態至對應於第二符號804之狀態的轉變可在可歸因於線710a、710b或710c中的電壓達到臨限電壓818及/或820所花費之時間的第一延遲812後偵測到。臨限電壓可用於判定線710a、710b或710c之狀態。自由第二符號804判定之狀態至第三符號806之狀態的轉變可在可歸因於線710a、710b或710c中的電壓達到臨限電壓818及/或820中之一者所花費之時間的第二延遲814後偵測到。自由第三符號806判定之狀態至第四符號808之狀態的轉變可在可歸因於線710a、710b或710c中的電壓達到臨限電壓818及/或820所花費之時間的第三延遲816後偵測到。
如所描繪，第三延遲816可比第一延遲812短，且第二延遲814可為最長延遲。第二延遲814可為最長延遲，此係因為狀態0為未驅動狀態且線710a、710b或710c中的電壓可緩慢偏向臨限電壓820，而第一延遲812及第二延遲816與轉變相關聯，在該等轉變中，線710a、710b或710c分別主動轉向-1狀態及+1狀態。
圖9為展示可自多個符號間隔902之重疊產生的簡化眼圖之圖。信號轉變區域904表示不確定性時間段，其中可變信號上升時間妨礙可靠解碼。可在表示其間符號為穩定的且可經可靠地接收及解碼之時間段之「眼圖張開區(eye opening)」906中可靠地判定狀態資訊。在一實例中，可判定眼圖張開區906在信號轉變區域904之末端912處開始，且在符號間隔902之終點914處結束。在圖9所描繪之實例中，可判定眼圖張開區906在信號轉變區域904之末端912處開始，且在連接器710a、710b、710c之發信號狀態及/或三個差動接收器702a、702b 及702c之輸出已開始改變的時間916處結束。
經組態用於N相編碼之通信鏈路220之最大速度可受到與所接收信號眼圖張開區906相比之信號轉變區域904的持續時間之限制。例如，符號間隔902之最短時段可受與圖6中說明之N相解碼器600中的CDR電路624相關聯或圖7之時脈產生電路707中的嚴格設計裕度之約束。不同發信號狀態轉變可與對應於兩個或兩個以上線710a、710b及/或710c之信號轉變時間的不同變化相關聯，由此導致接收器件中的差動接收器702a、702b及702c之輸出在相對於符號邊界908之不同時間改變，至差動接收器702a、702b及702c之輸入在該符號邊界908處開始改變。接收器件中的多個差動接收器702a、702b及702c之輸出之間的所接收信號轉變時間的較大差異通常要求在CDR電路624中實施延遲元件，該延遲元件具有超過轉變區域時間904之最短延遲。在一實例中，可將延遲元件提供於圖7中展示之狀態改變偵測電路704及/或時脈產生電路706中之一或多者中。由此延遲元件提供之最長延遲時間可能不超過眼圖張開區906之結束邊緣916，在一些情況下，該結束邊緣916可與時間914處的下一符號間隔之開始重合。在較快資料速率下，眼圖張開區906相比符號間隔902可變小，且符號轉變可變性之效應可判定最大符號傳輸速率。
任何單一轉變之持續時間不可能跨越信號轉變區域(t △J)904之全部範圍，此係因為在單一符號轉變期間不可能發生最短可能信號轉變時間及最長可能轉變時間。在一實例中，可由針對所有可能符號轉變在差動接收器702a、702b或702c之輸出處偵測到之第一零交叉910之時間及在差動接收器702a、702b或702c之輸出處偵測到之最後零交叉912之時間限制信號轉變區域904。在差動接收器702a、702b或702c之輸出處觀測到的轉變時間對應於在輸入至連接器及/或線710a、710b或710c之驅動器308之後連接器及/或線710a、710b或710c達到下一狀 態所花費之時間。可基於連接器及/或線710a、710b或710c之特性及所涉及之狀態轉變之類型判定最長可能轉變時間。在一實例中，可藉由信號之上升或下降時間來判定最長可能轉變時間。可藉由初始及/或最終狀態之性質及電壓位凖來判定上升及下降時間。通常，最長可能轉變時間對應於主動驅動狀態與未驅動狀態之間的轉變。
轉變區域904之t △J之高值可導致與CDR電路624或時脈產生電路706相關聯之設計難度增加。舉例而言，時脈產生電路706可使用由三個差動接收器輸出702a、702b及702c之第一零交叉觸發的延遲元件或計時器。所有三個差動接收器702a、702b及702c之輸出之狀態在所有差動接收器702a、702b及702c達到其最終狀態之前可能不會經安全取樣，該最終狀態可由眼圖張開區906來定義。因此，可在轉變區域904之起點910或估計起點處觸發延遲元件或計時器，且理想地，計時器在轉變區域904之末端912後立刻到期，時脈產生電路706可在此刻輸出用於取樣三個差動接收器702a、702b及702c之輸出的時脈邊緣。
在一些系統中，CDR電路624中的延遲元件可受製程變化、電路供電電壓及模溫(PVT變化)之影響，且可產生顯著不同之延遲。在此等系統中，CDR電路624之標稱作業條件一般由設計設定以在眼圖張開區906中間某處產生時脈邊緣，以便確保在轉變區域904之末端912之後且在至下一符號之轉變區域之開始914之前出現時脈邊緣，即使在最壞PVT效應下亦如此。當轉變區域904相比眼圖張開區906較大時，設計保證眼圖張開區906內之時脈邊緣的CDR電路624之難度可能增大。舉例而言，典型的延遲元件可產生在所有PVT條件下改變2倍之延遲值，且眼圖張開區906必須大於轉變區域904，以使得可選擇非可調整延遲值。根據本文中所描述之某些態樣，經動態組態之延遲可解決延遲電路之效能之操作變化。
圖10及圖11包括說明自第一狀態至第二狀態之某些可能轉變之簡 化實例的時序圖1000及1100。初始狀態可為驅動狀態，具有至另一驅動狀態或至未驅動狀態之可能轉變。圖10中說明之實例描述三種狀態轉變+x至-x、+x至+y及+x至+z之轉變對準。此三種狀態轉變中發生之狀況可以圖5展示之30種可能狀態轉變中之18種呈現。
時序圖1002、1012及1022說明差動接收器702a、702b及702c之輸出(AB、BC、CA)，該等輸出表示耦接至差動接收器702a、702b及702c之輸入之信號線710a、710b及710c之對之間的差異。時序圖1002、1012及1022覆蓋圖集1050中展示之信號轉變之前及之後的時間段。時序圖1002及1052係關於自符號(+x)502至符號(-x)512之轉變，其中信號A自+1狀態轉變至-1狀態、信號B自-1狀態轉變至+1狀態且信號C維持在0狀態。因此，AB差動接收器702a可在轉變1006之前量測到+2差異且在轉變1006之後量測到-2差異，BC差動接收器702b可在轉變1004之前量測到-1差異且在轉變1004之後量測到+1差異，且CA差動接收器702c可在轉變1004之前量測到-1差異且在轉變1004之後量測到+1差異。在此實例中，轉變1004及1006兩者具有零交叉的時間接近，此可歸因於最終狀態為驅動狀態。
時序圖1012及1054係關於自符號(+x)502至符號(+y)504之轉變，其中信號A自+1狀態轉變至0狀態、信號B自-1狀態轉變至+1狀態且信號C自0狀態轉變至-1狀態。因此，AB差動接收器702a可在轉變1016之前量測到+2差異且在轉變1016之後量測到-1差異，BC差動接收器702b可在轉變1014之前量測到-1差異且在轉變1014之後量測到+2差異，且CA差動接收器702c可在轉變1018之前量測到-1差異且在轉變1018之後量測到-1差異(實質上，無轉變)。在此實例中，轉變1014與1016具有由顯著時間段分離之零交叉。可出現差異的原因在於BC轉換1014涉及具有最終驅動狀態之兩個信號，而AB轉變1016係關於具有最終未驅動狀態之一個信號。
時序圖1022及1056係關於自符號(+x)502至符號(+z)506之轉變，其中信號A自+1狀態轉變至-1狀態，信號B自-1狀態轉變至0狀態轉變且信號C自0狀態轉變至+1狀態。因此，AB差動接收器702a可在轉變1026之前量測到+2差異且在轉變1026之後量測到-1差異，BC差動接收器702b可在轉變1028之前量測到-1差異且在轉變1028之後量測到-1差異(實質上無轉變)，且CA差動接收器702c可在轉變1024之前量測到-1差異且在轉變1024之後量測到+2差異。在此實例中，CA轉變1024與AB轉變1026具有由顯著時間段分離之零交叉。差異可歸因於CA轉變1024涉及兩者均具有最終驅動狀態之信號A及C，而AB轉變1026涉及具有最終未驅動狀態之一個信號(B信號)。
圖11中說明之實例描述狀態轉變+x至-y 1102及+x至-z 1112之轉變對準。在此等實例中，針對所說明之每一轉變，僅一個差動接收器702a、702b或702c偵測到零交叉。時序圖1102及1112說明在圖集1150中展示之信號轉變之前及之後可在差動接收器702a、702b及702c處量測到的信號線710a、710b及710c之間的差異(分別為信號A、B及C)。時序圖1102及1152係關於自符號(+x)502至符號(-y)514之轉變，其中信號A自+1狀態轉變至未驅動(0)狀態，信號B自-1狀態轉變至(0)未驅動狀態且信號C自未驅動(0)狀態轉變至-1狀態。因此，僅CA差動接收器702c觀測到轉變處的零交叉。
時序圖1112及1154係關於自符號(+x)502至符號(-z)516之轉變，其中信號A維持在+1狀態，信號B維持在-1狀態且信號C自0狀態轉變至+1狀態。因此，僅BC差動接收器702b觀測到轉變處的零交叉。
多線介面上的信號之上升及下降時間的變化及監視信號之接收器之效能的差異可能導致轉變區域904(見圖9)，可在該轉變區域904期間產生符號轉變之多個偵測。CDR電路624(見圖6)可經組態以延遲樣本時脈之產生直至已發生所有可能轉變偵測之後。在一實例中， CDR電路可在符號轉變之首次偵測之後起始延遲且可在延遲時段期間忽略或抑制進一步轉變。若延遲時段過長，則延遲時段之持續時間可影響最大符號傳輸速率且可使效能降級。根據本文中所描述之某些態樣，可提供訓練序列或前置碼，其允許將延遲時段校準至所觀測轉變區域904。換言之，前置碼可用於判定針對線之不同組合上的各種發信號狀態改變之轉變偵測之間的最大可變性。基於轉變時序之最大可變性計算之延遲時段可用於產生可用於抑制在轉變區域904中發生之額外轉變的最佳時脈遮罩。可在每一資料傳輸之前傳輸前置碼以啟用時脈遮罩之動態再校準，由此解決由正常操作期間PVT條件下之改變引起之變化。
亦參看圖12且根據本文所揭示之某些態樣，M線、N相通信介面上的傳輸可包括產生轉變序列之前置碼1202，其中每一轉變可由僅單一差動接收器702a、702b或702c偵測。接收器可使用此前置碼1202判定傳輸時脈之時段且接收器可使用前置碼基於轉變偵測時間之量測最佳化由CDR 624使用之延遲。傳輸時脈及延遲隨後可用於解碼一或多個封包1206中的同步字組1204及/或資料。
在3線、3相通信介面之實例中，三個線710a、710b及710c之發信號狀態可由在三個線710a、710b及710c上傳輸之前置碼來控制。前置碼可包括校準序列{+x,-y,+z,-x,+y,-z,+x...}及/或其反向旋轉版本{+x,-z,+y,-x,+z,-y,+x...}。時序圖1250說明序列{+x,-y,+z,-x,+y,-z,+x...}，其展示差動接收器702a、702b及702c之輸出1252、1254及1256以及自前置碼1202產生之校準時脈1258。
可靜態或動態地定義前置碼1202中的校準序列。在一實例中，傳輸器及接收器可預編碼或預組態有包括一系列轉變之前置碼1202，該等轉變在差動接收器702a、702b及702c中僅產生一個零交叉。在另一實例中，前置碼1202可包括可由接收器及/或傳輸器指定且使用單 獨控制介面傳達的可程式化序列。可根據應用需要選擇前置碼型樣。
圖13為說明可用於產生校準時脈1258之簡化校準電路1302的方塊圖1300。校準時脈1258可來源於三個差動接收器1304之一或多個輸出上的轉變。校準電路1302可由校準時脈1258計時。可將前置碼1202中的校準序列組態為格雷碼，以使得僅一個接收器1304之輸出在每一轉變處改變。
在所說明之3線、3相實例中，狀態機1320控制校準電路1302之操作。可按需要使用或由應用指示另一類型之控制器或處理電路，包括(例如)使用定序器、嵌入式處理器、數位信號處理器及/或一些其他處理器件之處理電路。在輸入1310a、1310b及1310c處接收表示傳輸線之電條件之信號，且將信號提供至提供輸出之差動接收器1304，該等輸出可表示輸入1310a、1310b及1310c之對之所有組合的比較結果。互斥或閘(XOR)1308a、1308b及1308c比較差動接收器1304中之每一者之輸出與各別差動接收器1304之輸出之延遲版本。可使用延遲元件1306a、1306b及1306c產生延遲版本。XOR 1308a、1308b及1308c之輸出提供脈衝信號，其中脈衝之寬度具有對應於由各別延遲元件1306a、1306b及1306c引入之延遲的持續時間或寬度。或閘(OR gate)1318組合XOR 1308a、1308b及1308c之輸出以產生校準時脈信號1258，該信號包括對應於針對任何輸入1302對偵測到之轉變的所有脈衝。
將校準時脈信號1258提供至包括計時延遲線1312及多工器1314之可程式化延遲元件1330。藉由由狀態機1320提供之選擇輸入1322之值判定為了校準時脈信號1258上之脈衝穿過延遲元件1330所花費之時間。校準時脈信號1258上的每一脈衝啟動可使用「D」暫存器1316實施之觸發器之「設定」輸入。當校準時脈信號1258之延遲版本1334中的第一脈衝退出延遲元件1330時重設D暫存器1316。在該實例中，多 工器1314選擇延遲線1312之n個漸進延遲輸出(延遲抽頭(delay tap))中之一者作為延遲元件1330之輸出。藉由由狀態機1320控制之輸入值1322來選擇抽頭。
狀態機1320可經組態以藉由基於逐次近似演算法、線性搜尋演算法或另一合適搜尋演算法進行搜尋來判定合適的延遲值。狀態機1320可經組態以找到近似對應於一個符號週期(其可表達為傳輸時脈頻率)之延遲間隔的延遲抽頭。時脈產生電路706(見圖7)可使用此相同延遲間隔以控制接收時脈之頻率及判定何時將對資料進行取樣。在一實例中，時脈產生電路706可藉由自符號時間減去延遲量以使得延遲穩妥地包含在一個符號週期內來判定取樣點。
可基於接收時脈週期及取樣延遲產生時脈遮罩，其中時脈遮罩確保在解碼器612a、612b及612c之輸入處的信號穩定時對資料進行取樣。可藉由針對每次傳輸校準時脈產生電路706而在不顧及PVT變化的情況下確保輸入信號之穩定性。以此方式，可減輕可歸因於時脈遮罩之PVT變化的對電路之最大速度之限制。
在一實例中，狀態機1320可將多工器選擇輸入1322設定為相對較大值以偵測指示轉變之第一脈衝。在一實例中，可將多工器選擇輸入1322設定為位於可能值範圍中間之值。針對每一隨後脈衝，狀態機1320可減小或增大多工器選擇輸入值1322，直至判定出傳輸時脈之週期。狀態機1320可將選擇輸入1320增加或減少針對選擇輸入值1322之每一隨後改變減半的增量。針對每個轉變，當與轉變相關聯之第一脈衝在與相同轉變相關聯之最後脈衝之後退出延遲元件1330時，可判定傳輸時脈之週期。
實務上，退出延遲元件1330之脈衝清除D暫存器1316，而校準時脈信號1258之延遲版本1334中的脈衝設定D暫存器1316。狀態機1320監視D暫存器1316之輸出且可根據需要增大或「減小(back off)」延遲 值以獲得最佳化延遲值。狀態機1320亦監視及回應指示在輸入1302對上偵測到之轉變的校準時脈信號1258中之脈衝。在一實例中，狀態機藉由校準時脈信號1258計時。狀態機1320可進一步經調適或組態以實現來自前置碼1202之傳輸時脈之量測。
圖14為說明使用處理電路1402之一裝置的硬體實施之簡化實例的概念圖1400，該處理電路1402可經組態以執行本文中所揭示之一或多個功能。根據本發明之各種態樣，可使用處理電路1402實施用於三相時脈恢復延遲校準的本文中所揭示之元件或元件之任何部分或元件之任何組合。處理電路1402可包括由硬體與軟體模組之某一組合控制之一或多個處理器1404。處理器1404之實例包括微處理器、微控制器、數位信號處理器(DSP)、場可程式閘陣列(FPGA)、可程式化邏輯器件(PLD)、狀態機、定序器、閘控邏輯、離散硬體電路及經組態以執行貫穿本發明描述之各種功能性之其他合適硬體。一或多個處理器1404可包括執行特定功能且可藉由軟體模組1416中之一者組態、擴充或控制之專用處理器。舉例而言，可將處理電路組態為頻道處理器、訊框處理器及適用於處置資料之編碼及解碼以供在一或多個無線網路上傳輸的其他處理器。可經由初始化期間載入之軟體模組1416之組合組態一或多個處理器1404，且藉由在操作期間載入或卸載一或多個軟體模組1416進一步組態一或多個處理器1404。
在所說明之實例中，可使用大體由匯流排1410表示之匯流排架構實施處理電路1402。視處理電路1402之特定應用及總體設計約束而定，匯流排1410可包括任何數目之互連匯流排及橋接器。匯流排1410將包括一或多個處理器1404之各種電路與儲存器1406連結在一起。儲存器1406可包括記憶體器件及大容量儲存器件，且在本文中可被稱為電腦可讀媒體。匯流排1410亦可連結各種其他電路，諸如時序源、計時器、周邊設備、電壓調節器及電源管理電路。匯流排介面1408可在 匯流排1410與收發器1412之間提供介面。收發器1412提供用於經由傳輸媒體與各種其他裝置通信之構件。視裝置之性質而定，亦可提供使用者介面1418(例如，小鍵盤、顯示器、揚聲器、麥克風、操縱桿)，且該使用者界面1418可直接或經由匯流排介面1408以通信方式耦接至匯流排1410。
處理器1404可負責管理匯流排1410及可能包括儲存於電腦可讀媒體中的軟體之執行的一般處理，電腦可讀媒體可包括儲存器1406。就此而言，包括處理器1404之處理電路1402可用於實施本文中所揭示之任何方法、功能及技術。儲存器1406可用於儲存當執行軟體時由處理器1404操縱之資料，且軟體可經組態以實施本文中所揭示之方法中之任一者。
處理電路1402中的一或多個處理器1404可執行軟體。軟體應被廣泛地解釋為意謂指令、指令集、碼、碼段、程式碼、程式、次程式、軟體模組、應用程式、軟體應用程式、軟體套件、常式、次常式、物件、可執行碼、執行緒、程序、函式、演算法等等，而無論是被稱為軟體、韌體、中間軟體、微碼、硬體描述語言或是其他者。軟體可能以電腦可讀形式駐留於儲存器1406中或外部電腦可讀媒體中。電腦可讀媒體及/或儲存器1406可為非暫時電腦可讀媒體。非暫時電腦可讀媒體包括(藉由實例)磁性儲存器件(例如，硬碟、軟磁碟、磁條)、光碟(例如，光碟片(CD)或多樣化數位光碟(DVD))、智慧卡、快閃記憶體器件(例如，「快閃磁碟機」、卡、棒或隨身碟)、隨機存取記憶體(RAM)、唯讀記憶體(ROM)、可程式化ROM(PROM)、可抹除PROM(EPROM)、電可抹除PROM(EEPROM)、暫存器、抽取式磁碟及用於儲存可由電腦存取及讀取之軟體及/或指令的任何其他合適媒體。電腦可讀媒體及/或儲存器1406亦可包括(藉由實例)載波、傳輸線及用於傳輸可由電腦存取及讀取之軟體及/或指令的任何其他合適媒 體。電腦可讀媒體及/或儲存器1406可駐留於處理電路1402中、處理器1404中、處理電路1402外，或跨越包括處理電路1402之多個實體而分佈。電腦可讀媒體及/或儲存器1406可體現在電腦程式產品中。藉由實例，電腦程式產品可包括在封裝材料中之電腦可讀媒體。熟習此項技術者將認識到如何視特定應用及強加於整個系統之總設計約束而定來最佳地實施貫穿本發明所呈現的所描述之功能性。
儲存器1406可維護在可載入碼段、模組、應用程式、程式等等中維護及/或組織之軟體，其在本文中可被稱為軟體模組1416。軟體模組1416中之每一者可包括指令及資料，該等指令及資料在安裝或載入於處理電路1402上及由一或多個處理器1404執行時促成控制一或多個處理器1404之操作之執行時間影像1414。當被執行時，某些指令可使得處理電路1402執行根據本文所描述之某些方法、演算法及處理過程之功能。
可在處理電路1402之初始化期間載入一些軟體模組1416，且此等軟體模組1416可組態處理電路1402以實現本文中所揭示之各種功能之執行。舉例而言，一些軟體模組1416可組態處理器1404之內部器件及/或邏輯電路1422，且可管理對諸如收發器1412、匯流排介面1408、使用者介面1418、計時器、數學共處理器等之外部器件的存取。軟體模組1416可包括與中斷處置器及器件驅動器互動且控制對由處理電路1402提供之各種資源之存取的控制程式及/或作業系統。資源可包括記憶體、處理時間、對收發器之存取、使用者介面1418等。
處理電路1402之一或多個處理器1404可為多功能的，藉此可載入及組態一些軟體模組1416以執行不同功能或相同功能之不同例項。一或多個處理器1404可額外適用於管理回應於來自(例如)使用者介面1418、收發器1412及器件驅動器之輸入而起始之背景任務。為了支援多個功能之執行，可組態一或多個處理器1404以提供多任務環境，藉 此將複數個功能中之每一者實施為按需要由一或多個處理器1404服務之一組任務。在一實例中，可使用在不同任務之間傳遞處理器1404之控制的分時程式1420來實施多任務環境，藉此在完成任何未完成操作及/或回應於諸如中斷之輸入後，每一任務將一或多個處理器1404之控制返回至分時程式1420。當任務具有一或多個處理器1404之控制時，處理電路實質上專用於由與控制任務相關聯之功能提出之目的。分時程式1420可包括作業系統、傳送基於循環之控制的主迴路、根據功能之優先級分配一或多個處理器1404之控制的功能及/或藉由將一或多個處理器1404之控制提供至處置功能而回應於外部事件的中斷驅動主迴路。
圖15為說明M線、N相通信鏈路之校準方法之流程圖。在步驟1502處，可偵測多線通信介面之三個或三個以上線之發信號狀態之一系列轉變。該系列轉變中之每一轉變可對應於在多線通信介面上傳輸之前置碼中的連續符號之間的邊界。可藉由複數個偵測器中之單一偵測器偵測該系列轉變中之每一轉變。可組態複數個偵測器中之每一偵測器以判定多線通信介面之兩個線之發信號狀態之間的差異。該兩個線可攜載多相信號之不同版本。複數個偵測器可包括差動接收器，且可組態每一差動接收器以與其他差動接收器自一對不同線接收信號。
在步驟1504處，可自該系列轉變導出接收時脈。例如，可使用CDR導出接收時脈。
在步驟1506處，可基於該系列轉變判定轉變區域。轉變區域可對應於一時間段，在該時間段期間，多線通信介面之線之發信號狀態為不斷改變的或不穩定的。
在步驟1508處，可校準對應於轉變區域之持續時間的延遲時段。可藉由估計該系列轉變中之轉變之間的時差及基於時差中之最大者計算延遲時段來校準延遲時段。可相對於接收時脈估計該系列轉變 中之轉變之間的時差。可使用逐次近似演算法或線性搜尋演算法校準延遲時段。
在步驟1510處，可在前置碼之終止後自多線通信介面接收資料符號。可使用基於延遲時段修改的接收時脈之一版本接收資料符號。可藉由捕獲CDR中的多線通信介面之線之發信號狀態或使用由CDR產生之時脈來接收資料符號。可藉由偵測對應於第一資料符號與第二資料符號之間的邊界的首次偵測轉變及忽略由延遲時段定義之一時間段內的其他轉變偵測來接收資料符號。其他轉變偵測可對應於第一資料符號與第二資料符號之間的邊界。可在延遲時段過期後捕獲資料符號。
在一實例中，前置碼係基於格雷碼。前置碼可包括在耦接至多線通信介面之傳輸器件與接收器件之間傳達的控制資訊中所識別之符號序列。
圖16為說明使用處理電路1602之裝置的硬體實施之簡化實例的圖1600，該處理電路1602可包括定序器或狀態機。處理電路1602可使用大體由匯流排1620表示之匯流排架構來實施。視處理電路1620之特定應用及總設計約束而定，匯流排1602可包括任何數目之互連匯流排及橋接器。匯流排1620將包括一或多個處理器及/或硬體模組之各種電路鏈路在一起，一或多個處理器及/或硬體模組由處理器1616、模組或電路1604、1606及1608、可組態以經由連接器或線1614通信之線路介面電路1612及電腦可讀儲存媒體1618表示。匯流排1620亦可連結各種其他電路，諸如時序源、周邊設備、電壓調節器及電源管理電路。CDR 1624可連接至匯流排。
處理器1616負責一般處理，包括執行儲存於電腦可讀儲存媒體1618上的軟體。當由處理器1616執行時，軟體使得處理電路1602執行先前針對任何特定裝置描述之各種功能。當由處理器1616執行時，軟 體可使得處理電路1602控制適用於執行先前描述之各種功能中之一或多者之邏輯及器件。電腦可讀儲存媒體1618亦可用於儲存當執行軟體時由處理器1616操縱之資料。處理電路1602進一步包括模組1604、1606、1608及1610之中至少一者。模組1604、1606、1608及1610可為在處理器1616中執行、在電腦可讀儲存媒體1618中駐留/儲存之軟體模組、耦接至處理器1616之一或多個硬體模組或其某一組合。模組1604、1606、1608及1610可包括微控制器指令、狀態機組態參數或其某一組合。
在一組態中，用於無線通信之裝置1600包括：經組態以偵測多線通信介面1614之三個或三個以上線之發信號狀態的一系列轉變的模組及/或電路1604、1614；經組態以自該系列轉變導出接收時脈之模組及/或電路1624；經組態以基於該系列轉變判定轉變區域之模組及/或電路1606、1614、1624；經組態以校準對應於轉變區域之持續時間之延遲時段的模組及/或電路1608；及經組態以在前置碼之終止後自多線通信介面1614接收及/或解碼資料符號的模組及/或電路1610、1624。
可(例如)使用處理器206或236、實體層驅動器210或240及儲存媒體208及238之某一組合實施前述構件。
應理解，所揭示之處理程序中之步驟的特定次序或階層架構為例示性做法之一說明。應理解，基於設計偏好，可重新配置該等處理程序中之步驟的特定次序或階層架構。隨附之方法請求項按範例次序來呈現各種步驟之要素且並不意欲限於所呈現之特定次序或階層架構。
提供先前描述以使熟習此項技術者能夠實踐本文中描述之各種態樣。對此等態樣之各種修改對於熟習此項技術者將為顯而易見的，且可將本文中定義之一般原理應用於其他態樣。因而，申請專利範圍 並不意欲限於本文中所示之態樣，而與語言申請專利範圍最廣泛地一致，其中除非特定地如此規定，以單數形式引用一元件並不意欲意謂「一個且僅一個」，而是意謂「一或多個」。除非另外特定地規定，否則術語「一些」指一或多個。一般熟習此項技術者已知或稍後將已知的貫穿本發明而描述之各種態樣之元件的所有結構及功能均等物皆以引用的方式明確地併入本文中且意欲藉由申請專利範圍來涵蓋。此外，本文中所揭示之任何內容皆不意欲貢獻給社會公眾，而不管該揭示內容是否明確地陳述於申請專利範圍中。請求項元件不應被解釋為構件加功能，除非明確使用片語「用於…之構件」來引述該元件。
1502‧‧‧步驟
1504‧‧‧步驟
1506‧‧‧步驟
1508‧‧‧步驟
1510‧‧‧步驟

Claims (30)

  1. 一種校準方法，其包含：偵測一多線通信介面之三個或三個以上線之發信號狀態的一系列轉變，其中該系列轉變中之每一轉變對應於在該多線通信介面上傳輸之一前置碼中的連續符號之間的一邊界；自該系列轉變導出一接收時脈；基於該系列轉變判定一轉變區域；校準對應於該轉變區域之一持續時間的一延遲時段；及在該前置碼之終止後自該多線通信介面接收資料符號，其中該等資料符號係使用基於該延遲時段修改的該接收時脈之一版本而接收。
  2. 如請求項1之校準方法，其中接收該等資料符號包含：偵測對應於一第一資料符號與一第二資料符號之間的一邊界的一首次偵測轉變；及忽略由該延遲時段定義之一段時間內的其他轉變偵測，其中該等其他轉變偵測對應於該第一資料符號與該第二資料符號之間的該邊界。
  3. 如請求項1之校準方法，其中校準該延遲時段包含：估計該系列轉變中之轉變之間的時差；及基於該等時差中之一最大者計算該延遲時段。
  4. 如請求項3之校準方法，其中相對於該接收時脈估計該系列轉變中之轉變之間的該等時差。
  5. 如請求項1之校準方法，其中藉由複數個偵測器中之一單一偵測器偵測該系列轉變中之每一轉變，且其中該複數個偵測器中之每一偵測器經組態以判定該多線通信介面之兩個線之發信號狀 態之間的一差異。
  6. 如請求項5之校準方法，其中該兩個線攜載一多相信號之不同版本。
  7. 如請求項5之校準方法，其中該複數個偵測器包含差動接收器，其中每一差動接收器經組態以與其他差動接收器自一對不同線接收信號。
  8. 如請求項1之校準方法，其中該前置碼係基於一格雷碼。
  9. 如請求項1之校準方法，其中該前置碼包含在耦接至該多線通信介面之一傳輸器件與一接收器件之間傳達的控制資訊中所識別之一序列符號。
  10. 如請求項1之校準方法，其中使用一逐次近似演算法或一線性搜尋演算法校準該延遲時段。
  11. 一種裝置，其包含：用於偵測一多線通信介面之三個或三個以上線之發信號狀態中的一系列轉變的構件，其中該系列轉變中之每一轉變對應於在該多線通信介面上傳輸之一前置碼中的連續符號之間的一邊界；用於自該系列轉變導出一接收時脈的構件；用於基於該系列轉變判定一轉變區域的構件；用於校準對應於該轉變區域之一持續時間的一延遲時段的構件；及用於在該前置碼之終止後自該多線通信介面接收資料符號的構件，其中該等資料符號係使用基於該延遲時段修改的該接收時脈之一版本而接收。
  12. 如請求項11之裝置，其中用於接收該等資料符號之該構件經組態以： 偵測對應於一第一資料符號與一第二資料符號之間的一邊界的一首次偵測轉變；及忽略由該延遲時段定義之一段時間內偵測到的對應於該第一資料符號與該第二資料符號之間的該邊界的至少一個其他轉變。
  13. 如請求項11之裝置，其中用於校準該延遲時段之該構件經組態以：估計該系列轉變中之轉變之間的時差；及基於該等時差中之一最大者計算該延遲時段。
  14. 如請求項11之裝置，其中藉由複數個偵測器中之一單一偵測器偵測該系列轉變中之每一轉變，其中該複數個偵測器中之每一偵測器經組態以判定該多線通信介面之兩個線之發信號狀態之間的一差異。
  15. 如請求項14之裝置，其中該複數個偵測器包含差動接收器，每一差動接收器與其他差動接收器自一對不同線接收信號。
  16. 如請求項11之裝置，其中用於接收資料符號之該構件經組態以：使用基於該延遲時段之一時脈遮罩，其中該時脈遮罩藉由阻斷一第一資料符號與一第二資料符號之間的一邊界處的多個轉變之偵測來適應該前置碼中之一序列符號中之兩個或兩個以上連續符號之間的時差。
  17. 一種裝置，其包含：一處理電路，其經組態以：偵測一多線通信介面之三個或三個以上線之發信號狀態的一系列轉變，其中該系列轉變中之每一轉變對應於在該多線通信介面上傳輸之一前置碼中的連續符號之間的一邊界；自該系列轉變導出一接收時脈； 基於該系列轉變判定一轉變區域；校準對應於該轉變區域之一持續時間的一延遲時段；及在該前置碼之終止後自該多線通信介面接收資料符號，其中該等資料符號係使用基於該延遲時段修改的該接收時脈之一版本而接收。
  18. 如請求項17之裝置，其中該處理電路經組態以：偵測對應於一第一資料符號與一第二資料符號之間的一邊界的一首次偵測轉變；及忽略在由該延遲時段定義之一段時間內對應於該第一資料符號與該第二資料符號之間的該邊界的其他所偵測轉變。
  19. 如請求項17之裝置，其中該處理電路經組態以：估計該系列轉變中之轉變之間的時差；及基於該等時差中之一最大者計算該延遲時段。
  20. 如請求項19之裝置，其中相對於該接收時脈估計該系列轉變中之轉變之間的該等時差。
  21. 如請求項17之裝置，其進一步包含：複數個偵測器，其中每一偵測器經組態以判定該多線通信介面之兩個線之發信號狀態之間的一差異，其中藉由該複數個偵測器中之一單一偵測器偵測該系列轉變中之每一轉變。
  22. 如請求項21之裝置，其中該兩個線攜載一多相信號之不同版本。
  23. 如請求項21之裝置，其中該複數個偵測器包含差動接收器，其中每一差動接收器經組態以與其他差動接收器自一對不同線接收信號。
  24. 一種處理器可讀儲存媒體，其具有一或多個指令，該一或多個指令在由至少一個處理電路執行時使得該至少一個處理電路： 偵測一多線通信介面之三個或三個以上線之發信號狀態的一系列轉變，其中該系列轉變中之每一轉變對應於在該多線通信介面上傳輸之一前置碼中的連續符號之間的一邊界；自該系列轉變導出一接收時脈；基於該系列轉變判定一轉變區域；校準對應於該轉變區域之一持續時間的一延遲時段；在該前置碼之終止後自該多線通信介面接收資料符號，其中該等資料符號係使用基於該延遲時段修改的該接收時脈之一版本而接收。
  25. 如請求項24之儲存媒體，其中該儲存媒體包括用於使得該至少一個處理電路執行以下操作之指令：偵測對應於一第一資料符號與一第二資料符號之間的一邊界之一首次偵測轉變；及在由該延遲時段定義之一段時間內，忽略對應於該第一資料符號與該第二資料符號之間的該邊界的其他所偵測轉變。
  26. 如請求項24之儲存媒體，其中該儲存媒體包括用於使得該至少一個處理電路執行以下操作之指令：估計該系列轉變中之轉變之間的時差；及基於該等時差中之一最大者計算該延遲時段。
  27. 如請求項26之儲存媒體，其中相對於該接收時脈估計該系列轉變中之轉變之間的該等時差。
  28. 如請求項24之儲存媒體，其中藉由複數個偵測器中之一單一偵測器偵測該系列轉變中之每一轉變，其中該複數個偵測器中之每一偵測器經組態以判定該多線通信介面之兩個線之發信號狀態之間的一差異。
  29. 如請求項28之儲存媒體，其中該兩個線攜載一多相信號之不同 版本。
  30. 如請求項28之儲存媒體，其中該複數個偵測器包含差動接收器，每一差動接收器與其他差動接收器自一對不同線接收信號。
TW103125163A 2013-07-23 2014-07-22 三相時脈恢復延遲校準 TWI557564B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201361857572P 2013-07-23 2013-07-23
US14/336,572 US9137008B2 (en) 2013-07-23 2014-07-21 Three phase clock recovery delay calibration

Publications (2)

Publication Number Publication Date
TW201512841A true TW201512841A (zh) 2015-04-01
TWI557564B TWI557564B (zh) 2016-11-11

Family

ID=52390534

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103125163A TWI557564B (zh) 2013-07-23 2014-07-22 三相時脈恢復延遲校準

Country Status (7)

Country Link
US (1) US9137008B2 (zh)
EP (1) EP3025243B1 (zh)
JP (1) JP6000499B2 (zh)
KR (1) KR101634923B1 (zh)
CN (1) CN105393238B (zh)
TW (1) TWI557564B (zh)
WO (1) WO2015013254A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI720008B (zh) * 2015-09-01 2021-03-01 美商高通公司 用於三相介面之多相位時脈資料回復

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9276731B2 (en) * 2013-08-08 2016-03-01 Qualcomm Incorporated N-phase signal transition alignment
US10289600B2 (en) 2013-08-08 2019-05-14 Qualcomm Incorporated Reducing transmitter encoding jitter in a C-PHY interface using multiple clock phases to launch symbols
US9996488B2 (en) 2013-09-09 2018-06-12 Qualcomm Incorporated I3C high data rate (HDR) always-on image sensor 8-bit operation indicator and buffer over threshold indicator
US10353837B2 (en) 2013-09-09 2019-07-16 Qualcomm Incorporated Method and apparatus to enable multiple masters to operate in a single master bus architecture
US9519603B2 (en) 2013-09-09 2016-12-13 Qualcomm Incorporated Method and apparatus to enable multiple masters to operate in a single master bus architecture
US9690725B2 (en) 2014-01-14 2017-06-27 Qualcomm Incorporated Camera control interface extension with in-band interrupt
US9215063B2 (en) * 2013-10-09 2015-12-15 Qualcomm Incorporated Specifying a 3-phase or N-phase eye pattern
CN105900340A (zh) 2013-10-09 2016-08-24 高通股份有限公司 CCIe协议上的错误检测能力
US9684624B2 (en) 2014-01-14 2017-06-20 Qualcomm Incorporated Receive clock calibration for a serial bus
US9473291B2 (en) * 2014-07-08 2016-10-18 Intel Corporation Apparatuses and methods for reducing switching jitter
KR101543704B1 (ko) * 2014-12-10 2015-08-12 연세대학교 산학협력단 직렬 변환기 및 그를 포함한 데이터 송신 장치
KR102445344B1 (ko) * 2015-02-06 2022-09-19 퀄컴 인코포레이티드 시리얼 버스를 위한 수신 클록 캘리브레이션
US9621332B2 (en) 2015-04-13 2017-04-11 Qualcomm Incorporated Clock and data recovery for pulse based multi-wire link
US9553635B1 (en) 2015-07-24 2017-01-24 Qualcomm Incorporated Time based equalization for a C-PHY 3-phase transmitter
US9812057B2 (en) 2015-08-05 2017-11-07 Qualcomm Incorporated Termination circuit to reduce attenuation of signal between signal producing circuit and display device
US9485080B1 (en) * 2015-09-01 2016-11-01 Qualcomm Incorporated Multiphase clock data recovery circuit calibration
US9819523B2 (en) * 2016-03-09 2017-11-14 Qualcomm Incorporated Intelligent equalization for a three-transmitter multi-phase system
US10128964B2 (en) * 2016-03-10 2018-11-13 Qualcomm Incorporated Multiphase preamble data sequences for receiver calibration and mode data signaling
US10742390B2 (en) * 2016-07-13 2020-08-11 Novatek Microelectronics Corp. Method of improving clock recovery and related device
US10419246B2 (en) * 2016-08-31 2019-09-17 Qualcomm Incorporated C-PHY training pattern for adaptive equalization, adaptive edge tracking and delay calibration
CN106385251A (zh) * 2016-09-14 2017-02-08 豪威科技(上海)有限公司 时钟数据恢复电路
US10033519B2 (en) * 2016-11-10 2018-07-24 Qualcomm Incorporated C-PHY half-rate clock and data recovery adaptive edge tracking
DE112017006291T5 (de) * 2016-12-14 2019-09-05 Sony Semiconductor Solutions Corporation Übertragungsvorrichtung, übertragungsverfahren und kommunikationssystem
TW201830940A (zh) * 2017-02-08 2018-08-16 陳淑玲 三線式傳輸的穿戴裝置
KR102502236B1 (ko) * 2017-11-20 2023-02-21 삼성전자주식회사 클락 데이터 복구 회로, 이를 포함하는 장치 및 클락 데이터 복구 방법
CN107991553B (zh) * 2017-11-21 2019-12-31 中国电子科技集团公司第四十一研究所 一种矢量网络分析仪时钟系统及其优化方法
US10587391B2 (en) * 2018-01-09 2020-03-10 Qualcomm Incorporated Simplified C-PHY high-speed reverse mode
US10333690B1 (en) * 2018-05-04 2019-06-25 Qualcomm Incorporated Calibration pattern and duty-cycle distortion correction for clock data recovery in a multi-wire, multi-phase interface
US10469214B1 (en) * 2018-12-13 2019-11-05 Intel Corporation Clock recovery circuit and method of operating same
US11108604B2 (en) * 2019-08-19 2021-08-31 Qualcomm Incorporated Driver architecture for multiphase and amplitude encoding transmitters
US11095425B2 (en) 2019-10-25 2021-08-17 Qualcomm Incorporated Small loop delay clock and data recovery block for high-speed next generation C-PHY
KR20210088808A (ko) 2020-01-06 2021-07-15 삼성전자주식회사 전자 장치 및 전자 장치의 동작 방법
CN113886300B (zh) * 2021-09-23 2024-05-03 珠海一微半导体股份有限公司 一种总线接口的时钟数据自适应恢复系统及芯片

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE60213443T2 (de) * 2001-10-26 2007-08-23 International Business Machines Corp. Speicherschaltung und schaltung zur erkennung eines gültigen überganges
US7142621B2 (en) 2001-10-26 2006-11-28 International Business Machines Corporation Method and circuit for recovering a data signal from a stream of binary data
US6920504B2 (en) * 2002-05-13 2005-07-19 Qualcomm, Incorporated Method and apparatus for controlling flow of data in a communication system
WO2004105303A1 (en) 2003-04-29 2004-12-02 Telefonaktiebolaget Lm Ericsson (Publ) Multiphase clock recovery
US7787526B2 (en) * 2005-07-12 2010-08-31 Mcgee James Ridenour Circuits and methods for a multi-differential embedded-clock channel
JP4129050B2 (ja) * 2006-04-27 2008-07-30 松下電器産業株式会社 多重差動伝送システム
US7844021B2 (en) 2006-09-28 2010-11-30 Agere Systems Inc. Method and apparatus for clock skew calibration in a clock and data recovery system using multiphase sampling
US9711041B2 (en) * 2012-03-16 2017-07-18 Qualcomm Incorporated N-phase polarity data transfer
US8064535B2 (en) 2007-03-02 2011-11-22 Qualcomm Incorporated Three phase and polarity encoded serial interface
TWI367425B (en) * 2007-04-27 2012-07-01 Realtek Semiconductor Corp Receiving device and method for calibrating clock signal rate
EP2156555A4 (en) * 2007-06-05 2013-07-24 Rambus Inc TECHNIQUES FOR MULTIPLE CODING WITH AN EMBEDDED CLOCK
JP2009033710A (ja) * 2007-06-28 2009-02-12 Panasonic Corp 差動伝送線路用コネクタ
JP2009060489A (ja) * 2007-09-03 2009-03-19 Panasonic Corp 信号送信機、信号受信機及び多重差動伝送システム
US8489912B2 (en) 2009-09-09 2013-07-16 Ati Technologies Ulc Command protocol for adjustment of write timing delay
US9426586B2 (en) 2009-12-21 2016-08-23 Starkey Laboratories, Inc. Low power intermittent messaging for hearing assistance devices
TWI423588B (zh) 2010-12-23 2014-01-11 Ind Tech Res Inst 位準變遷判斷電路及其方法
US8294501B1 (en) 2011-02-25 2012-10-23 Smsc Holdings S.A.R.L. Multiphase clock generation and calibration
US9537644B2 (en) * 2012-02-23 2017-01-03 Lattice Semiconductor Corporation Transmitting multiple differential signals over a reduced number of physical channels
US8996740B2 (en) * 2012-06-29 2015-03-31 Qualcomm Incorporated N-phase polarity output pin mode multiplexer

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI720008B (zh) * 2015-09-01 2021-03-01 美商高通公司 用於三相介面之多相位時脈資料回復

Also Published As

Publication number Publication date
US9137008B2 (en) 2015-09-15
JP6000499B2 (ja) 2016-09-28
CN105393238B (zh) 2018-02-06
US20150030112A1 (en) 2015-01-29
EP3025243B1 (en) 2018-11-21
JP2016525816A (ja) 2016-08-25
EP3025243A1 (en) 2016-06-01
TWI557564B (zh) 2016-11-11
KR20160018858A (ko) 2016-02-17
WO2015013254A1 (en) 2015-01-29
CN105393238A (zh) 2016-03-09
KR101634923B1 (ko) 2016-06-29

Similar Documents

Publication Publication Date Title
TWI557564B (zh) 三相時脈恢復延遲校準
JP6568247B2 (ja) Ｎ相信号遷移アライメント
TWI720008B (zh) 用於三相介面之多相位時脈資料回復
JP6420330B2 (ja) ３位相またはｎ位相アイパターンの指定
US10128964B2 (en) Multiphase preamble data sequences for receiver calibration and mode data signaling
JP2018525902A (ja) Ｃ−ｐｈｙ３相トランスミッタ用の時間ベース等化
TW201521408A (zh) 以最小的實體層改變及沒有協定改變而增強行動產業處理器介面界定實體層介面之鏈結速率之方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees