TW201503333A - 裝置、適用於感光裝置之電晶體元件之形成方法與位於感光元件陣列物內之偏壓元件 - Google Patents

裝置、適用於感光裝置之電晶體元件之形成方法與位於感光元件陣列物內之偏壓元件 Download PDF

Info

Publication number
TW201503333A
TW201503333A TW103120136A TW103120136A TW201503333A TW 201503333 A TW201503333 A TW 201503333A TW 103120136 A TW103120136 A TW 103120136A TW 103120136 A TW103120136 A TW 103120136A TW 201503333 A TW201503333 A TW 201503333A
Authority
TW
Taiwan
Prior art keywords
region
gate structure
dummy gate
doped
isolation region
Prior art date
Application number
TW103120136A
Other languages
English (en)
Other versions
TWI545737B (zh
Inventor
Min-Feng Kao
Dun-Nian Yaung
Jen-Cheng Liu
Tzu-Hsuan Hsu
Szu-Ying Chen
Wei-Cheng Hsu
Hsiao-Hui Tseng
Original Assignee
Taiwan Semiconductor Mfg Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Mfg Co Ltd filed Critical Taiwan Semiconductor Mfg Co Ltd
Publication of TW201503333A publication Critical patent/TW201503333A/zh
Application granted granted Critical
Publication of TWI545737B publication Critical patent/TWI545737B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/1443—Devices controlled by radiation with at least one potential jump or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687—Wafer level processing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

一種裝置，包括：一元件隔離區，形成於一半導體基板內，該元件隔離區具有複數個缺口；一或多個感光元件，位於該些缺口內；一假閘極結構，形成於該半導體基板上；一摻雜偏壓區，形成於該元件隔離區內，其中該假閘極結構包括部分地環繞該摻雜偏壓區之至少一結構；以及一介層物，連結於該摻雜偏壓區。

Description

裝置、適用於感光裝置之電晶體元件之形成方法與位於感光元件陣列物內之偏壓元件
本發明係關於積體電路製作，且特別是關於一種裝置、適用於感光裝置之電晶體元件之形成方法與位於感光元件陣列物內之偏壓(pickup)元件。
感光元件(photo-sensitive devices)已應用於多種之電子裝置(electronic device)中。舉例來說，數個感光元件之一陣列物可用以形成適用於一數位相機中之一影像感測陣列物(image sensor array)。感光元件通常包括位於一半導體材料內之一主動區，其可將光子轉換成電能(electrical energy)。
於感光元件陣列物內之每一胞(cell)內包括了主要感光區以及數個電路構件，例如用於量測由感光元件所形成之電子電流之數個電晶體與電阻。極為重要地是，由於雜散電流(stray electric current)可能於感光區內造成暗電流(dark currents)，因此此些電路構件與感光區為相分隔的。如此將負面地影響了由感光區所施行之光強度量測。
隔離此元件結構之一方法係採用淺溝槽隔離物 (shallow trench isolation)。淺溝槽隔離物為半導體製作中之一常用技術，且其係關於形成一淺溝槽並接著為一介電材料所填入。然而，此技術係牽涉到會損害基板表面之電漿蝕刻。如此將負面地影響了感光陣列物的表現。
元件隔離之另一方法為稱為元件隔離(device isolation)之一技術。此技術係關於形成摻雜半導體材料(doped semiconductor material)以替代一介電材料。此摻雜半導體材料具有不同於鄰近之半導體材料之摻雜濃度之一摻雜濃度，因此形成了一接面(junction)。然而，此技術於隔離用於電路之重度摻雜區域時較為無效。因此，便需要尋找一種隔離方法，以有效地保護感光元件而不會造成其基板的表面的損傷。
依據一實施例，本發明提供了一種裝置，包括：一元件隔離區，形成於一半導體基板內，該元件隔離區具有複數個缺口；一或多個感光元件，位於該些缺口內；一假閘極結構，形成於該半導體基板上；一摻雜偏壓區，形成於該元件隔離區內，其中該假閘極結構包括部分地環繞該摻雜偏壓區之至少一結構；以及一介層物，連結於該摻雜偏壓區。
依據又一實施例，本發明提供了一種適用於感光裝置之電晶體元件之形成方法，包括：形成一元件隔離區於一半導體基板內；形成複數個感光元件於該元件隔離區之數個缺口內；形成一假閘極結構於該半導體基板上；形成一摻雜偏壓區，鄰近該假閘極結構；以及形成一介層物，連結於該摻雜偏壓區，其中，該假閘極結構包括部分地環繞形成於該元件隔離 區內之該摻雜偏壓區之一或多個分隔結構。
依據另一實施例，本發明提供了一種位於感光元件陣列物內之偏壓元件，包括：一元件隔離區，形成於一半導體基板內；複數個感光元件，為該元件隔離區所隔離；一摻雜偏壓區，形成於該元件隔離區內，該摻雜偏壓區摻雜有相同於該元件隔離區之相同摻質種類且具有較該元件隔離區為高之一摻雜濃度；一多晶矽假閘極結構，形成於該基板上，該多晶矽假閘極結構包括部分地環繞形成於該元件隔離區內該摻雜偏壓區之一長形結構；以及一介層物，連結於該摻雜偏壓區。
為讓本發明之上述目的、特徵及優點能更明顯易懂，下文特舉一較佳實施例，並配合所附的圖式，作詳細說明如下。
100‧‧‧陣列物
102‧‧‧基板
104‧‧‧感光元件
106‧‧‧電路
108‧‧‧偏壓元件
202‧‧‧上視圖
204‧‧‧剖面圖
206‧‧‧半導體基板
208‧‧‧元件隔離區
210‧‧‧感光二極體
212‧‧‧假閘極結構
214‧‧‧U形假閘極結構
216‧‧‧側壁間隔物
218‧‧‧偏壓區
220‧‧‧虛線
222‧‧‧介層物
224‧‧‧層間介電層
302‧‧‧缺口
304‧‧‧延伸部
306‧‧‧C形假閘極結構
312‧‧‧長形假閘極結構
314‧‧‧缺口
322‧‧‧U形假閘極結構
324‧‧‧長型假閘極結構
326‧‧‧缺口
332‧‧‧L形假閘極結構
334‧‧‧缺口
400‧‧‧方法
402、404、406、408、410‧‧‧步驟
第1圖顯示了依據本發明之一實施例之一種感光元件陣列物之一上視示意圖；第2A-2D圖顯示了依據本發明之一實施例之一種藉由元件隔離形成與感光元件分隔之偏壓結構(pickup structure)之製程之一系列的上視示意圖與剖面示意圖；第3A圖顯示了依據本發明之一實施例之包括一小缺口之一C形閘極結構之一示意圖；第3B圖顯示了依據本發明之一實施例之包括四個分隔之長形結構之示意圖；第3C圖顯示了依據本發明之一實施例之包括U形結構與 一長形結構之閘極結構之示意圖；第3D圖顯示了依據本發明之一實施例之包括兩個L形結構之閘極結構之示意圖；第4圖顯示了依據本發明之一實施例之一種由元件隔離所分隔之偏壓結構之形成方法之一流程圖。
下文中提供了用以施行本發明之不同特徵之多個實施例或範例。以下描述之特定構件及設置情形之範例係用於簡單描述本發明，而非用以限制本發明。再者，於下文描述中所提到之早於一第二製程之第一製程的實施可包括第二製程係於第一製程後立刻實施之實施例，且亦可包括於第一製程及第二製程之間可施行有額外製程之實施例。基於簡化與清楚目的，多個元件係示意地繪示有不同尺寸。再者，於描述中提到一第二元件上形成一第一元件可能包括此些第一元件與第二元件之間直接接觸之實施例，且亦可能包括於此些第一元件與第二元件之間存在有其他元件之實施例，進而使得第一元件與第二元件之間為非直接接觸之情形。
再者，為了簡單描述於圖式中所繪示之一元件或構件與另一元件之間的元件空間相對關係，於下文中所使用如”之下””下方”、”低於”、”高於”及相似描述等空間相對詞彙。空間相對詞彙係包括了元件於使用或操作中之不同方向。舉例來說，當於圖式中之裝置顛倒時，位於其他元件之”下方”與”之下”之元件接著可具有位於其他元件或構件”之上”的方向。因此，關於”之下”的描述可包括之上與之下的方向。裝置可具 有其他方向(如旋轉90度或其他方向)之設置情形，且在此採用之此些元件空間相對描述可如此地解釋。
第1圖顯示了依據本發明之一實施例之數個感光元件之一陣列物100之一上視示意圖。於本實施例中，陣列物100包括了如感光二極體之數個感光元件(photo-sensitive devices)。每個感光元件104係關連於一組電路106。此外，陣列物100包括數個偏壓元件(pickup devices)108。偏壓元件108係用於偏壓此些元件隔離區，並於下文中將詳細描述。
於影像感測陣列物中通常應用數個感光二極體104以量測光強度。此些感光二極體104通常藉由採用P-I-N接面(P-I-N junction)所形成。此接面包括介於一P型摻雜區與一N型摻雜區之間之一本徵半導體區(intrinsic semiconductor region)。於操作時，通常於感光二極體104處施加一逆向偏壓(reverse bias)。逆向偏壓係將P型摻雜區連結於一負端(negative terminal)以及將正端(positive terminal)連結於N型摻雜區。於如此之條件下，感光二極體104可用於製造出一電流或一電壓。電流或電壓的強度係與撞擊感光二極體104之主動區之光線強度有關。
為了適當地偏壓感光二極體104以及量測為感光二極體相應於入射光子所產生之任何電流或電壓，便於基板102上鄰近每一感光二極體104處形成一電路106。此電路包括多種構件，包含電阻以及如金氧半導體場效電晶體之開關元件。特別地，此電路可包括一重置電晶體(reset transistor)、一轉移電晶體(transfer transistor)、一源隨電晶體(source follower transistor)與一列選擇電晶體(row select transistor)。如此之開關元件亦能定址位於陣列物100內之一特定感光二極體104。
流過開關元件以及相關於每一感光二極體104之其他電路106的電流於洩漏至感光二極體104之主動區內時將會造成問題。因此，極為重要的是電路106須有效地與感光二極體104之主動區相隔離。此外，極為重要的是亦須有效地隔離位於偏壓元件內之摻雜區，使得電流不會流進感光二極體104之主動區內。
隔離物通常採用淺溝槽隔離物(shallow trench isolation，STI)所形成，其係於鄰近欲隔離電路之半導體基板內形成介電材料而形成。然而，淺溝槽隔離物的形成牽涉到電漿蝕刻。如此之電漿蝕刻製程對於基板表面具有負面影響。如此之負面影響可能會影響陣列物100的表現。
另一隔離技術稱為元件隔離(device isolation)。元件隔離係藉由摻雜半導體基板之數個區域以定義出一元件，而非蝕刻一溝槽以及於此溝槽內形成介電材料。所形成之摻雜區有效地主體基板材料形成一接面與並避免了電子的雜散通過(stray through)。於形成偏壓元件108之摻雜區時，離子佈值製程可能形成太大的摻雜區且使之延伸至太靠近感光二極體104處。如此會對於鄰近之感光二極體104具有負面影響。特別地，其可能造成暗電流(dark current)與白像素(white pixel)效應，且其會造成撞擊於感光二極體104上光線的量測錯誤情形。
偏壓元件108可用於連結元件隔離區與一電壓 源。施加於元件隔離區之電壓可如期望般偏壓元件隔離區。偏壓一元件隔離區可允許此隔離物更佳地隔離一特定元件。於部分範例中，可摻雜整個基板以形成一大的元件隔離區。沒有摻雜的區域以及不屬於元件隔離區之區域即為感光二極體104所形成之處以及關於感光二極體104之電路106所形成之處。因此，基板可包括形成於陣列物各處之數個偏壓元件108。每一偏壓元件108係連結於用於偏壓元件隔離區之一電壓源。
偏壓元件108係作為介於元件隔離區與用於連結元件隔離物與電壓源之一金屬介層物之間之一連結物。通常較不會直接連結金屬介層物與元件隔離區。於元件隔離區內之介層物設置處形成高度摻雜區後，可形成一較佳的連結情形。
由於此些感光二極體104之間的空間相對為小的，因此偏壓元件108可能需要設置於感光二極體104之間且將因此相對地鄰近於感光二極體104。因此，用於形成位於元件隔離區內之高度摻雜區的離子佈值製程可能形成太大且延伸至元件隔離區之下方並接近或偏離進入一感光二極體區之一摻雜區。如前所述，如此將造成了如暗電流及白像素效應之負面效應例。因此，依據在此描述目的，係形成一類閘極結構，以部分地環繞欲形成一高度摻雜區之一區域，且因此適度地限制了高度摻雜區的尺寸。
第2A-2D圖顯示了依據本發明之一實施例之一種藉由元件隔離形成與感光元件分隔之偏壓結構(pickup structure)之製程之一系列的上視示意圖與剖面示意圖。每一圖式內之左側顯示了一上視圖202。而每一圖式內之右側則顯示 了一剖面圖204。剖面圖係顯示了沿上視圖202內之一虛線220之情形。
第2A圖顯示了於基板206內元件隔離區208的形成。基板206可由如矽之半導體材料所形成。於部分範例中，元件隔離區208可形成於用於形成特定構件處以外的所有位置處。舉例來說，元件隔離區208可形成於除了感光二極體設置之處以及相關於感光二極體之電路區設置之處以外之各位置處。
如前所述，元件隔離係關於半導體基板206之摻雜。於部分範例中，基板206其本身可能已依照特定方式經過摻雜了。於如此之實施例中，元件隔離區可具有相同之摻雜類型但具有較高之摻雜劑量以形成接面。依據在此描述之多個目的，可使用多種之元件隔離技術。
上視圖202之中央部顯示了摻雜基板以形成元件隔離區之一區域。元件隔離區208於設置感光二極體之處可包括數個缺口(gap)。於剖面圖204內，中間部顯示了此元件隔離區。特別地，中間部顯示了形成偏壓元件(pickup device)之位置。
第2B圖顯示了於鄰近用於設置偏壓元件之處之一區域處之數個感光二極體210的形成。通常較為期望可具有彼此盡量相互接近之感光二極體210之一陣列物，藉以得到一高解析度影像。因此，偏壓元件通常直接形成於相鄰之兩感光二極體210之間。
第2C圖顯示了假閘極結構(dummy gate structure)212的形成。閘極結構通常用於形成一電晶體之閘極端(gate terminal)。此閘極端係為形成於源極與汲極之間之一導電材料。源極區與汲極區通常為形成於閘極結構之相對端的摻雜半導體區。電晶體的操作則包括了允許或阻絕一電流流過源極端與汲極端。依照電晶體的種類，高或低的一訊號皆可使得電晶體呈現一開啟狀態(ON state)，此時電流可流通於源極端與汲極端之間。相反地，施加於閘極的一相反訊號則可使得電晶體呈現一關閉狀態(OFF state)，此時電流無法流通於源極端與汲極端之間。
假閘極結構212可採用形成關於每一個感光二極體之電路之電晶體內閘極裝置之一相同罩幕所形成。因此，部分環繞了欲形成摻雜之偏壓區域之一區域之假閘極結構212係採用與其他閘極結構之相同製程而同時形成。由於其並無法施行標準閘極之功能，故假閘極結構212便稱為一”假”閘極結構，雖然其亦由相同之材料與相同之製程所形成。
上視圖202顯示了具有一U形結構之一假閘極結構212，其具有指向平行於感光二極體210之方向之一U形的開口部。剖面圖204顯示了U形假閘極結構212之兩延伸部(extensions)。如圖所示，此兩延伸部可阻絕用於形成偏壓區之一離子佈值製程。因此，可避免接觸區之過大及其延伸至太靠近感光二極體210處等問題。如稍後於下文中之描述情形，於其他之實施例中亦可使用其他形狀之閘極結構。舉例來說，U形之假閘極結構可具有不同的走向。於部分實施例中，可使用多個假閘極結構212以完全地環繞小缺口之外的接觸區。
假閘極結構212可由多晶矽所形成。多晶矽為可傳導電流之一種矽，因此適用於作為電晶體之一真實閘極結構之用。為了使得製造假閘極結構212更為有效率，故其可由相同之材料所形成。然而，假閘極結構212並非用作為一閘極元件之用。特別地，假閘極結構212之厚度可以使得偏壓區的形成可有效地集中位於特定區之內而不會延伸至太接近感光二極體210之處。
第2D圖為顯示了於閘極結構212上之側壁間隔物216的形成以及偏壓區(pickup region)218的形成。側壁間隔物216可由包括氧化矽與氮化矽之多種材料所形成。側壁間隔物216為常用於半導體製程中。側壁間隔物216係用以給予閘極結構212之間的部分空間以及形成摻雜區之用。於電晶體之範例中，鄰近之摻雜區可為源極區/汲極區。在此，於偏壓元件之範例中，鄰近之摻雜區係為摻雜之偏壓區。
於形成側壁間隔物216之後，可實施離子佈值摻雜製程。如此於期望位置處形成了部分地為U形之假閘極結構212所環繞之偏壓區218。假閘極結構212阻絕了離子佈值製程，以便經高度摻雜之偏壓區如期望般受到了限制。當離子佈值為相對地受到控制之一製程時，其非完全地精準。如此，藉由假閘極結構212以遮蔽周遭區域，便可降低於一非期望位置處施行之離子佈值製程的風險。特別地，可免於形成過大偏壓區，及免於使得其太靠近感光二極體210處。
上視圖202顯示了於假閘極結構內偏壓區218的形成。由於假閘極結構212部分覆蓋了欲形成接觸區之區域 處，偏壓區218的尺寸便受到了限制。如此避免了偏壓區變得更大以及延伸進入至感光二極體210處之可能性。
剖面圖204顯示了位於U形假閘極結構214之兩延伸區之間的接觸區218的形成。如圖所示，側壁間隔物216分隔了源極區/汲極區，使其免於直接地鄰近於假閘極結構212之延伸區。
於部分範例中，輕度摻雜區(lightly doped region)，其通稱為LDD區，可早於側壁間隔物216形成之前先行形成。舉例來說，可早於側壁間隔物形成之前施行一LDD摻雜製程。LDD製程形成了具有較最終形成的偏壓區之為低摻雜劑量之一摻雜區。接著，於形成側壁間隔物之後，可施行形成了摻雜偏壓區218之主要摻雜製程。
剖面圖204亦顯示了一介層物(via)222的形成。於部分範例中，介層物222係於形成層間介電材料224於假閘極結構212上之後而形成。層間介電層有效地隔離不同膜層內之構件。介層物222通常藉由蝕刻孔洞進入層間介電層224內直至下方膜層所形成。於此範例中，孔洞係向下形成至偏壓區218處。接著，孔洞為如一金屬材料之導電材料所填入。介層物222最終地連結於偏壓區與一電壓源。接著電壓源依照期望情形而偏壓此元件隔離區。
於部分之範例中，介層物可連結假閘極結構212。如此亦允許了假閘極結構之偏壓情形。基於多個理由，可偏壓假閘極結構以協助感光二極體陣列內之電路的操作。
第3A圖顯示了具有一小缺口(gap)302之一C形假 閘極結構306。依據本範例，此C形假閘極結構306相似於U形閘極結構(如第2圖內之212)。此C形假閘極結構306更包括相指之其他延伸部304，進而形成一小缺口302。如此，除小缺口304之處外，偏壓區218係完全地被環繞。因此，偏壓區218之形成更受到了限制。如此可幫助降低流過偏壓區218之電流洩漏通過元件隔離區而至感光二極體210處之可能。
缺口302可能具有多種之厚度的可能。於一範例中，缺口302之厚度可為側壁間隔物216之厚度的兩倍。因此，側壁間隔物216可有效地填入於缺口304內且偏壓區218可完全地被環繞。因此可更限制離子佈值摻雜製程，且偏壓區218可維持其期望之尺寸。
第3B圖顯示了包括四個分隔之長形結構(elongated structure)之一假閘極結構。依據本範例，此四個長形假閘極結構312形成了環繞偏壓區之一方形。因此，便存在有四個缺口314。於此範例中，此些缺口314為足夠小的，使得側壁間隔物216可填入於此些缺口314內。於部分範例中，不同之長型假閘極結構可具有不同之長度。舉例來說，此四個長型之假閘極結構可形成一長方形形狀。
第3C圖顯示了包括一U形假閘極結構322與一長形假閘極結構324之一閘極結構。依據本範例，長形假閘極結構324係形成於垂直於U形假閘極結構322之開口方向處。如此便形成留下了兩個小缺口322。於此範例中，此些缺口326為足夠小，以使得側壁間隔物216可填入於此些缺口326內。
第3D圖顯示了包括兩個L形假閘極結構322之假 閘極結構。依據本範例，此兩個L形假閘極結構322係形成有面向彼此之一開口端，藉以環繞偏壓區218。L形假閘極結構322的位置處亦留下了兩個缺口334。於此範例中，此些缺口334為足夠小的，以使得側壁間隔物216可填入於此些缺口334內。
本發明並未以如第2圖及第3A-3D圖所示之假閘極結構的形狀而限制其可能形狀。亦可能形成多種之其他形狀的假閘極結構以部分地環繞偏壓區。
第4圖為一流程圖，顯示了形成藉由元件隔離所分隔之一偏壓結構之一方法400。依據部分之圖示範例，此方法包括了一步驟402，形成數個元件隔離區於一半導體基板內。此方法更包括一步驟404，形成數個感光元件於元件隔離區之數個缺口內。此方法更包括一步驟406，形成一假閘極結構於基板之上。此方法更包括一步驟408，形成一摻雜偏壓區，鄰近於假閘極結構。此方法更包括一步驟410，形成連結於偏壓區之一介層物。此假閘極結構包括了一或多個分隔結構，其部分地環繞形成於元件隔離材料內之摻雜偏壓區。
依據部分範例，一種裝置，包括：一元件隔離區，形成於一半導體基板內，該元件隔離區具有複數個缺口；一或多個感光元件，位於該些缺口內；一假閘極結構，形成於該半導體基板上；一摻雜偏壓區，形成於該元件隔離區內，其中該假閘極結構包括部分地環繞該摻雜偏壓區之至少一結構；以及一介層物，連結於該摻雜偏壓區。
依據部分範例，一種適用於感光裝置之電晶體元 件之形成方法，包括：形成一元件隔離區於一半導體基板內；形成複數個感光元件於該元件隔離區之數個缺口內；形成一假閘極結構於該半導體基板上；形成一摻雜偏壓區，鄰近該假閘極結構；以及形成一介層物，連結於該摻雜偏壓區，其中，該假閘極結構包括部分地環繞形成於該元件隔離區內之該摻雜偏壓區之一或多個分隔結構。
依據部分範例，一種位於感光元件陣列物內之偏壓元件，包括：一元件隔離區，形成於一半導體基板內；複數個感光元件，為該元件隔離區所隔離；一摻雜偏壓區，形成於該元件隔離區內，該摻雜偏壓區摻雜有相同於該元件隔離區之相同摻質種類且具有較該元件隔離區為高之一摻雜濃度；一多晶矽假閘極結構，形成於該基板上，該多晶矽假閘極結構包括部分地環繞形成於該元件隔離區內該摻雜偏壓區之一長形結構；以及一介層物，連結於該摻雜偏壓區。
雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何熟習此項技藝者，在不脫離本發明之精神和範圍內，當可作更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
206‧‧‧半導體基板
208‧‧‧元件隔離區
210‧‧‧感光二極體
212‧‧‧假閘極結構
216‧‧‧側壁間隔物
218‧‧‧偏壓區
220‧‧‧虛線
222‧‧‧介層物
224‧‧‧層間介電層

Claims (10)

  1. 一種裝置，包括：一元件隔離區，形成於一半導體基板內，該元件隔離區具有複數個缺口；一或多個感光元件，位於該些缺口內；一假閘極結構，形成於該半導體基板上；一摻雜偏壓區，形成於該元件隔離區內，其中該假閘極結構包括部分地環繞該摻雜偏壓區之至少一結構；以及一介層物，連結於該摻雜偏壓區。
  2. 如申請專利範圍第1項所述之裝置，其中該假閘極結構具有一C形形狀。
  3. 如申請專利範圍第1項所述之裝置，其中該假閘極結構形成了一U形形狀，具有該U形之一開口端不朝向鄰近該假閘極結構之一感光元件，或該假閘極結構包括環繞該摻雜偏壓區並留下了四個缺口之四個長形結構。
  4. 如申請專利範圍第1項所述之裝置，其中該偏壓區摻雜有與該元件隔離區相同種類之摻質且具有高於元件隔離區之一摻雜濃度。
  5. 一種適用於感光裝置之電晶體元件之形成方法，包括：形成一元件隔離區於一半導體基板內；形成複數個感光元件於該元件隔離區之數個缺口內；形成一假閘極結構於該半導體基板上；形成一摻雜偏壓區，鄰近該假閘極結構；以及形成一介層物，連結於該摻雜偏壓區； 其中，該假閘極結構包括部分地環繞形成於該元件隔離區內之該摻雜偏壓區之一或多個分隔結構。
  6. 如申請專利範圍第5項所述之形成方法，其中該假閘極結構形成一C形形狀。
  7. 如申請專利範圍第5項所述之形成方法，其中該假閘極結構形成一U形，該U形之具有沒有面對鄰近於該假閘極結構一感光元件之一缺口，或該假閘極結構包括環繞該摻雜偏壓區並留下有四個缺口之四個長形結構。
  8. 如申請專利範圍第5項所述之形成方法，其中該假閘極結構包括具有兩個小缺口之兩個L形結構，該些缺口具有一寬度約為形成於該假閘極結構之數個側壁上之一間隔物材料之厚度的兩倍。
  9. 如申請專利範圍第5項所述之形成方法，其中該偏壓區係摻雜有相同於該元件隔離區之相同類型摻質且具有較該元件隔離區為高之一摻雜濃度。
  10. 一種位於感光元件陣列物內之偏壓元件，包括：一元件隔離區，形成於一半導體基板內；複數個感光元件，為該元件隔離區所隔離；一摻雜偏壓區，形成於該元件隔離區內，該摻雜偏壓區摻雜有相同於該元件隔離區之相同摻質種類且具有較該元件隔離區為高之一摻雜濃度；一多晶矽假閘極結構，形成於該基板上，該多晶矽假閘極結構包括部分地環繞形成於該元件隔離區內該摻雜偏壓區之一長形結構；以及 一介層物，連結於該摻雜偏壓區。
TW103120136A 2013-07-08 2014-06-11 裝置、適用於感光裝置之電晶體元件之形成方法與位於感光元件陣列物內之偏壓元件 TWI545737B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/936,996 US8878242B1 (en) 2013-07-08 2013-07-08 Pickup device structure within a device isolation region

Publications (2)

Publication Number Publication Date
TW201503333A true TW201503333A (zh) 2015-01-16
TWI545737B TWI545737B (zh) 2016-08-11

Family

ID=51798175

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103120136A TWI545737B (zh) 2013-07-08 2014-06-11 裝置、適用於感光裝置之電晶體元件之形成方法與位於感光元件陣列物內之偏壓元件

Country Status (4)

Country Link
US (2) US8878242B1 (zh)
KR (1) KR101617945B1 (zh)
CN (1) CN104282702B (zh)
TW (1) TWI545737B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210044364A (ko) 2019-10-14 2021-04-23 삼성전자주식회사 이미지 센서

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100469913B1 (ko) * 2003-04-02 2005-02-02 주식회사 하이닉스반도체 반도체소자의 제조방법
US7492027B2 (en) * 2004-02-20 2009-02-17 Micron Technology, Inc. Reduced crosstalk sensor and method of formation
KR100595875B1 (ko) * 2004-05-06 2006-07-03 매그나칩 반도체 유한회사 식각데미지를 감소시킨 시모스 이미지센서 제조방법
JP2006059841A (ja) * 2004-08-17 2006-03-02 Nec Electronics Corp 半導体装置及び半導体装置の製造方法
KR100698100B1 (ko) * 2005-09-21 2007-03-23 동부일렉트로닉스 주식회사 씨모스 이미지 센서 및 그 제조방법
US8008696B2 (en) * 2008-06-26 2011-08-30 International Business Machines Corporation Band gap modulated optical sensor
KR101128694B1 (ko) * 2009-11-17 2012-03-23 매그나칩 반도체 유한회사 반도체 장치
US8643111B1 (en) * 2012-08-22 2014-02-04 Vanguard International Semiconductor Corporation Electrostatic discharge (ESD) protection device
KR20140029027A (ko) * 2012-08-31 2014-03-10 에스케이하이닉스 주식회사 반도체 장치

Also Published As

Publication number Publication date
CN104282702B (zh) 2017-05-10
US20150041945A1 (en) 2015-02-12
US9281334B2 (en) 2016-03-08
TWI545737B (zh) 2016-08-11
US8878242B1 (en) 2014-11-04
CN104282702A (zh) 2015-01-14
KR20150006352A (ko) 2015-01-16
KR101617945B1 (ko) 2016-05-03

Similar Documents

Publication Publication Date Title
US10868058B2 (en) Photodiode gate dielectric protection layer
US10170513B2 (en) Image sensor with vertical electrodes
US10559611B2 (en) Image sensor
US7939859B2 (en) Solid state imaging device and method for manufacturing the same
KR20190124963A (ko) 후면 조사형 이미지 센서 및 그 제조 방법
JP2019161047A (ja) 受光装置および受光装置の製造方法
US7777168B2 (en) Image sensor circuit and method comprising one-transistor pixels
TWI545737B (zh) 裝置、適用於感光裝置之電晶體元件之形成方法與位於感光元件陣列物內之偏壓元件
US10910420B2 (en) Semiconductor switching device separate by device isolation
KR100365744B1 (ko) 이미지 센서의 포토다이오드 및 그 제조 방법
TWI817156B (zh) 包含隔離結構之半導體結構及形成隔離結構之方法
KR20110070075A (ko) 이미지 센서 및 그 제조방법
TW432724B (en) The photodiode manufacturing process of active pixel sensor
US8674468B2 (en) Imaging array with dual height semiconductor and method of making same
KR101248805B1 (ko) 고체 촬상 장치와 그 제조 방법
KR20100040018A (ko) 이미지센서 및 그 제조방법