TW201448472A - 兩相切換式電容器快閃式類比轉數位轉換器 - Google Patents

兩相切換式電容器快閃式類比轉數位轉換器 Download PDF

Info

Publication number
TW201448472A
TW201448472A TW103106891A TW103106891A TW201448472A TW 201448472 A TW201448472 A TW 201448472A TW 103106891 A TW103106891 A TW 103106891A TW 103106891 A TW103106891 A TW 103106891A TW 201448472 A TW201448472 A TW 201448472A
Authority
TW
Taiwan
Prior art keywords
input
voltage
phase
capacitors
terminal
Prior art date
Application number
TW103106891A
Other languages
English (en)
Other versions
TWI640164B (zh
Inventor
Vincent Quiquempoix
Original Assignee
Microchip Tech Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Microchip Tech Inc filed Critical Microchip Tech Inc
Publication of TW201448472A publication Critical patent/TW201448472A/zh
Application granted granted Critical
Publication of TWI640164B publication Critical patent/TWI640164B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/322—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M3/324—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement
    • H03M3/326—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement by averaging out the errors
    • H03M3/338—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement by averaging out the errors by permutation in the time domain, e.g. dynamic element matching
    • H03M3/34—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement by averaging out the errors by permutation in the time domain, e.g. dynamic element matching by chopping
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/15—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/74—Simultaneous conversion
    • H03M1/80—Simultaneous conversion using weighted impedances
    • H03M1/802—Simultaneous conversion using weighted impedances using capacitors, e.g. neuron-mos transistors, charge coupled devices
    • H03M1/804—Simultaneous conversion using weighted impedances using capacitors, e.g. neuron-mos transistors, charge coupled devices with charge redistribution
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/322—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/322—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M3/352—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic
    • H03M3/354—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic at one point, i.e. by adjusting a single reference value, e.g. bias or gain error
    • H03M3/356—Offset or drift compensation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/412—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution
    • H03M3/422—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Power Engineering (AREA)
  • Analogue/Digital Conversion (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

本發明揭示一種用於切換電容器類比轉數位轉換器之一輸入級，其具有接收一輸入電壓之一差分電壓輸入、接收一截斷之參考電壓之一差分參考電壓輸入、一共同電壓連接及一差分輸出。一對輸入電容器耦合在該差分電壓輸入與該差分輸出之間，且一對參考電容器耦合在該差分參考電壓輸入之間。藉由可操作之一第一相及第二相控制一切換單元以在第一相期間將該等輸入電容器之一第一終端與該共同電壓連接相連接且將該等參考電容器之該第一終端與該反相差分電壓參考相耦合；及在一第二相期間以將該等輸入電容器之該第一終端與該差分輸入電壓相連接且將該等參考電容器之該第一終端與該非反相差分電壓參考相耦合。

Description

兩相切換式電容器快閃式類比轉數位轉換器 相關申請案之交叉參考
本申請案主張2013年2月27日申請之美國臨時申請案第61/769,928號之優先權利，該案之全文以引用之方式併入本文中。
本發明係關於一兩相切換式電容器快閃式類比轉數位轉換器(ADC)，特定而言使用一截斷器電壓參考之一快閃式ADC。
在圖1中展示一習知切換式電容器類比數位轉換器100(ADC)之一方塊圖。將待被轉換之一輸入信號饋送通過一迴路濾波器110至一量化器120，其中通常將該信號轉換為具有一位元或多位元解析度之一輸出位元串流。將該輸出信號反饋通過一數位類比轉換器130(DAC)至該迴路濾波器110，於該處自該輸入信號減去該輸出信號。
此類型之類比數位轉換器引入量化雜訊及偏移誤差。特定而言，在該量化器內使用一參考電壓，其引入一偏移電壓且從而使該經測量之信號失真。
存在對一切換式電容器DAC之一改良之設計之需求。根據一實施例，一切換式電容器類比數位轉換器之一輸入級可包括接收一輸入電壓之一差分電壓輸入、接收一截斷之參考電壓之一差分參考電壓輸入、一共同電壓連接、一差分輸出、耦合在該差分電壓輸入與該差分 輸出之間之一對輸入電容器、耦合在該差分參考電壓輸入之間之一對參考電容器，及藉由一第一相及第二相控制之一切換單元，其可操作以在第一相期間將該等輸入電容器之一第一終端與該共同電壓連接相連接且將該等參考電容器之該第一終端與該反相差分電壓參考相耦合；且在一第二相期間將該等輸入電容器之該第一終端與該差分輸入電壓相連接且將該等參考電容器之該第一終端與該非反相差分電壓參考相耦合。
根據一另一實施例，該第一相及第二相係藉由非重疊時脈信號界定。根據一另一實施例，該參考電壓係使用該等非重疊時脈信號截斷。根據一另一實施例，該參考電壓包括一個相期間之一正偏移電壓及在另一相期間之一負偏移電壓。根據一另一實施例，在該第一相期間該等輸入電容器之該第二終端係與一共同電壓連接相耦合。根據一另一實施例，在該第一相期間該等輸入電容器之該第二終端係與一負輸入電壓耦合。根據一另一實施例，一正輸入電容器之該第一終端及一正參考電容器之該第一終端係與一正輸出終端相耦合，及一負輸入電容器之該第一終端及一負參考電容器之該第一終端係與一負輸出終端相耦合。根據一另一實施例，該共同電壓連接係接地。根據一另一實施例，該共同電壓連接係一虛擬接地。
根據又一實施例，將一輸入信號提供至具有一輸入級之一積分三角調變器之一量化器之方法(該輸入級具有一對輸入電容器及一對參考電容器，其中該等輸入電容器及參考電容器之各者之一第一終端係各自與一正輸出終端及負輸出終端相連接)可包括：在一第一相期間將該等正輸出終端及負輸出終端與一共同電壓連接且用一反相參考電壓充電該等參考電容器；且在一後續第二相期間自該共同電壓斷開該等正輸出終端及負輸出終端，且將該等輸入電容器之該等第一終端及該等參考電容器之該等第一終端各自與一非反相差分輸入電壓及該 非反相參考電壓相連接。
根據該方法之另一實施例，藉由一非重疊時脈信號界定該第一相及該第二相。根據該方法之另一實施例，使用該非重疊時脈信號截斷該參考電壓。根據該方法之另一實施例，該參考電壓包括在一個相期間之一正偏移電壓及在另一相期間之一負偏移電壓。根據該方法之另一實施例，在該第一相期間該等輸入電容器之該第二終端係與該共同電壓連接相耦合。根據該方法之另一實施例，在該第一相期間該等輸入電容器之該第二終端係與一反相輸入電壓耦合。根據該方法之另一實施例，該共同電壓連接係接地。根據該方法之另一實施例，該共同電壓連接係一虛擬接地。
100‧‧‧切換式電容器類比轉數位轉換器
110‧‧‧迴路濾波器
120‧‧‧量化器
130‧‧‧數位類比轉換器
210a‧‧‧開關
210b‧‧‧開關
215a‧‧‧開關
215b‧‧‧開關
220a‧‧‧開關
220b‧‧‧開關
220c‧‧‧開關
220d‧‧‧開關
230a‧‧‧開關
230b‧‧‧開關
250a‧‧‧開關
250b‧‧‧開關
260‧‧‧開關
410a‧‧‧開關
410b‧‧‧開關
420a‧‧‧開關
420b‧‧‧開關
430a‧‧‧開關
430b‧‧‧開關
440a‧‧‧開關
440b‧‧‧開關
450a‧‧‧開關
450b‧‧‧開關
460a‧‧‧開關
460b‧‧‧開關
470a‧‧‧開關
470b‧‧‧開關
480‧‧‧開關
510a‧‧‧開關
510b‧‧‧開關
520a‧‧‧開關
520b‧‧‧開關
530a‧‧‧開關
530b‧‧‧開關
540a‧‧‧開關
540b‧‧‧開關
550a‧‧‧開關
550b‧‧‧開關
560a‧‧‧開關
560b‧‧‧開關
570a‧‧‧開關
570b‧‧‧開關
580‧‧‧開關
Cin‧‧‧輸入信號電容器
Cref‧‧‧參考電容器
DAC‧‧‧數位類比轉換器
OM‧‧‧輸出終端
OP‧‧‧輸出終端
P1‧‧‧時脈信號
P2‧‧‧時脈信號
VCM‧‧‧接地信號
Vin+‧‧‧輸入信號
Vin-‧‧‧輸入信號
Vref+‧‧‧參考信號
Vref-‧‧‧參考信號
圖1展示一積分三角調變器之一方塊圖。
圖2展示一習知快閃式ADC級。
圖3展示一截斷之參考電壓。
圖4展示根據一第一實施例之一積分三角調變器之一輸入級。
圖5展示根據一第二實施例之一積分三角調變器之一輸入級。
根據各種實施例，可提供使用一截斷器電壓參考之一兩相切換式電容器快閃式ADC，其中在該快閃式ADC內平均該電壓參考。本發明解決如何在不被該電壓參考之偏移影響的情況下及在無額外電路平均該截斷器電壓參考的情況下能夠在一基於兩相切換式電容器之快閃式ADC中使用一截斷器電壓參考。
在如例如在圖1中展示之積分三角轉換器中，常常使用快閃式ADC製成多層級調變器之該量化器。該等快閃式ADC常常係基於電容性的，其中存在取樣該信號及該參考之一切換網路，接著比較該產生之經取樣之信號是否高於由該參考電壓給出之該臨限之一比較器。
該快閃式ADC常常使用兩個相(一個重設相及一個比較相)以能夠在兩個獨立比較之間重設該等電容器電荷。該電壓參考係經常來自一截斷器電壓參考源，以避免1/f雜訊及在該參考信號中之偏移誤差。
根據各種實施例，可提供使用一截斷器電壓參考之一兩相切換式電容器快閃式ADC，其中在該快閃式ADC內平均該電壓參考，使得不需要低通濾波器以平均該等截斷器信號。此亦允許在該快閃式ADC中具有兩倍小之參考電容器。此將消除具有作為該快閃式ADC之該參考源之一未經緩衝且未被截斷之電壓參考信號之需求，且從而亦簡化多層級調變器之設計。
一習知快閃式ADC係由多個比較器級組成(n個比較器對應該ADC解析度之n+1個層級)。如(例如在圖2中展示)展示，在每一級中，該比較器級之各者通常係由一切換式電容器電路驅動。
此電路係具有該輸入信號Vin+/-及該參考信號Vref+/-及用於一共模虛擬接地或接地信號之VCM之一差分輸入級。開關210a將Vin+與電容器230a之一第一終端相連接，電容器230a之第二終端係與該輸出終端OP相耦合。開關215a將Vref+與電容器240a之一第一終端相連接，電容器240a之第二終端係與該輸出終端OP相耦合。開關215b將Vref-與電容器240b之一第一終端相連接，電容器240b之第二終端係與該輸出終端OM相耦合。開關210b將Vin-與電容器230b之一第一終端相連接，電容器230b之第二終端係與該輸出終端OM相耦合。
提供開關220a至220d以將電容器230a、240a、240b及230b之該第一終端與VCM相耦合。開關250a及250b將該等輸出終端OP及OM與VCM相連接，及開關260將OP與OM相連接。藉由時脈信號P1控制開關220a至220d、250a、250b及260，及藉由時脈信號P2控制開關210a、210b及215a、215b。
輸出OP/OM(各自正側及負側)連接至一比較器。通常於此，該電 路在兩個相P1及P2(非重疊相/時脈信號)中工作以將該等電荷轉移至該比較器。在P1相中，連接至OP/OM之該等開關係開通的且將所有該等基座之頂板及底板重設至VCM。無電荷係被轉移至該比較器。連接至Vin+/-及Vref+/-之該等輸入開關斷開。在此相中，OP=OM=VCM。此係重設相。
在相P2中，發生轉移，因此此係轉移相。因輸入開關210a、210b及215a、215b係開通的，所以在其等各自之電容器230a、230b及240a、240b上取樣每一輸入。因連接至OP/OM之開關250a、250b及260斷開，所以不再將OP/OM信號重設至VCM。其等之值取決於Vin+/-及Vref+/-及該等電容器值。若Cin(Vin+ - Vin-)-Cref(Vref+ - Vref-)>0(其意指Vin+ - Vin->Cref/Cin *(Vref+ - Vref-))，則OP-OM差分電壓變為正。所以差分電壓輸入Vin+ - Vin-之該有效比較器臨限係Cref/Cin(Vref+ - Vin-)。該比較器級之各者通常具有藉由該Cref電容器值設定之一不同之比較器臨限且其均勻分佈以具有一致之量化誤差。僅在該等輸入處交換Vref+及Vref-實現一負臨限。
在圖2中展示之此習知級具有若在P1與P2之間發生一截斷器調變(其係一自然方式)，則Vref+/-也包含該截斷器調變之一問題。如在圖3中展示，若在相P1中寫入Vref+ - Vref-=Vref+Voff及在相P2中寫入Vref+ - Vref-=Vref-Voff，則可針對在P1與P2之間被截斷且具有Voff之一偏移及Vref之一平均之該電壓參考而獲得一模型。
在該習知級中，僅在P2中(在該等Vref+/-輸入處)發生該Vref轉移。所以在一截斷器經調變之電壓參考的情況下，其始終轉移Vref-Voff。所以在此情況下，從未實現適當之平均且始終在該輸出電荷中併入該Vref偏移，這並非該截斷器調變之目的。
圖4展示根據各種實施例之一切換式電容器ADC之一改良之輸入級。開關410a將Vin+與電容器450a之該第一終端相連接，電容器450a 之第二終端係與輸出OP相耦合。開關420a將Vref+與電容器460a之該第一終端相連接，電容器460a之第二終端係與輸出OP相耦合。開關420b將Vref-與電容器460b之該第一終端相連接，電容器460b之第二終端係與輸出OM相耦合。開關410b將Vin-與電容器450b之該第一終端相連接，電容器450b之第二終端係與輸出OM相耦合。提供開關440a及440b以將電容器450a及450b之第一終端與VCM相耦合。提供開關470a及470b以將輸出OP及OM與VCM相耦合，且開關480使輸出OP及OM短路。提供開關430a以將Vref-連接至電容器460a之該第一終端及提供開關430b以將Vref+連接至電容器460b之該第一終端。藉由時脈信號P1控制開關440a、440b、430a、430b、470a、470b及480。藉由時脈信號P2控制開關410a、410b及420a、420b。
在根據各種實施例提出之結構中，如圖4展示，在該Vref輸入開關上不再存在至VCM之開關連接。開關420a、420b及430a、430b現在係在一交叉組態中且係連接至Vref+或Vref-之一者。在相P1中，一組開關430a、430b將電容器460a、460b連接至Vref+/-，及在相P2中，一補充組開關420a、420b連接至相反之Vref-/+。所以在參考電容器Cref上轉移之電荷總量接著係：在相P1中之-Cref(Vref+ - Vref-)，及在相P2中之Cref(Vref- - Vref+)。
在於P1與P2之間切換之一截斷之參考輸入的情況下，可寫為：在相P1中之Vref+ - Vref-=Vref+Voff及在相P2中之Vref+ - Vref-=Vref-Voff，轉移之總電荷係：電荷(P2)-電荷(P1)=Cref{Vref+Voff)-(-Cref(Vref-Voff))=2*Cref* Vref。在此總和中，歸因於在Vref+/-輸入處完成之該截斷器之解調變及在P1及P2上之一交叉組態中連接之開關420a、420b及430a、430b，消除該Voff分量。此意指透過該電容器電荷併入而在該兩個相之間已平均該參考且該比較結果係從而獨立 於解決該習知ADC問題之該電壓參考偏移。輸入信號電容器Cin並不在此組態中被改變但亦可設定於一交叉組態中以在該經取樣之信號中獲得兩倍(2x)的因數(只要在該兩個相期間可取得該輸入信號，其並非總是可被取得)。憑藉此新技術，在Vref路徑中實現兩倍之增益，所以Cref可被除以二以保持相同之有效臨限，其係有利於安定時間問題及晶粒大小。開關數量仍然係與在一習知組態中相同，所以不存在實際明顯之缺點。該截斷器調變僅需要與相P1及P2同步，且該切換需要在P1與P2之間發生以實現適當的偏移消除。
圖5展示一電路之一例示性實施例，其中憑藉該交叉組態在Vin路徑中實現兩倍之增益。開關510a將Vin+與電容器550a之該第一終端相連接，電容器550a之第二終端係與輸出OP相耦合。開關520a將Vref+與電容器560a之該第一終端相連接，電容器560a之第二終端係與輸出OP相耦合。開關520b將Vref-與電容器560b之該第一終端相連接，電容器560b之第二終端係與輸出OM相耦合。開關510b將Vin-與電容器550b之該第一終端相連接，電容器550b之第二終端係與輸出OM相耦合。開關540a將Vin-與電容器550a之該第一終端相連接，及開關540b將Vin+與電容器550b之該第一終端相連接。提供開關570a及570b以將輸出OP及OM與VCM相耦合且開關580使輸出OP及OM短路。提供開關530a以將Vref-連接至電容器560a之該第一終端及提供開關530b以將Vref+與電容器560b之該第一終端相連接。開關540a、540b、530a、530b、570a、570b及580係藉由時脈信號P1控制。開關510a、510b及520a、520b係藉由時脈信號P2控制。
410a‧‧‧開關
410b‧‧‧開關
420a‧‧‧開關
420b‧‧‧開關
430a‧‧‧開關
430b‧‧‧開關
440a‧‧‧開關
440b‧‧‧開關
450a‧‧‧開關
450b‧‧‧開關
460a‧‧‧開關
460b‧‧‧開關
470a‧‧‧開關
470b‧‧‧開關
480‧‧‧開關
Cin‧‧‧輸入信號電容器
Cref‧‧‧參考電容器
OM‧‧‧輸出終端
OP‧‧‧輸出終端
P1‧‧‧時脈信號
P2‧‧‧時脈信號
VCM‧‧‧接地信號
Vin-‧‧‧輸入信號
Vin+‧‧‧輸入信號
Vref-‧‧‧參考信號
Vref+‧‧‧參考信號

Claims (17)

  1. 一種用於一切換式電容器類比轉數位轉換器之輸入級，其包括：接收一輸入電壓之一差分電壓輸入；接收一截斷之參考電壓之一差分參考電壓輸入；一共同電壓連接；一差分輸出；耦合在該差分電壓輸入與該差分輸出之間的一對輸入電容器；耦合在該差分參考電壓輸入之間之一對參考電容器；藉由一第一相及第二相控制之一切換單元，其可操作以在第一相期間將該等輸入電容器之一第一終端與該共同電壓連接相連接且將該等參考電容器之該第一終端與該反相差分電壓參考相耦合；且在一第二相期間將該等輸入電容器之該第一終端與該差分輸入電壓相連接且將該等參考電容器之該第一終端與該非反相差分電壓參考相耦合。
  2. 如請求項1之輸入級，其中該第一相及第二相係藉由非重疊時脈信號界定。
  3. 如請求項2之輸入級，其中該參考電壓係使用該等非重疊時脈信號截斷。
  4. 如請求項3之輸入級，其中該參考電壓包括在一個相期間之一正偏移電壓及在另一相期間之一負偏移電壓。
  5. 如請求項1之輸入級，其中在該第一相期間，該等輸入電容器之該等第二終端係與一共同電壓連接相耦合。
  6. 如請求項1之輸入級，其中在該第一相期間，該等輸入電容器之該等第二終端係與一負輸入電壓耦合。
  7. 如請求項1之輸入級，其中一正輸入電容器之該第一終端及一正參考電容器之該第一終端係與一正輸出終端相耦合，及一負輸入電容器之該第一終端及一負參考電容器之該第一終端係與一負輸出終端相耦合。
  8. 如請求項1之輸入級，其中共同電壓連接係接地。
  9. 如請求項1之輸入級，其中共同電壓連接係一虛擬接地。
  10. 一種將一輸入信號提供至具有一輸入級之一積分三角調變器之一量化器之方法，該輸入級具有一對輸入電容器及一對參考電容器，其中該等輸入電容器及參考電容器之各者之一第一終端係各自與一正輸出終端及負輸出終端相連接，該方法包括：在一第一相期間將該等正輸出終端及負輸出終端與一共同電壓相連接且用一反相參考電壓充電該等參考電容器；及在一後續第二相期間自該共同電壓斷開該等正輸出終端及負輸出終端，且將該等輸入電容器之該等第一終端及該等參考電容器之該等第一終端各自與一非反相差分輸入電壓及該非反相參考電壓相連接。
  11. 如請求項10之方法，其中該第一相及第二相係藉由非重疊時脈信號界定。
  12. 如請求項11之方法，其中該參考電壓係使用該等非重疊時脈信號截斷。
  13. 如請求項12之方法，其中該參考電壓包括在一個相期間之一正偏移電壓及在另一相期間之一負偏移電壓。
  14. 如請求項10之方法，其中在該第一相期間，該等輸入電容器之該等第二終端係與該共同電壓相耦合。
  15. 如請求項10之方法，其中在該第一相期間，該等輸入電容器之該等第二終端係與一反相輸入電壓相耦合。
  16. 如請求項10之方法，其中共同電壓連接係接地。
  17. 如請求項10之方法，其中共同電壓連接係一虛擬接地。
TW103106891A 2013-02-27 2014-02-27 兩相切換式電容器快閃式類比轉數位轉換器 TWI640164B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201361769928P 2013-02-27 2013-02-27
US61/769,928 2013-02-27
US14/181,904 2014-02-17
US14/181,904 US9154155B2 (en) 2013-02-27 2014-02-17 2-phase switched capacitor flash ADC

Publications (2)

Publication Number Publication Date
TW201448472A true TW201448472A (zh) 2014-12-16
TWI640164B TWI640164B (zh) 2018-11-01

Family

ID=51387589

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103106891A TWI640164B (zh) 2013-02-27 2014-02-27 兩相切換式電容器快閃式類比轉數位轉換器

Country Status (6)

Country Link
US (2) US9154155B2 (zh)
EP (1) EP2962392B1 (zh)
KR (1) KR20150122628A (zh)
CN (1) CN104885362B (zh)
TW (1) TWI640164B (zh)
WO (1) WO2014133852A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9525426B2 (en) * 2015-02-05 2016-12-20 Infineon Technologies Ag Cross-coupled input voltage sampling and driver amplifier flicker noise cancellation in a switched capacitor analog-to-digital converter
CN106230433A (zh) * 2016-09-20 2016-12-14 天津大学 高速差分参考电压缓冲器
US10014879B1 (en) * 2017-11-30 2018-07-03 Cirrus Logic, Inc. Capacitance-to-digital converter
DE102021100438B3 (de) 2021-01-12 2022-05-12 Elmos Semiconductor Se Vorrichtung zur gleichzeitigen Delta-Sigma-Analog-zu-Digital-Wandlung mehrerer Eingangssignale

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3103657B2 (ja) 1992-03-23 2000-10-30 松下電器産業株式会社 電圧保持回路及び容量結合網を有するａ／ｄ変換器
US6972705B1 (en) 2004-12-14 2005-12-06 Cirrus Logic, Inc. Signal processing system having an ADC delta-sigma modulator with single-ended input and feedback signal inputs
US7136006B2 (en) 2004-12-16 2006-11-14 Texas Instruments Incorporated Systems and methods for mismatch cancellation in switched capacitor circuits
US7385443B1 (en) * 2007-01-31 2008-06-10 Medtronic, Inc. Chopper-stabilized instrumentation amplifier
CN102177658B (zh) * 2008-10-13 2014-04-09 集成装置技术公司 开关电容器流水线级
US7994958B2 (en) * 2008-10-23 2011-08-09 Microchip Technology Incorporated Multi-level feed-back digital-to-analog converter using a chopper voltage reference for a switched capacitor sigma-delta analog-to-digital converter
US7999710B2 (en) 2009-09-15 2011-08-16 Texas Instruments Incorporated Multistage chopper stabilized delta-sigma ADC with reduced offset
KR101749958B1 (ko) 2010-07-08 2017-06-22 마이크로칩 테크놀로지 인코포레이티드 초퍼 기준 전압을 이용한 스위치형 커패시터 시그마-델타 변조기의 2단계 이득 교정과 스케일링 방식

Also Published As

Publication number Publication date
EP2962392A1 (en) 2016-01-06
US20140240155A1 (en) 2014-08-28
KR20150122628A (ko) 2015-11-02
CN104885362B (zh) 2018-09-18
WO2014133852A1 (en) 2014-09-04
TWI640164B (zh) 2018-11-01
EP2962392B1 (en) 2018-12-26
CN104885362A (zh) 2015-09-02
US9300319B2 (en) 2016-03-29
US9154155B2 (en) 2015-10-06
US20160028413A1 (en) 2016-01-28

Similar Documents

Publication Publication Date Title
US8599053B2 (en) Switched-capacitance gain amplifier with improved input impedance
TWI640164B (zh) 兩相切換式電容器快閃式類比轉數位轉換器
US7375666B2 (en) Feedback topology delta-sigma modulator having an AC-coupled feedback path
KR101695240B1 (ko) 스위치드 커패시터 시그마―델타 아날로그-디지털 컨버터용 초퍼 기준 전압을 이용한 멀티―레벨 피드―백 디지털―아날로그 컨버터
TWI535221B (zh) 用於切換式電容器積分三角調變器之二階段增益校正及其方法
US20060213270A1 (en) One terminal capacitor interface circuit
US20110254718A1 (en) Integrator and delta-sigma modulator including the same
BR102012003141A2 (pt) aparelho de amplificaÇço diferencial
US8624767B2 (en) Electronic device and method for analog to digital conversion according to delta-sigma modulation using double sampling
KR20140001565A (ko) 시정수 보정 장치 및 방법과 이를 포함한 저역 통과 델타 시그마 변조 장치
US20190369168A1 (en) Signal processing arrangement for a hall sensor and signal processing method for a hall sensor
JP2009260605A (ja) Δς変調器及びδς型ａｄ変換器
KR20010051806A (ko) 오프셋 정정 및 이득 설정을 갖는 시그마-델타 변조기를포함한 변환기 인터페이스 구성
TW201921843A (zh) 使用靴帶式開關之五位階切換電容式數位轉類比轉換器(dac)
US11095303B1 (en) Single-ended to differential circuit
US10630308B2 (en) Analog-to-digital converter with low inter-symbol interference and reduced common-mode voltage mismatch
Singh et al. A 14 bit dual channel incremental continuous-time delta sigma modulator for multiplexed data acquisition
US11095262B2 (en) Circuit arrangement and a method for operating a circuit arrangement
US7880653B2 (en) Switched-capacitor circuits, integration systems, and methods of operation thereof
TWI426711B (zh) 具自時脈的類比數位轉換裝置及其方法
US20230421170A1 (en) Delta-sigma modulator
Yang et al. A 128dB dynamic range 1kHz bandwidth stereo ADC with 114dB THD
TW202349887A (zh) 三位準數位類比轉換器元件以及數位類比轉換方法
WO2018041557A1 (en) Differential gain-stage circuit and method for multiplying a voltage
Yang et al. A high precisions stereo Analog-to-Digital converter