TW201448465A - 電感性負載驅動器扭轉率控制器 - Google Patents

電感性負載驅動器扭轉率控制器 Download PDF

Info

Publication number
TW201448465A
TW201448465A TW103108215A TW103108215A TW201448465A TW 201448465 A TW201448465 A TW 201448465A TW 103108215 A TW103108215 A TW 103108215A TW 103108215 A TW103108215 A TW 103108215A TW 201448465 A TW201448465 A TW 201448465A
Authority
TW
Taiwan
Prior art keywords
load
driver
rate control
torsional
digital
Prior art date
Application number
TW103108215A
Other languages
English (en)
Other versions
TWI631821B (zh
Inventor
Geeter Bart De
Nicolas Furrer
Original Assignee
Microchip Tech Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Microchip Tech Inc filed Critical Microchip Tech Inc
Publication of TW201448465A publication Critical patent/TW201448465A/zh
Application granted granted Critical
Publication of TWI631821B publication Critical patent/TWI631821B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses
    • H03K5/04—Shaping pulses by increasing duration; by decreasing duration
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/165—Modifications for eliminating interference voltages or currents in field-effect transistor switches by feedback from the output circuit to the control circuit
    • H03K17/166—Soft switching
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/165—Modifications for eliminating interference voltages or currents in field-effect transistor switches by feedback from the output circuit to the control circuit
    • H03K17/166—Soft switching
    • H03K17/167—Soft switching using parallel switching arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0063—High side switches, i.e. the higher potential [DC] or life wire [AC] being directly connected to the switch and not via the load
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0072—Low side switches, i.e. the lower potential [DC] or neutral wire [AC] being directly connected to the switch and not via the load

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Electronic Switches (AREA)

Abstract

本發明提供一種用於數位控制負載電壓之扭轉率的電路及方法。該電路由利用一回饋信號來產生控制信號之一數位扭轉率控制單元組成，其中該回饋信號指示負載上之觀測電壓變化率。該電路進一步由一負載驅動器電路組成，該負載驅動器電路由該等控制信號操作且提供用於操作一負載開關之一扭轉率控制輸出電壓，其中該負載開關將電力提供至負載。該電路經組態以根據負載開關轉變之狀態而使用一扭轉率控制驅動器及一非控制驅動器來操作該負載開關。

Description

電感性負載驅動器扭轉率控制器 [相關申請案之交叉參考]
本申請案主張2013年3月9日提交之美國臨時申請案第61/775,523號之權利，該案之全文併入本文中。
本發明係關於一種用於一負載驅動器電路之扭轉率控制器；特定言之，本發明係關於一種用於將電力提供至電感性負載之驅動器電路，諸如一馬達或一切換式電源供應器(SMPS)。
各種現代電子器件利用負載開關來控制電力至負載(其自可用電源供應器(諸如一馬達或SMPS)汲取電流)之輸送。負載驅動器電路用於對一負載開關施加控制。除判定負載開關何時將電力提供至一負載之外，一負載驅動器電路亦可控制負載之性質之變化率。通常將此等性質之變化率稱為一扭轉率。通常使用MOSFET(金屬氧化物半導體場效電晶體)來實施負載開關，MOSFET提供對電力至一負載之輸送及對扭轉率之精確控制，諸如一馬達之一相位節點上之電壓之變化或一SMPS之電感上之電壓降。
一旦已判定將電力接通至一負載，則一負載驅動器電路通常經組態以儘可能快速地供電給該負載。此藉由最小化供電給該負載之延時而最大化效率，使得被供電之組件可執行其所欲功能。然而，實際限制存在於一負載驅動器電路可如何快速地供電給一負載上。
諸多類型之電流負載(例如電動馬達)係阻抗源。此等負載之阻抗引起由供電給此等負載所致之問題副效應。例如，就為一馬達之一負載而言，在由一高側驅動器驅動與由一低側驅動器驅動之間切換負載電流路徑，此導致電流路徑在供應路徑與接地路徑之間切換。此切換引起負載上之電壓快速改變，其導致一反衝電荷反向流動至負載開關。此反衝電壓可橫過負載開關，且可導致相對負載開關之非所欲切換。此繼而具有自良性循環效率降低至對負載驅動器電路及/或負載開關之損壞之一系列後果。
除反衝之外，供電給一電流負載亦可導致產生電磁干擾(EMI)。EMI之一尤其相關來源係由供電給一電感性負載(諸如一馬達)快速所致或由電源線及接地線中之快速變化電流所致之電磁力。供電給負載之電壓之變化率越大，所誘發之磁場之量值越大且所得EMI之位準越大。EMI之均勻適度量可導致系統中之虛假電流，該虛假電流可引起相鄰電路中之故障且甚至潛在地損壞相鄰電路。
歸因於電流路徑上之寄生電感，透過開關之快速電流變化將產生大電壓尖波。此等大尖波可超過開關及驅動器電路之安全操作限制且損壞部件。
一般而言，可藉由減緩負載上之電壓之變化率而改善由對一負載施加電力引起之此等問題。緩和負載上之電壓之變化率導致反衝及EMI之產生減少。
更緩慢地改變一負載上之電壓可至少部分減輕此等問題之部分，但其將一非所要低效率引入至系統中。藉由延遲到達供應電壓(或接地電壓，其取決於負載是否被接通或切斷)所需之時間，此引入負載之回應時間之一延時。任何此等延遲隨時間累積且引起波及整個系統之不可接受低效率。因此，可期望依使一負載(諸如一馬達)之回應時間之延時最小化且不產生反衝電流及EMI之非所要位準的一速率 將一電壓施加至該負載。
習知驅動器電路歸因於其等對環境性質之依賴性而無法提供適當扭轉率控制，且其等係未考量受控值之觀測量的開環解決方案。因此，需要提供扭轉率之更準確且更可靠控制之一閉環解決方案。先前技術中之此等及其他缺點大部分由根據本發明之實施例之一系統及方法克服。
根據一實施例，提供一種用於驅動一第一負載開關之積體電路，其中該第一負載開關供電給一電感性負載，該積體電路包括：一第一數位扭轉率控制單元，其用於產生控制信號，其中該第一數位扭轉率控制單元基於指示該負載上之電壓變化率的一回饋信號而產生該等控制信號；及一第一負載驅動器電路，其由該等控制信號操作，其中該第一負載驅動器電路產生操作該第一負載開關之一扭轉率控制輸出電壓。
根據進一步實施例，該第一負載開關係一MOSFET。根據進一步實施例，該積體電路係一扭轉率控制驅動器；及該積體電路進一步包括產生一恆定輸出之一非控制驅動器，其中由該非控制驅動器及該扭轉率控制驅動器操作該負載開關，且其中該扭轉率控制驅動器在該負載開關之穩態期間產生一恆定輸出，且其中該扭轉率控制驅動器經調變以在該負載開關之狀態轉變期間產生一扭轉率控制輸出。根據進一步實施例，該扭轉率控制驅動器係一大低阻抗驅動器，且該非控制驅動器係一小電流限制驅動器。根據進一步實施例，該積體電路係一低側驅動器且該第一負載開關係一低側負載開關，且該積體電路進一步包括：一第二數位扭轉率控制單元，其用於產生高側控制信號，其中該第二數位扭轉率控制單元基於指示該負載上之電壓變化率的該回饋信號而產生該等控制信號；及一第二負載驅動器電路，其由該等高側 控制信號操作，其中該第二負載驅動器電路產生操作該第二負載開關之一扭轉率控制輸出電壓，其中該第二負載驅動器電路及該第二數位扭轉率控制單元包括一高側驅動器。根據進一步實施例，該第一數位扭轉率控制單元包括：一電容器，其接收該回饋信號；及一電阻器，其與界定扭轉率之該電容器耦合。根據進一步實施例，該第一數位扭轉率控制單元進一步包括：一反及閘，其具有接收該回饋信號之一第一輸入端及接收一輸入電壓信號之一第二輸入端，其中該反及閘之輸出控制該第一負載驅動器電路之一p-通道場效電晶體；及一反或閘，其具有接收該回饋信號之一第一輸入端及接收該輸入電壓信號之一第二輸入端，其中該反或閘之輸出控制該第一負載驅動器電路之一n-通道場效電晶體。
500‧‧‧金屬氧化物半導體場效電晶體(MOSFET)負載驅動器
501‧‧‧高側負載驅動器
502‧‧‧低側負載驅動器
503‧‧‧低側負載驅動器電路
504‧‧‧低側數位扭轉率控制器
505‧‧‧負載輸出端/電流負載
506‧‧‧低側金屬氧化物半導體場效電晶體(MOSFET)/低側金屬氧化物半導體場效電晶體(MOSFET)負載開關
507‧‧‧高側金屬氧化物半導體場效電晶體(MOSFET)/高側金屬氧化物半導體場效電晶體(MOSFET)負載開關
508‧‧‧回饋/回饋輸入
509‧‧‧高側負載驅動器電路
510‧‧‧高側數位扭轉率控制器/數位扭轉率控制模組
601‧‧‧高側負載驅動器/高側數位扭轉率控制器
602‧‧‧低側負載驅動器/低側數位扭轉率控制器
603‧‧‧電容器
604‧‧‧電容器
607‧‧‧電阻器
608‧‧‧電阻器
611‧‧‧反及閘
612‧‧‧大驅動器/電晶體
613‧‧‧反或閘
614‧‧‧大驅動器/場效電晶體
615‧‧‧金屬氧化物半導體場效電晶體(MOSFET)
620‧‧‧反及閘
621‧‧‧反或閘
622‧‧‧電容器
623‧‧‧電阻器
624‧‧‧電容器
625‧‧‧電阻器
626‧‧‧大驅動器/場效電晶體
627‧‧‧大驅動器/場效電晶體
628‧‧‧金屬氧化物半導體場效電晶體(MOSFET)
629‧‧‧小電流限制驅動器
630‧‧‧負載
801‧‧‧數位扭轉率控制器
802‧‧‧電容器
803‧‧‧電阻器
804‧‧‧反或閘
805‧‧‧金屬氧化物半導體場效電晶體(MOSFET)
807‧‧‧場效電晶體
809‧‧‧電流負載
熟習此項技術者可藉由參考附圖而更佳地理解本發明且明白本發明之諸多目的、特徵及優點。不同圖式中所使用之相同參考元件符號指示類似或相同項。
圖1展示實施習知扭轉率控制之一負載驅動電路。
圖2展示接通MOSFET時之一習知扭轉率控制之時序。
圖3展示切斷MOSFET時之一習知扭轉率控制之時序。
圖4展示實施扭轉率控制之另一習知負載驅動電路。
圖5展示根據一實施例之實施扭轉率控制之一負載驅動電路之一高位準繪圖。
圖6展示根據一實施例之實施扭轉率控制之一負載驅動電路。
圖7展示使用一實施例所產生之一時序圖。
圖8描繪其中雙MOSFET負載開關控制來自高側驅動器及低側驅動器之電力的一實施例。
圖1繪示使用串聯於一負載驅動器電路與負載開關之間之一電阻器RGATE之該負載驅動器電路之習知扭轉率控制。依此方式使用一串聯電阻器用以緩和負載上之電壓VDS之變化率，此減少EMI之量且減輕由用於驅動電流負載之輸出電壓之快速變化產生之反衝。將一串聯電阻器用於緩和一負載開關之扭轉率無法提供對負載上之電壓之變化率之適當控制，此係因為該電阻器之行為根據系統之操作溫度而變動且因為該電阻器無法解釋負載開關中之容限變動(其可在使用電晶體負載開關(諸如MOSFET)時較客可觀)或由負載汲取之實際電流。此外，基於電阻器之習知扭轉率控制係必須基於電路行為之預測而設計且無法解釋電路之實際操作特性的一開環解決方案。
用於限制扭轉率之串聯電阻器使開關更易受反衝之影響且導致需要習知反衝防止電路，諸如圖1中所描繪之電路。該等開關利用切換至一接通狀態以提供用於使一反衝電壓放電之一低阻抗路徑的一雙極電晶體QOFF。由雙極電晶體QOFF提供之該低阻抗路徑容許反衝電流被汲取，同時阻止反衝電荷到達負載開關之閘極端子。需要一額外二極體來接通該雙極電晶體且產生至負載開關閘極之充電路徑。用於防止反衝之此習知電路係非所要的，此係因為其增加製造成本及空間要求。可由一負載驅動器避免此等缺點，該負載驅動器能夠依減少反衝之一方式輸送電力且具有足夠低的輸出阻抗以汲取剩餘反衝電流。
圖2及圖3提供利用一串聯電阻器來緩和一MOSFET負載開關之扭轉率的一習知負載驅動器電路之一更詳細視圖。圖2及圖3摘錄自描述一習知負載驅動器電路之「Design and Application Guide for High Speed MOSFET Gate Drive Circuits」(Laszlo Balogh，Unitrode Power Supply Seminar(2001))。圖2之頂部處描繪使用一串聯電阻器RGATE之習知扭轉率控制之一電路圖。圖2之底部處之時序圖展示將MOSFET切換至一接通狀態時之各種MOSFET參數之變化。
圖2之時序圖之時段1被稱為接通延遲且表示使閘極電壓VGS自切斷狀態驅動電壓升高至臨限電壓VTH所需之時間，在臨限電壓VTH處，MOSFET開始切換至一接通狀態。時段1之持續時間係依據MOSFET之內部電容而變化。在時段1期間閘極電壓之初始增大起因於對MOSFET之內部電容器充電。由於每一MOSFET將具有某一內部電容，所以時段1中所表示之此接通延遲無法被完全消除。然而，利用一串聯電阻器RGATE之習知負載驅動電路在加負載於MOSFET之內部負載開關閘極電容器且使閘極電壓升高至臨限電壓所需之時間中引入額外時段1延遲。該延遲歸因於與由此電阻器引起之MOSFET之內部電容器充電電流成比例之輸入電壓之降低。在時段1之延遲期間，汲極電流ID保持於一切斷位準處且汲極電壓VDS保持於一高態中，此係因為此時MOSFET不傳導電荷。
圖2之時序圖之時段2係已達到臨限電壓且MOSFET開始傳導電荷之時段。在時段2中，使閘極電壓進一步升高超過臨限電壓，且MOSFET開始傳導一汲極電流。因此，在時段2期間，汲極電流自一切斷位準上升至全負載電流。此係MOSFET之操作之線性部分，其中汲極電流係依據閘極電壓而變化。在此間隔時間期間，閘極電壓升高越快，汲極電流增大越快。在時段2期間，汲極電壓保持於一高輸出電壓位準處，此係因為低側開關仍無法汲取負載電流。
在圖2之時序圖之時段3期間，汲極電流已達到全穩態負載電流。因此，使MOSFET汲極電壓降低至其低接通狀態位準。在圖2之習知系統中，由閘極端子路徑中之串聯電阻器RGATE緩和汲極電壓之降低率。然而，此開環串聯電阻器方法不具有基於汲極電壓之實際變化率而調適閘極電壓之變化的能力，且因此不具有適當控制反衝或EMI之能力。串聯電阻器無法適當減緩汲極電壓之變化率導致反衝，此可接通電橋之相對側負載開關且因此引起大貫通電流。
在時段4期間，使MOSFET之閘極電壓升高至其接通狀態驅動電壓。在時段4期間，MOSFET半導體經完全充電使得其達到其最低電阻。如同時段1，時段4之長度亦因使用一串聯電阻器而被非所要地延長。
圖3繪示將圖2之此相同MOSFET切換至一切斷狀態之時序圖。圖3之頂部重複使用一串聯電阻器RGATE之一習知扭轉率控制實施方案之先前電路圖。
圖3之時序圖之時段1被稱為切斷延遲且表示使閘極電壓VGS自接通狀態驅動電壓降低至MOSFET實際開始切換至一切斷狀態之電壓所需之時間。降低閘極電壓之時段1之此延遲係MOSFET之內部電容之一結果。當負載驅動器電路降低供應至閘極端子之電壓時，閘極電壓之實際降低率取決於使MOSFET之內部電容放電所花費之時間。如同接通延遲，MOSFET之內部電容防止完全消除切斷延遲。然而，利用一串聯電阻器之一習知負載驅動電路藉由限制可流動以使MOSFET閘極電容器CGS放電之電流而延長此接通延遲。在時段1之延遲期間，汲極電流ID保持於全負載電流處且汲極電壓VDS保持於其低態處。
圖3之時序圖之時段2係MOSFET接通序列之時段3之對等部分且係MOSFET之切斷序列期間之MOSFET之扭轉率之控制時段。在圖3之時序圖之時段2期間，MOSFET之汲極電壓VDS升高至其高切斷狀態電壓，此係因為負載電流不再被汲取。此時，電流累積於CDS電容器中，其用以增大汲極電壓。如前所述，串聯電阻器無法適當減緩汲極電壓之變化率導致反衝。在時段2期間，汲極電流保持於全負載電流處。
如同接通序列，在切斷序列之時段2期間，用於圖3之習知負載驅動電路中之串聯電阻器RGATE亦僅提供汲極電壓之變化率之基本緩和。隨著由負載驅動器供應至閘極端子之輸入電壓被減小，串聯電阻 器RGATE藉由限制電流流動而阻止此變化。此實際上延長時段2之持續時間。然而，如前所述，此扭轉率控制僅提供基於電路之操作之最壞情況預測而設計之閘極電壓之基本開環控制，且不具有與負載處之實際電流有關之輸入以導致無效率的切換次數。此外，如前所述，尖波及反衝電壓仍可起因於在串聯電阻器之緩和此變化之設計能力範圍外快速減小閘極電壓及汲極電流。
在時段3期間，使開關閘極電壓進一步放電至開關臨限值以將汲極電流減小至0。在圖3之時序圖之時段4期間，隨著閘極電壓降低至其低切斷狀態位準，MOSFET之剩餘內部電容被放電。在時段4期間，汲極電流及汲極電壓處於穩狀切斷位準。如同時段1，時段3及時段4之長度亦因使用一串聯電阻器而被非所要地延長。
下文進一步提供圖2及圖3中所描繪之此等習知扭轉率控制時序圖與使用本發明之一實施例所產生之時序圖之一比較。其繪示由將一串聯電阻器用於扭轉率控制引起之額外時間延遲及由本發明提供之改良。
圖4繪示根據一些實施例之一MOSFET負載驅動電路。此負載驅動電路實際上由兩個不同負載驅動電路形成。一負載驅動電路係與一延遲組件串聯之一低阻抗大負載驅動電路。另一負載驅動電路係與該串聯連接之延遲及低阻抗驅動器並聯耦合之一小電流限制驅動器。當MOSFET切換狀態時，利用該小電流限制驅動器。在一狀態轉變完成之後，添加該並聯大低阻抗驅動器。該延遲組件在接通該大驅動器之前實施一延遲，該延遲足夠長以確保該大驅動器僅在該轉變完成之後接通，此對應於圖2及圖3之時序圖中之時段4。接著，該大低阻抗驅動器提供一低阻抗路徑，藉由該低阻抗路徑，可使反衝電荷在未到達MOSFET之閘極端子時被汲取。根據一些實施例，使用由MOSFET之量測汲極電壓調節之一數位接通/切斷控制來控制該大低阻抗驅動 器。此容許基於指示MOSFET狀態之間之轉變何時完成之實際量測而接通大緩衝器。在一些實施例中，可將負載開關整合至負載驅動器電路中。
鑒於無法使用開環串聯電阻器實施方案來適當控制扭轉率，有效閉環解決方案係較佳的。然而，使用類比閉環扭轉率控制實施方案具有若干缺點。例如，在一些情況中，負載開關係實施負載驅動器電路(其驅動MOSFET之切換動作)之積體電路外部之一MOSFET。在此等情境中，MOSFET負載開關之操作參數可為未知或無法精確獲知。當無法確切獲知一MOSFET負載開關之操作特性時，使用類比控制來操縱此MOSFET之扭轉率以緩和閘極電壓之嘗試可導致不穩定表現。因此，期望一閉環數位扭轉率控制解決方案。
圖5描繪一例示性實施例之一大體方塊圖。在圖5中，MOSFET負載驅動器500係由驅動一高側MOSFET 507之一高側負載驅動器501及驅動一低側MOSFET 506之一低側負載驅動器502組成之一積體電路。低側驅動器及高側驅動器之各者由串行操作之兩個主組件(一數位扭轉率控制電路及一負載驅動器電路)組成。低側負載驅動器502由一低側負載驅動器電路503及一低側數位扭轉率控制器504組成。高側負載驅動器501由一高側負載驅動器電路509及一高側數位扭轉率控制器510組成。低側負載驅動器電路503及高側負載驅動器電路509兩者執行控制MOSFET之切換操作的習知任務。
下文更詳細所描述之數位扭轉率控制器之各者接收反映經由一高側MOSFET 507及一低側MOSFET 506所驅動之電感性負載上之電壓變化的回饋508。此回饋輸入508表明負載輸出端505處存在電壓變化。如下文將更詳細地描述，此回饋資訊用於依藉由儘可能快速地將電力施加至電流負載而提高總效率之一方式數位地控制高側MOSFET 507及低側MOSFET 506之扭轉率，同時最小化所產生之電壓尖波、反 衝或EMI之量。如相對於圖4所描述，某些實施例利用一大低阻抗驅動器及一小電流限制驅動器。此等驅動器可一起提供有效緩和MOSFET之閘極電壓及繼而汲極電壓之變化率的一平均輸出阻抗。一些實施例將經由一數位扭轉率控制模組510管理該兩個驅動器之間之轉變，數位扭轉率控制模組510接收汲極電壓回饋508且使用此資訊來根據需要數位地切換該兩個可用驅動器以緩和MOSFET開關之汲極電壓之扭轉率以最小化任何反衝。
在此雙MOSFET組態中，一電流經由高側MOSFET負載開關507在一電源供應器與電流負載505之間流動且經由低側MOSFET負載開關506在負載505與接地之間流動。依此方式，高側驅動器及低側驅動器可經交替啟用及停用以使電流脈動至一電流負載(諸如一馬達)。實施例可具有協作以供電給電流負載之多對交互操作之高側驅動器及低側驅動器。其他實施例可不包含高側驅動器及低側驅動器兩者且可代以包括供電給一電流負載之一單一驅動器。在一些實施例中，各對之高側驅動器及低側驅動器由用於低側驅動器中之一n-通道MOSFET負載開關及高側驅動器上之一p-通道MOSFET負載開關組成。其他實施例可將n-通道MOSFET及p-通道MOSFET之不同組合用於各對之高側負載開關及低側負載開關中。
圖6展示高側負載驅動器601及低側負載驅動器602之一更詳細描繪之一實施例。如相對於圖5所描述，此等驅動器之各者由一數位扭轉率控制器及一負載驅動器電路組成。相對於低側驅動器，該負載驅動器電路由場效電晶體626及627及小電流限制驅動器629組成且對應於圖5之項503。該低側數位扭轉率控制器(圖5之項504)由低側負載驅動器602之剩餘組件組成。由高側驅動器601之所繪示之組件類似地形成高側驅動器之該數位扭轉率控制器及該負載驅動器。
高側驅動器之輸入信號VIN(HI)及低側驅動器之輸入信號 VIN(LOW)係類似於圖2及圖3中所觀測之輸入的習知負載驅動器輸入。相對於低側驅動器602，低側輸入信號VIN(LOW)接通/切斷小電流限制驅動器629及大低阻抗驅動器。同樣地，高側輸入信號VIN(HI)接通/切斷包括高側驅動器之兩個驅動器。由數位扭轉率控制器504產生之數位輸入信號係基於負載上之電壓變化，特定言之，係基於MOSFET 628之量測汲極電壓及MOSFET 615之量測源極電壓。由數位扭轉率控制器504產生之數位輸入信號在負載630上之電壓改變過快時切斷大驅動器且在電壓改變過慢時相反地接通大驅動器。依此方式，該等數位輸入信號藉由依一適當速率接通/切斷大驅動器而緩和負載630上之輸出電壓之變化率。
與在對一輸出信號之實際值無任何瞭解之情況下改變該輸出信號之扭轉率的開環扭轉率控制機構不同，本發明利用用於指示負載630電壓之扭轉率之實際變化的一回饋路徑。此回饋使用容許更精確地控制負載電壓之變化率，其中至負載驅動器之數位輸入之產生考量實際負載。在圖6之實施例中，使用將高側扭轉率控制器及低側扭轉率控制器兩者連接至供電給電流負載630之路徑的一電路路徑來實施回饋機構。在圖6之實施例中，此電路路徑提供由高側數位扭轉率控制器601及低側數位扭轉率控制器602利用之一共用回饋路徑。
對於高側數位扭轉率控制器601及低側數位扭轉率控制器602兩者，一電容器及一電阻器經配對以控制包括負載驅動器電路之數位邏輯閘之操作。為判定是否將對扭轉率控制輸出信號作出任何調整，將電容性回饋信號作為一輸入提供至各扭轉率控制器中之邏輯閘對。若此回饋信號超過用於觸發至邏輯閘之該輸入的臨限值，則該等閘改變狀態，使得電壓調整導致增大/減小或延緩扭轉率控制輸出信號之變化率。電阻器607、608、623及625用以藉由使電容器充電或放電而設定參考扭轉率，使得數位閘輸入端上之電壓經觸發以沿另一方向迴 轉。依此方式，電容器及電阻器用於基於指示量測負載電壓值之回饋而數位地緩和負載電壓之扭轉率。
相對於高側數位扭轉率控制器601，用於修改扭轉率控制輸出信號之邏輯閘對之一者係一反及閘611。此反及閘611經由電容器603接收一回饋信號作為一輸入且接收高側輸入電壓VIN(HIGH)作為另一輸入。當將VIN(HI)設定為高態時，接通大驅動器612，此係因為該回饋信號歸因於電阻器607而處於高態。當負載630上之電壓升高過快時，回饋電容器603迫使611上之輸入低於臨限值，此切斷612。此減緩負載630上之扭轉率。若扭轉率過慢，則電阻器607將使電容器603放電，且此將再次接通電晶體612，其將增大負載630上之扭轉率。
存在於用於修改扭轉率控制輸出信號之高側數位扭轉率控制器601內之邏輯閘對中之第二邏輯閘係一反或閘613。此反或閘613經由電容器604接收回饋信號作為一輸入且接收高側輸入電壓VIN(HIGH)作為另一輸入。反或閘613之輸出用於控制一場效電晶體614之閘極端子。當將VIN(HIGH)設定為低態時，則接通大驅動器614，此係因為回饋信號歸因於電阻器608而處於低態。當負載630上之電壓下降過快時，回饋電容器604迫使613上之輸入高於臨限值，此切斷614。此減緩負載630上之扭轉率。若扭轉率過慢，則電阻器608將使電容器604放電，且此將再次接通電晶體614，其將增大負載630上之扭轉率。
藉由設定電容器及電阻器之大小以選擇適當扭轉率，高側數位扭轉率控制器601驅動MOSFET 615之閘極端子，使得反衝之損壞量被防止發生，且使閘極電壓儘可能快速地增大至其最終值。
用於調整高側數位扭轉率控制器601之輸出信號之扭轉率的此回饋驅動機構導致可被視為一類型之脈寬調變(PWM)數位信號的一輸出調整。此數位輸出信號具有使MOSFET 615之閘極端子無電壓增大/減小之時段，該等時段與使至閘極端子之電壓增大/減小之時期混合。 並非如同習知類比系統般作出連續扭轉率調整，此數位扭轉率控制機構作出離散扭轉率調整。使扭轉率作出調整之時段之相對持續時間將指定閘極端子電壓增大/減小之速率，此繼而指定汲極電流增大/減小之速率將電流提供至負載630之速率。
低側數位扭轉率控制器602與高側數位扭轉率控制器601一起操作以容許電流自負載630流動至接地或自接地流動至負載。然而，如同至一負載之電流流動之快速變化，容許電流自負載快速流動至接地(或反之亦然)可導致EMI之損壞量，尤其在其中負載具有可觀電感(諸如一馬達)之情境中。因此，低側數位扭轉率控制器602操作以控制電流自負載630流動至接地(或反之亦然)之速率。如同高側數位扭轉率控制器601，低側數位扭轉率控制器602由一對邏輯閘組成，該對邏輯閘經組態以在產生增大/減小或延緩扭轉率控制輸出信號之變化率的一數位電壓調整時交互操作。
相對於低側數位扭轉率控制器602，用於產生扭轉率控制輸出信號之邏輯閘之一者係一反及閘620。此反及閘620經由電容器624接收一回饋信號作為一輸入且接收低側輸入電壓VIN(LOW)作為另一輸入。反及閘620之輸出用於控制一場效電晶體626之閘極端子。當低側輸入電壓及回饋信號兩者處於高態時，反及閘620輸出處於低態以接通626。當將VIN(LOW)設定為高態時，接通大驅動器626，此係因為回饋信號歸因於電阻器625而處於高態。當負載630上之電壓下降過快時，回饋電容器624迫使620上之輸入低於臨限值，此切斷626。此減緩負載630上之扭轉率。若扭轉率過慢，則電阻器625將使電容器624放電，且此將再次接通電晶體626，其將增大負載630上之扭轉率。
存在於用於修改扭轉率控制輸出信號之低側數位扭轉率控制器602內之邏輯閘對中之第二邏輯閘係一反或閘621。此反或閘621經由電容器622接收回饋信號作為一輸入且接收低側輸入電壓VIN(LOW)作 為另一輸入。反或閘621之輸出用於控制一場效電晶體627之閘極端子。反或閘621之輸出僅在低側輸入電壓及回饋信號兩者處於低態時為高態。在此情況中，反或閘621之輸出引起場效電晶體627處於一接通狀態中。在全部其他情況中，反或閘621之輸出處於低態，且場效電晶體627處於一切斷狀態中。當將VIN(LOW)設定為低態時，接通大驅動器627，此係因為回饋信號歸因於電阻器623而處於低態。當負載630上之電壓升高過快時，回饋電容器622迫使621上之輸入高於臨限值，此切斷627。此減緩負載630上之扭轉率。若扭轉率過慢，則電阻器623將使電容器622放電，且此將再次接通電晶體627，其將增大負載630上之扭轉率。
藉由設定電容器及電阻器之大小以選擇適當扭轉率，低側數位扭轉率控制器602驅動MOSFET 628之閘極端子，使得反衝之損壞量被防止發生，且使閘極電壓儘可能快速地增大至其最終值。
如同高側控制器，此導致用於控制輸出信號之扭轉率的一組類PWM數位輸出，其中調整時段之相對持續時間指定閘極端子電壓增大/減小之速率，且增大/減小汲極電流之變化率。
已基於所描述之實施例之操作而演示扭轉率控制之改良。圖7描繪使用類似於圖6中所描繪之實施例之一實施例所產生之一時序圖。圖7之時序圖繪示起因於將一MOSFET切換至一切斷狀態之閘極電壓VGS及汲極電壓VDS之分佈曲線。上文相對於圖3而描述將一MOSFET切換至一切斷狀態之程序。圖7中之頂部上描繪閘極電壓信號。如同上文所描述之圖2及圖3中之時序圖，將圖7分成四個時段。圖7之該四個時段反映上文相對於圖2及圖3所描述之相同MOSFET操作。然而，圖7之時序圖繪示相較於圖3中所繪示之切斷狀態MOSFET切換之扭轉率控制之改良。
圖7之時序圖中所描繪之改良閘極電壓信號開始於比圖3之習知 負載驅動電路顯著縮短之一時段1。此對應於一顯著縮短之切斷延遲，其提供相較於習知負載驅動電路中之扭轉率控制之效率改良。如所預期，並未完全消除切斷延遲。必須在時段1期間使MOSFET之固有內部電容放電以因此導致降低閘極電壓時之一不可避免延遲(即使在降低至MOSFET之輸入電壓之後)。
圖7之時序圖之時段2中反映由本發明之實施例提供之額外改良。相較於圖3之習知負載驅動電路，圖7之時段2繪示比其他時段1、3及4延長之一長度。圖7中之汲極電壓之更慢更多控制增大表示汲極電流之改良控制及因此對負載驅動電路之扭轉率之改良控制。如上文所描述，汲極電壓之一更慢增大率導致更少反衝及更少EMI。即使實施例提供改良扭轉率控制，但實施例未將供電給電流負載之速率之變化調整為比所需變化更慢一些。
圖7亦繪示實施例在各種條件下一致且準確地控制扭轉率之能力。如上文所描述，習知串聯電阻器系統之效能主要取決於各種操作條件對串聯電阻器之效應及MOSFET特性之變動。圖7之時序圖描繪在變動操作條件下於模擬運行期間所獲得之閘極電壓VGS及汲極電壓VDS之分佈曲線。例如，圖7反映具有不同MOSFET負載開關特性、負載電流、供應電壓及操作溫度之模擬。如圖7中所見，由實施例在此等各種條件下產生之分佈曲線展示少量變動。在此等相同變動條件下，習知系統將在至少時段2期間展現顯著不同之扭轉率。
如上文所陳述，一些實施例可不包含高側驅動器及低側驅動器兩者，此係因為可使用一單相驅動器來驅動某些電流負載。圖8描繪其中雙MOSFET負載開關控制來自高側驅動器及低側驅動器之電力的一實施例。然而，在圖8之該實施例中，一數位扭轉率控制器801僅存在於低側驅動器中。如同圖6之實施例，電流負載809上之電壓之回饋用於控制供電給電流負載809之MOSFET 805之扭轉率。如前所述，一 回饋電容器802及一電阻器803用於設定扭轉率。將此回饋信號與由控制器提供之輸入電壓VIN作為輸入一起提供至邏輯閘對，該邏輯閘對交互操作以對用於驅動MOSFET 805之閘極端子的扭轉率控制輸出信號提供數位調整。圖8中僅描繪該邏輯閘對之一者(反或閘804)，該邏輯閘之輸出控制一場效電晶體807。
回饋資訊之使用提供相較於習知開環扭轉率控制電路之其他優點，諸如上文所描述之串聯電阻器解決方案。習知串聯電阻器扭轉率控制取決於一電阻器RGATE緩和閘極電壓之變化率之能力。所導致之一問題為：一電阻器之操作效能隨溫度變動。因此，隨著系統中之溫度改變，由串聯電阻器作出之扭轉率調整之量值亦將改變。利用回饋之本發明之實施例能夠解釋系統之溫度變化之效應且補償該等效應。此外，如上文所描述，習知系統無法解釋個別MOSFET及負載電流之容限之變動。回饋之使用亦給實施例提供在無需識別任何特定變動源之情況下補償此等變動之能力。因此，利用回饋之實施例顯著減少此等變數對精準地調整扭轉率之能力之影響。圖7之時段2中繪示由實施例提供之相較於習知系統之改良，圖7之時段2展示可由實施例在一操作條件範圍內提供之扭轉率控制之均勻性。
由本發明之實施例提供之另一優點係使用可適應低電流及高電流兩者之切換的一閉環解決方案來實施扭轉率控制之能力。由於MOSFET可用於切換大範圍之電流(自數安培至數百安培)，所以用於控制高電流之功率MOSFET在用於供電給電感性電流負載(諸如馬達)之負載開關應用中尤其流行。在類比閉環解決方案中，當切換至高功率時，回饋之使用需要扭轉率控制機構能夠維持快速切換操作以避免來自高電流回饋之損壞。圖7之時序圖中亦繪示實施例在各種操作條件下提供快速切換之能力。
可由容許由本發明提供之扭轉率控制程式化之實施例提供進一 步優點。在一些實施例中，可透過使用(例如)圖6之實施例中之可程式化電容器或電阻器而程式化扭轉率。例如，二進位加權電容器可用於電容器603、604、624及/或622以容許使用者連接或斷接電容器之部分以變動其電容。類似地，二進位加權電阻器可用於電阻器603、607、624及或623以容許組態此等元件之電阻。可藉由使用可組態組件而改變扭轉率。
500‧‧‧金屬氧化物半導體場效電晶體(MOSFET)負載驅動器
501‧‧‧高側負載驅動器
502‧‧‧低側負載驅動器
503‧‧‧低側負載驅動器電路
504‧‧‧低側數位扭轉率控制器
505‧‧‧負載輸出端/電流負載
506‧‧‧低側金屬氧化物半導體場效電晶體(MOSFET)/低側金屬氧化物半導體場效電晶體(MOSFET)負載開關
507‧‧‧高側金屬氧化物半導體場效電晶體(MOSFET)/高側金屬氧化物半導體場效電晶體(MOSFET)負載開關
508‧‧‧回饋/回饋輸入
509‧‧‧高側負載驅動器電路
510‧‧‧高側數位扭轉率控制器/數位扭轉率控制模組

Claims (20)

  1. 一種用於驅動一第一負載開關之積體電路，其中該第一負載開關供電給一電流負載，該積體電路包括：一第一數位扭轉率控制單元，其用於產生控制信號，其中該第一數位扭轉率控制單元基於指示該負載上之電壓變化率的一回饋信號而產生該等控制信號；及一第一負載驅動器電路，其由該等控制信號操作，其中該第一負載驅動器電路產生操作該第一負載開關之一扭轉率控制輸出電壓。
  2. 如請求項1之積體電路，其中該第一負載開關係一MOSFET(金屬氧化物半導體場效電晶體)。
  3. 如請求項2之積體電路，其中該積體電路係一扭轉率控制驅動器；及該積體電路進一步包括：一非控制驅動器，其產生一恆定輸出，其中由該非控制驅動器及該扭轉率控制驅動器操作該負載開關，且其中該扭轉率控制驅動器在該負載開關之穩態期間產生一恆定輸出，且其中該扭轉率控制驅動器經調變以在該負載開關之狀態轉變期間產生一扭轉率控制輸出。
  4. 如請求項3之積體電路，其中該扭轉率控制驅動器係一大低阻抗驅動器，且該非控制驅動器係一小電流限制驅動器。
  5. 如請求項1之積體電路，其中該積體電路係一低側驅動器且該第一負載開關係一低側負載開關，且該積體電路進一步包括：一第二數位扭轉率控制單元，其用於產生高側控制信號，其中該第二數位扭轉率控制單元基於指示該負載上之電壓變化率的該回饋信號而產生該等控制信號；及 一第二負載驅動器電路，其由該等高側控制信號操作，其中該第二負載驅動器電路產生操作該第二負載開關之一扭轉率控制輸出電壓，其中該第二負載驅動器電路及該第二數位扭轉率控制單元包括一高側驅動器。
  6. 如請求項1之積體電路，其中該第一數位扭轉率控制單元包括：一電容器，其接收該回饋信號；及一電阻器，其與界定扭轉率之該電容器耦合。
  7. 如請求項6之積體電路，其中該第一數位扭轉率控制單元進一步包括：一反及閘，其具有接收該回饋信號之一第一輸入端及接收一輸入電壓信號之一第二輸入端，其中該反及閘之輸出控制該第一負載驅動器電路之一p-通道場效電晶體；及一反或閘，其具有接收該回饋信號之一第一輸入端及接收該輸入電壓信號之一第二輸入端，其中該反或閘之輸出控制該第一負載驅動器電路之一n-通道場效電晶體。
  8. 一種扭轉率控制負載驅動系統，其包括：一第一負載開關，其用於供電給一電流負載；一第一數位扭轉率控制單元，其用於產生控制信號，其中基於指示該負載上之電壓變化率的一回饋信號而產生該等控制信號；及一第一負載驅動器電路，其由該等控制信號操作，其中該第一負載驅動器電路產生操作該第一負載開關之一扭轉率控制輸出電壓。
  9. 如請求項8之系統，其中該第一負載開關係一MOSFET。
  10. 如請求項9之系統，其中該第一數位扭轉率控制單元及該第一負載驅動器電路包括一扭轉率控制驅動器；及該系統進一步包 括：一非控制驅動器，其產生一恆定輸出，其中由該非控制驅動器及該扭轉率控制驅動器操作該負載開關，且其中該扭轉率控制驅動器在該負載開關之穩態期間產生一恆定輸出，且其中該扭轉率控制驅動器經調變以在該負載開關之狀態轉變期間產生一扭轉率控制輸出。
  11. 如請求項10之系統，其中該扭轉率控制驅動器係一大低阻抗驅動器，且該非控制驅動器係一小電流限制驅動器。
  12. 如請求項8之系統，其中該第一數位扭轉率控制單元及該第一負載驅動器電路包括一低側驅動器，且該第一負載開關係一低側負載開關且該系統進一步包括：一第二數位扭轉率控制單元，其用於產生高側控制信號，其中該第二數位扭轉率控制單元基於指示該負載上之電壓變化率的該回饋信號而產生該等高側控制信號；一第二負載驅動器電路，其由該等高側控制信號操作，其中該第二負載驅動器電路產生操作該第二負載開關之一扭轉率控制輸出電壓，其中該第二負載驅動器電路及該第二數位扭轉率控制單元包括一高側驅動器。
  13. 如請求項8之系統，其中該第一數位扭轉率控制單元進一步包括：一電容器，其接收該回饋信號；及一電阻器，其與界定扭轉率之該電容器耦合。
  14. 如請求項13之系統，其中該第一數位扭轉率控制單元進一步包括：一反及閘，其具有接收該回饋信號之一第一輸入端及接收一輸入電壓信號之一第二輸入端，其中該反及閘之輸出控制該第 一負載驅動器電路之一p-通道場效電晶體；及一反或閘，其具有接收該回饋信號之一第一輸入端及接收該輸入電壓信號之一第二輸入端，其中該反或閘之輸出控制該第一負載驅動器電路之一n-通道場效電晶體。
  15. 一種用於控制一第一負載開關之扭轉率之方法，其中該第一負載開關供電給一電流負載，該方法包括：經由一第一數位扭轉率控制單元產生控制信號，其中該第一數位扭轉率控制單元基於指示該負載上之電壓變化率的一回饋信號而產生該等控制信號；經由一第一負載驅動器電路產生一扭轉率控制輸出電壓，其中該第一負載驅動器電路由該等控制信號操作；及使用該扭轉率控制輸出電壓來操作該第一負載開關。
  16. 如請求項15之方法，其中該第一負載開關係一MOSFET，且該方法進一步包括：將該扭轉率控制第一輸出電壓施加至該MOSFET之閘極端子。
  17. 如請求項16之方法，其中該第一數位扭轉率控制單元及該第一負載驅動器電路包括一扭轉率控制驅動器，其中由該扭轉率控制驅動器在該負載開關之狀態轉變期間產生該扭轉率控制輸出電壓；及該方法進一步包括：使用一非控制驅動器來產生一恆定輸出，其中該輸出操作該第一負載開關及該扭轉率控制驅動器；及在該負載開關之穩態期間經由該扭轉率控制驅動器產生一恆定輸出。
  18. 如請求項15之方法，其中該第一負載驅動器電路及該第一數位扭轉率控制單元包括一低側驅動器，且該第一負載開關係一低側負載開關，該方法進一步包括： 經由一第二數位扭轉率控制單元產生高側控制信號，其中該第二數位扭轉率控制單元基於指示該負載上之電壓變化率的該回饋信號而產生該等高側控制信號；經由由該等高側控制信號操作之一第二負載驅動器電路產生一第二扭轉率控制輸出電壓，其中該第二負載驅動器電路及該第二數位扭轉率控制單元包括一高側驅動器；及使用該第二扭轉率控制輸出電壓來操作一第二負載開關，其中該第二負載開關係一高側開關。
  19. 如請求項15之方法，該方法進一步包括：在該第一數位扭轉率控制單元之一第一電容器處接收該回饋信號；及經由該第一數位扭轉率控制單元之一電阻器界定該扭轉率，其中該電阻器與該第一電容器耦合。
  20. 如請求項19之方法，該方法進一步包括：經由該第一數位扭轉率控制單元之一反及閘之輸出控制一p-通道場效電晶體，其中該反及閘在一第一端子處接收一輸入電壓信號，且其中該反及閘在一第二端子處接收該回饋信號；及經由該第一數位扭轉率控制單元之一反或閘之輸出控制一n-通道場效電晶體，其中該反或閘在一第一端子處接收該輸入電壓信號，且其中該反或閘在一第二端子處接收該回饋信號。
TW103108215A 2013-03-09 2014-03-10 電感性負載驅動器扭轉率控制器 TWI631821B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201361775523P 2013-03-09 2013-03-09
US61/775,523 2013-03-09
US14/200,266 2014-03-07
US14/200,266 US9312852B2 (en) 2013-03-09 2014-03-07 Inductive load driver slew rate controller

Publications (2)

Publication Number Publication Date
TW201448465A true TW201448465A (zh) 2014-12-16
TWI631821B TWI631821B (zh) 2018-08-01

Family

ID=50349978

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103108215A TWI631821B (zh) 2013-03-09 2014-03-10 電感性負載驅動器扭轉率控制器

Country Status (6)

Country Link
US (2) US9312852B2 (zh)
EP (1) EP2965426A1 (zh)
KR (1) KR20150126836A (zh)
CN (2) CN109600128A (zh)
TW (1) TWI631821B (zh)
WO (1) WO2014164316A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI657643B (zh) * 2017-11-23 2019-04-21 晶豪科技股份有限公司 具有充電電流縮減的功率級電路
CN110034592A (zh) * 2018-01-11 2019-07-19 晶豪科技股份有限公司 具有充电电流缩减的功率级电路

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109600128A (zh) 2013-03-09 2019-04-09 密克罗奇普技术公司 电感性负载驱动器转换速率控制器
ITMI20131283A1 (it) * 2013-07-31 2015-02-01 St Microelectronics Srl Dispositivo elettronico di potenza con caratteristiche di efficienza e radiazione elettromagnetica migliorate.
US9379708B2 (en) * 2014-08-15 2016-06-28 Allegro Microsystems, Llc Switch driver circuit and associated methods
US9425785B1 (en) 2015-07-14 2016-08-23 Allegro Microsystems, Llc Switching regulator with controllable slew rate
TWI571055B (zh) * 2015-10-14 2017-02-11 茂達電子股份有限公司 可降低電磁干擾與電源擾動之切換式驅動器
US10491155B2 (en) * 2016-03-15 2019-11-26 Texas Instruments Incorporated Temperature compensated oscillator driver
KR101794997B1 (ko) * 2016-07-26 2017-11-08 현대오트론 주식회사 절연 게이트 드라이버 및 그를 포함하는 전력 소자 구동 시스템
US10360485B2 (en) 2016-08-29 2019-07-23 Integrated Device Technology, Inc. Circuits and systems for low power magnetic secure transmission
GB2553796A (en) * 2016-09-14 2018-03-21 Nordic Semiconductor Asa DC-DC converters
GB2553794A (en) * 2016-09-14 2018-03-21 Nordic Semiconductor Asa DC-DC converters
JP6819256B2 (ja) * 2016-12-07 2021-01-27 富士電機株式会社 駆動回路及び該回路を含んでなる半導体モジュール
DE102017218305A1 (de) 2017-10-13 2019-04-18 Conti Temic Microelectronic Gmbh Verfahren zum Steuern einer Halbleiterbrücke eines elektrisch betreibbaren Motors mittels eines Rampensignals, Steuerungseinrichtung sowie Anordnung
JP7073706B2 (ja) * 2017-12-19 2022-05-24 富士電機株式会社 駆動装置および半導体装置
US10432175B2 (en) * 2018-01-10 2019-10-01 Texas Instruments Incorporated Low quiescent current load switch
US20240048128A1 (en) * 2022-08-03 2024-02-08 Cirrus Logic International Semiconductor Ltd. Control of inductor switching
CN116545422B (zh) * 2023-06-28 2023-09-05 杰夫微电子（四川）有限公司 一种基于计时器控制的超低功耗负载开关及其控制方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4090126A (en) * 1976-09-13 1978-05-16 Charles Poticha Frequency marker generator
US5739715A (en) * 1995-10-31 1998-04-14 Hewlett-Packard Co. Digital signal driver circuit having a high slew rate
JP3132648B2 (ja) * 1996-09-20 2001-02-05 富士電機株式会社 電力変換器におけるゲート駆動回路
US6924669B2 (en) 2000-03-30 2005-08-02 Fujitsu Limited Output buffer circuit and control method therefor
KR100480596B1 (ko) * 2002-04-03 2005-04-06 삼성전자주식회사 업-슬루율 및 다운-슬루율, 업-드라이빙 세기 및다운-드라이빙 세기가 상호 독립적으로 조절되는 출력드라이버 회로
US6781422B1 (en) * 2003-09-17 2004-08-24 System General Corp. Capacitive high-side switch driver for a power converter
US7479770B2 (en) * 2005-04-28 2009-01-20 Texas Instruments Incorporated System and method for driving a power field-effect transistor (FET)
US7498844B2 (en) * 2005-09-29 2009-03-03 Hynix Semiconductor Inc. Output driver for dynamic random access memory
KR100890386B1 (ko) * 2007-06-26 2009-03-25 주식회사 하이닉스반도체 데이터 출력장치 및 이를 포함하는 반도체 메모리장치
US7924056B2 (en) 2009-03-13 2011-04-12 Arm Limited Low voltage differential signalling driver
US7737728B1 (en) * 2009-03-30 2010-06-15 Nanya Technology Corp. OCD driver slew rate control
US8427123B2 (en) * 2009-07-08 2013-04-23 Microchip Technology Incorporated System, method and apparatus to transition between pulse width modulation and pulse-frequency modulation in a switch mode power supply
JP2012019585A (ja) * 2010-07-07 2012-01-26 Panasonic Corp 負荷駆動装置
US8331072B1 (en) * 2010-08-25 2012-12-11 Maxim Integrated Products, Inc. Timer controlled, short and open circuit fault detection with slew-rate boosted output driver
US8638133B2 (en) * 2011-06-15 2014-01-28 Infineon Technologies Ag Method and circuit for driving an electronic switch
CN109600128A (zh) 2013-03-09 2019-04-09 密克罗奇普技术公司 电感性负载驱动器转换速率控制器

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI657643B (zh) * 2017-11-23 2019-04-21 晶豪科技股份有限公司 具有充電電流縮減的功率級電路
CN110034592A (zh) * 2018-01-11 2019-07-19 晶豪科技股份有限公司 具有充电电流缩减的功率级电路
CN110034592B (zh) * 2018-01-11 2022-02-11 晶豪科技股份有限公司 具有充电电流缩减的功率级电路

Also Published As

Publication number Publication date
CN105027443A (zh) 2015-11-04
CN109600128A (zh) 2019-04-09
KR20150126836A (ko) 2015-11-13
EP2965426A1 (en) 2016-01-13
WO2014164316A1 (en) 2014-10-09
US9825617B2 (en) 2017-11-21
US20140253186A1 (en) 2014-09-11
TWI631821B (zh) 2018-08-01
US20160226472A1 (en) 2016-08-04
CN105027443B (zh) 2018-12-11
US9312852B2 (en) 2016-04-12

Similar Documents

Publication Publication Date Title
TWI631821B (zh) 電感性負載驅動器扭轉率控制器
JP5466690B2 (ja) マルチステートドライブ回路による半導体スイッチのスイッチング方法および回路
JP6483997B2 (ja) パワー半導体駆動回路、パワー半導体回路、及びパワーモジュール回路装置
US7839185B2 (en) Method and circuit arrangement configured for driving a field-effect-controlled transistor
EP3537604B1 (en) Solid state power controller gate control
CN110958003B (zh) 自适应栅极驱动器
JP5482815B2 (ja) パワーｍｏｓｆｅｔの駆動回路およびその素子値決定方法
CN106664083B (zh) 用于控制高侧开关元件的转换速率的电路
US20090066375A1 (en) Switching control system and motor driving system
US11843368B2 (en) Method for reducing oscillation during turn on of a power transistor by regulating the gate switching speed control of its complementary power transistor
Zojer A new gate drive technique for superjunction MOSFETs to compensate the effects of common source inductance
WO2015016885A1 (en) Digital pulse width modulation control for load switch circuits
CN116964937A (zh) 开关稳压器的电磁干扰缓解
US20170070223A1 (en) Dv/dt control in mosfet gate drive
US11569809B2 (en) Load drive control device
JP4093133B2 (ja) トランジスタの駆動回路及び駆動方法
JP2009177465A (ja) ゲート電圧の制御回路

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees