TW201442182A - 貫穿矽通孔的製造方法 - Google Patents

Abstract

提供一種貫穿矽通孔的製造方法，下列步驟。提供一基板。在該基板中形成一通孔，此通孔有至少為1μm 的直徑及至少為5μm 的深度。利用第一蝕刻/沈積比來進行第一化學氣相沈積處理，以在該通孔的底部與側壁上以及該基板的上表面上形成一介電層。利用第二蝕刻/沈積比來進行一形狀修正處理，以改變該介電層的輪廓。重覆該第一化學氣相沈積處理與該形狀修正處理至少一次，直到該介電層的厚度達到一預定值。

Description

貫穿矽通孔的製造方法

本發明係關於一種貫穿矽通孔的製造方法。

為了節省寶貴的佈局空間或是增加內連線的效率，可將複數個積體電路(IC)晶片堆疊在一起成為一個IC封裝結構。為了達到此目的，可使用一種三維(3D)堆疊封裝技術來將複數積體電路晶片封裝在一起。此種三維(3D)堆疊封裝技術廣泛地使用到貫穿矽通孔(TSV)。貫穿矽通孔(TSV)是一種垂直導電通孔，其可以完全貫穿矽晶圓、矽板、任何材料所製成之基板或晶片。現今，3D積體電路(3D IC)被廣用至許多的領域如記憶體堆疊、影像感測晶片等。

不若單一的電晶體或是單一的內連線，貫穿矽通孔的體積是其一百倍或更大。由於此種尺寸差異，不難想像，被設計用來製造傳統積體電路的製造方法可能無法滿足貫穿矽通孔的製造需求。因此需要針對貫穿矽通孔來改造傳統積體電路的製造方法，以無虞地製造貫穿矽通孔以及傳統的積體電路。

提供一種貫穿矽通孔的製造方法，下列步驟。提供一基板。在該基板中形成一通孔，此通孔有至少為1μm 的直徑及至少為5μm 的深度。利用第一蝕刻/沈積比來進行第一化學氣相沈積處理，以在該通孔的底部與側壁上以及該基板的上表面上形成一介電層。利用第二蝕刻/沈積比來進行一形狀修正處理，以改變該介電層的輪廓。重覆該第一化學氣相沈積處理與該形狀修正處理至少一次，直到該介電層的厚度達到一預定值。

10、10’、10”、10”’．．．介電層

20、20’．．．阻障/黏著/晶種層

30、30’．．．低電阻率材料

100．．．基板

150．．．通孔

300．．．裝置/內連線層

500．．．形狀修整處理

1000．．．貫穿矽通孔

熟知此項技藝者在參照附圖閱讀了下列詳細敘述後，當更瞭解本發明的上述目的與優點，其中：

圖1-6顯示了根據本發明一實施例之貫穿矽通孔(TSV)的製造方法。

下面將詳細地說明本發明的較佳實施例，舉凡本中所述的元件、元件子部、結構、材料、配置等皆可不依說明的順序或所屬的實施例而任意搭配成新的實施例，此些實施例當屬本發明之範疇。在閱讀了本發明後，熟知此項技藝者當能在不脫離本發明之精神和範圍內，對上述的元件、元件子部、結構、材料、配置等作些許之更動與潤飾，因此本發明之專利保護範圍須視本說明書所附之申請專利範圍所界定者為準，且此些更動與潤飾當落在本發明之申請專利範圍內。

本發明的實施例及圖示眾多，為了避免混淆，類似的元件係以相同或相似的標號示之。圖示意在傳達本發明的概念及精神，故圖中的所顯示的距離、大小、比例、形狀、連接關係….等皆為示意而非實況，所有能以相同方式達到相同功能或結果的距離、大小、比例、形狀、連接關係….等皆可視為等效物而採用之。

現在參考圖1-6，其顯示了根據本發明一實施例之貫穿矽通孔(TSV)的製造方法。在圖1中，提供基板100並從基板的前側在基板100中形成未貫穿整合基板的通孔150。基板100可以是矽基或絕緣層上覆矽基板，或者基板可包含淺溝渠隔離結構、被動元件如電阻、各種摻雜區、冗餘圖案及選擇性的主動元件(若依循通孔中間製造製程)。通孔150可藉由微影製程與蝕刻所形成。通孔150係用來形成貫穿矽通孔(TSV)。貫穿矽通孔(在完成後)會貫穿基板100並物理上、電性上連接基板100的前側與背側。貫穿矽通孔(TSV)係用以將操作電壓VSS、VDD或操作訊號傳遞至形成在基板100上的積體電路(未顯示於圖中)，或者在不同的晶片之間傳遞訊號及/或電壓。相較於尋常的主動元件如電晶體，貫穿矽通孔(TSV)具有微米級的超大尺寸。在一實施例中，貫穿矽通孔具有30μm的直徑及100μm的深度。在另一實施例中，貫穿矽通孔具有10μm的直徑及30μm的深度。在更另一實施例中，貫穿矽通孔具有至少1μm的直徑如6μm 及等於或大於5μm的深度如10μm。

接著參考圖2，在通孔150的側壁與底部以及基板100的前表面上形成介電層10。可藉由使用第一蝕刻/沈積比的高密度電漿化學氣相沈積(HDPCVD)製程形成介電層10至第一厚度。介電層10可包含常用的介電材料二氧化矽及/或氮化矽。由化學氣相沈積製程所形成之膜層的階梯覆蓋度取決於到達角度以及在製程中所使用到之前驅物的表面遷移率。基本上，較大的到達角度會導致較差的階梯覆蓋度，因此得到較差的厚度均勻度及順形性。由於通孔150的轉角(基板與垂直側壁之交界處)具有最大的到達角度，故介電層10會在通孔150的轉角處形成懸突。

接著參考圖3，在介電層10上進行一形狀修整處理500。此形狀修整處理500可以是具有第二蝕刻/沈積比的高密度電漿化學氣相沈積(HDPCVD)製程，其中第一蝕刻/沈積比係小於第二蝕刻/沈積比。或者，此形狀修整處理500可以是一物理濺射製程或蝕刻製程。若此形狀修整處理500是一HDPCVD製程時，在此處理後介電層10的厚度會些微地增加，且此製程可與針對圖2所述之HDPCVD於相同的處理室中原位進行。若此形狀修整處理500是一物理濺射製程或蝕刻製程，則在此處理後介電層10的厚度會些微地減少，且此製程可與針對圖2所述之HDPCVD在不同的處理室中進行或兩製程以不破真空的方式於相同的主機台架構中進行。值得一提的是，在物理濺射製程或蝕刻製程期間可使用不含氧的物質來產生電漿或離子，使得曝露在電漿或離子中的介電層10的表面受到改質或改變而包含來自電漿或離子中的某些原子。在一實施例中，在物理濺射製程或蝕刻製程期間可使用含氟或含氮物質來產生電漿或離子，則曝露至此些電漿或離子之介電層10的表面會傾向於包含氮或氟原子。例如，含氮物質可選自N₂O、NO、N₂、NH₃、NF₃與其任意組合，含氟物質可選自CF₄、CHF₃、SF₆、CH₂F₂與其任意組合。除了含氮物質及/或含氟物質外，亦可在形狀修整處理500期間使用惰性氣體如氬與氦來增加物理轟擊的效果。在形狀修整處理500後，應該能改善或完全消除通孔150之轉角處的介電層懸突，因此獲得預定的介電層10’的平整輪廓。

若未完全消除懸突，可將針對圖2與圖3所述的製程(即介電層形成製程及形狀修整處理)視為是一個循環而反覆進行此循環，直到介電層 10’的厚度到達介於至少100 nm至數百nm的預定目標值或完全消除懸突為止。藉由反覆進行此循環(即介電層形成製程及形狀修整處理)數次，所獲得的介電層10’在其厚度方向上會有氮或氟的分佈介面。相較於通孔150，懸突看似不大，但是在通孔150之轉角處的懸突可能會在後續的材料填充製程中引發空洞問題。在貫穿矽通孔(TSV)中的空洞會變成可靠度的弱點進而造成電失效。

現在參考圖4，在介電層10’上形成一阻障/黏著/晶種層並在阻障/黏著/晶種層上形成低電阻率材料填充通孔150。接著，進行一平坦化製程如一或多道的化學機械研磨製程以移除多除的介電層10’、 阻障/黏著/晶種層與低電阻率材料，形成全局平坦之表面並形成平坦化的介電層10”、平坦化的阻障/黏著/晶種層20與平坦化的低電阻率材料30。用以形成阻障/黏著/晶種層的製程係類似於用以形成介電層10的製程，但使用物理氣相沈積(PVD)製程而非使用化學氣相沈積(CVD)製程。即，藉由下列方式來形成阻障/黏著/晶種層：首先以不使用偏壓的第一物理氣相沈積製程來形成第一層的阻障/黏著/晶種層；然後以使用偏壓的第二物理氣相沈積製程來移除形成在通孔150之轉角處的懸突，在此步驟之後阻障/黏著/晶種層的厚度會稍微增加；及交替地重覆第一與第二物理氣相沈積製程，直到阻障/黏著/晶種層達到其預定厚度或者完全移除懸突為止。應瞭解，阻障/黏著/晶種層可包含數種不同的材料。因此，每一種材料可能會需要不同的靶材及獨立的物理氣相沈積循環 (即，形成阻障層所用的第一物理氣相沈積製程　形成阻障層所用的第二物理氣相沈積製程　形成阻障層所用的第一物理氣相沈積製程　形成阻障層所用的第二物理氣相沈積製程　形成阻障層所用的第一物理氣相沈積製程…..；黏著層所用的第一物理氣相沈積製程　黏著層所用的第二物理氣相沈積製程　黏著層所用的第一物理氣相沈積製程　黏著層所用的第二物理氣相沈積製程　黏著層所用的第一物理氣相沈積製程…..；晶種層所用的第一物理氣相沈積製程　晶種層所用的第二物理氣相沈積製程　晶種層所用的第一物理氣相沈積製程　晶種層所用的第二物理氣相沈積製程…..)。低電阻率材料可藉由化學氣相沈積製程、電鍍製程或旋塗製程所形成。阻障/黏著/晶種層可包含鉭、氮化鉭、鈦、氮化鈦、鎢、氮化鎢、鉬、錳、錳及其任意組合。低電阻率材料可包含鎢、銅或鋁。在一較佳實施例中，阻障層為氮化鈦及/或鈦、晶種層為銅且低電阻率材料亦為銅。

現在參考圖5，在基板100、平坦化的介電層10”、平坦化之阻障/黏著/晶種層20與平坦化的低電阻率材料30上形成一裝置/內連線層300。裝置/內連線層300代表所有選擇性的主動元件、內連線介電層與接觸栓(若採用通孔前置製程)、金屬間介電層及所有嵌於其中的內連線結構。

現在參考圖6，進行一背側打磨/研磨/薄化製程以裸露低電阻率材料及阻障/黏著/晶種層並完成包含介電層10”’、阻障/黏著/晶種層20’與導電材料30’的貫穿矽通孔(TSV)1000。

由本發明之方法所製造之貫穿矽通孔1000不會苦於懸突所造成的空洞問題，因此其可靠度可獲得改善。

雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

10’．．．介電層

100．．．基板

150．．．通孔

500．．．形狀修整處理

Claims (10)

1. 一種貫穿矽通孔的製造方法，包含下列步驟：
   提供一基板；
   在該基板中形成一通孔，此通孔有至少為1μm 的直徑及至少為5μm 的深度；
   利用第一蝕刻/沈積比來進行第一化學氣相沈積處理，以在該通孔的底部與側壁上以及該基板的上表面上形成一介電層；
   利用第二蝕刻/沈積比來進行一形狀修正處理，以改變該介電層的輪廓；及
   重覆該第一化學氣相沈積處理與該形狀修正處理至少一次，直到該介電層的厚度達到一預定值。
   
   
2. 如申請專利範圍第1項之貫穿矽通孔的製造方法，其中該第一化學氣相沈積處理為高電漿密度化學氣相沈積處理。
3. 如申請專利範圍第2項之貫穿矽通孔的製造方法，其中該形狀修正處理為高電漿密度化學氣相沈積處理。
4. 如申請專利範圍第3項之貫穿矽通孔的製造方法，其中該第一化學氣相沈積處理與該形狀修正處理係原位(in-situly)進行。
5. 如申請專利範圍第2項之貫穿矽通孔的製造方法，其中該形狀修正處理為濺鍍處理或蝕刻處理。
6. 如申請專利範圍第5項之貫穿矽通孔的製造方法，其中該第一化學氣相沈積處理與該形狀修正處理係異位(ex-situly)進行。
7. 如申請專利範圍第5項之貫穿矽通孔的製造方法，其中該第一化學氣相沈積處理與該形狀修正處理係以不破真空的方式進行。
8. 如申請專利範圍第1項之貫穿矽通孔的製造方法，更包含：
   在重覆該第一化學氣相沈積處理與該形狀修正處理至少一次之後，藉由不使用偏壓的第一物理氣相沈積處理與使用偏壓的第二物理氣相沈積處理來在該介電層上形成一阻障層。
9. 如申請專利範圍第1項之貫穿矽通孔的製造方法，更包含：
   在重覆該第一化學氣相沈積處理與該形狀修正處理至少一次之後，藉由不使用偏壓的第一物理氣相沈積處理與使用偏壓的第二物理氣相沈積處理來形成一晶種層。
10. 如申請專利範圍第1項之貫穿矽通孔的製造方法，更包含：
    在重覆該第一化學氣相沈積處理與該形狀修正處理至少一次之後，形成一低電阻率材料填充該通孔。