TW201436468A - 位準移位器電路 - Google Patents

Abstract

一種位準移位器電路，包括用以接收一輸入信號之一輸入端、用以輸出一輸出信號之一輸出端、一第一電晶體以及一第二電晶體。輸入信號介於高位準與接地位準間。輸出信號介於低位準與接地位準間。低位準小於高位準。第一電晶體包括一控制極耦接至輸入端、一第一極耦接至第一電壓，及一第二極耦接至輸出端。第二電晶體耦接於輸入端與輸出端之間，並且包括一第一極耦接至輸入端、一第二極耦接至輸出端和一控制極耦接至第一電壓。

Description

位準移位器電路

本發明係關於一種位準移位器電路，特別關於一種小面積且可高速運轉之位準移位器電路。

一般而言，一晶片內通常會採用多種不同位準的電壓源，而對於使用一既定位準之電壓源之元件可被視為工作於一既定功域(power domain)。因此，晶片內通常需要位準移位器將電壓位準在不同功域之間做轉換，以避免低電壓元件會因接收到無法承受的高壓而受損，或是高電壓元件會因接收到不夠高的低壓而無法運作。位準移位器係用以將具有一第一電壓位準之一輸入信號轉換為具有一第二電壓位準之一輸出信號。此轉換可以為由高轉低或由低轉高。

由於位準移位器為晶片內不可或缺的重要元件，為了能節省晶片面積，位準移位器的改良，例如，縮小電路面積同時維持高速運轉等，極具商業價值。

根據本發明之一實施例，一種位準移位器電路，包括用以接收一輸入信號之一輸入端、用以輸出一輸出信號之一輸 出端、一第一電晶體以及一第二電晶體。輸入信號介於一高位準與一接地位準間。輸出信號介於一低位準與接地位準間，其中低位準小於高位準。第一電晶體包括一控制極耦接至輸入端、一第一極耦接至一第一電壓，及一第二極耦接至輸出端。第二電晶體耦接於輸入端與輸出端之間，並且一第一極耦接至輸入端、一第二極耦接至輸出端和包括一控制極耦接至第一電壓。

根據本發明之另一實施例，一種位準移位器電路，包括用以接收一輸入信號之一輸入端、用以輸出一輸出信號之一輸出端、一第一開關裝置以及一第二開關裝置。輸入信號介於一高位準與一接地位準間。輸出信號介於一低位準與接地位準間。第一開關裝置耦接至輸入端、輸出端與第一電壓。第二開關裝置耦接至輸入端、輸出端與第一電壓。第一開關裝置與第二開關裝置分別根據輸入信號與第一電壓之一電壓位準切換其導通狀態，使得當輸入信號具有高位準時，輸出信號具有低位準，並且低位準小於高位準。

100、200、300‧‧‧位準移位器電路

110、120‧‧‧開關裝置

IN‧‧‧輸入端

OUT‧‧‧輸出端

S_IN、S_OUT‧‧‧信號

T1、T2、T3、T4‧‧‧電晶體

V1、V2、VDD‧‧‧電壓

第1圖係顯示根據本發明之一實施例所述之位準移位器電路方塊圖。

第2圖係顯示根據本發明之另一實施例所述位準移位器電路方塊圖。

第3圖係顯示根據本發明之又另一實施例所述位準移位器電路方塊圖。

第4a圖係顯示根據本發明之一實施例所述之輸入信號之波形範例。

第4b圖係顯示根據本發明之一實施例所述之輸出信號之波形範例。

為使本發明之製造、操作方法、目標和優點能更明顯易懂，下文特舉幾個較佳實施例，並配合所附圖式，作詳細說明如下：實施例：第1圖係顯示根據本發明之一實施例所述之位準移位器電路方塊圖。位準移位器電路100可包括用以接收輸入信號S_IN之一輸入端IN、用以輸出輸出信號S_OUT之一輸出端OUT、以及開關裝置110與120。開關裝置110與120均耦接至輸入端IN、一輸出端OUT以及電壓VDD。根據本發明之一實施例，開關裝置110根據輸入信號S_IN切換其導通狀態，而開關裝置120根據電壓VDD與輸出端OUT之電壓切換其導通狀態。

根據本發明之一實施例，輸入信號之電壓位準可介於一高位準與一接地位準間。當輸入信號S_IN具有高位準時，開關裝置110會被導通，使得電壓VDD會被輸出於輸出端OUT作為 輸出信號S_OUT，此時，開關裝置120不會被導通。而當輸入信號S_IN具有接地位準時，開關裝置110不會被導通而開關裝置120會被導通，使得具有接地位準之信號會被輸出於輸出端OUT作為輸出信號S_OUT。於本發明之實施例中，位準移位器電路100為一高轉低(high to low)位準移位器電路，因此，相對於輸入信號之高位準，電壓VDD之位準為低於此高位準之低位準，而輸出信號之電壓位準可介於低位準與接地位準間。

根據本發明之一實施例，開關裝置110與120可以是任意具有一控制極用以接收控制信號，並且可根據控制信號以及開關裝置之端點之電壓位準改變其導通狀態之元件，例如，一電晶體。

第2圖係顯示根據本發明之另一實施例所述位準移位器電路方塊圖。位準移位器電路200可包括用以接收輸入信號S_IN之一輸入端IN、用以輸出輸出信號S_OUT之一輸出端OUT、以及電晶體T1與T2。電晶體T1包括一控制極耦接至輸入端IN、一第一極耦接至電壓VDD、以及一第二極耦接至輸出端OUT。電晶體T2包括一控制極耦接至電壓VDD、一第一極耦接至輸入端IN、以及一第二極耦接至輸出端OUT。

於本發明之實施例中，所述之電晶體之控制極可以是電晶體之閘極，所述之電晶體之第一極可以是電晶體之汲極或源極，而所述之電晶體之第二極可以是電晶體之源極或汲極。因此，本發明並不受限於第2圖所示之耦接方式。

位準移位器電路200為一高轉低(high to low)位準移位器電路，用以將介於一高位準與一接地位準間之輸入信號轉換為介於一低位準與一接地位準間之輸出信號。

根據本發明之一實施例，當輸入信號S_IN為具有一高位準(例如，2.8伏特)之一邏輯高信號時，電晶體T1會被導通，使得具有低位準(例如，1.5伏特)之電壓VDD會被輸出於輸出端OUT作為輸出信號S_OUT。此時，由於電晶體T2之控制極與第二極之電壓差等於0，電晶體T2不會被導通。而當輸入信號S_IN為具有接地位準之一邏輯低信號時，電晶體T1不會被導通而電晶體T2會被導通，使得具有接地位準之邏輯低信號會被輸出於輸出端OUT作為輸出信號S_OUT。於本發明之較佳實施例中，電晶體T1與T2可以是N型金屬氧化物半導體電晶體。

第3圖係顯示根據本發明之又另一實施例所述位準移位器電路方塊圖。位準移位器電路300可包括用以接收輸入信號S_IN之一輸入端IN、用以輸出輸出信號S_OUT之一輸出端OUT、以及電晶體T3與T4。電晶體T3包括一控制極耦接至輸入端IN、一第一極耦接至電壓VDD、一第二極耦接至輸出端OUT、以及一第三極耦接至電晶體T3之第二極。電晶體T4包括一控制極耦接至電壓VDD、一第一極耦接至輸入端IN、一第二極耦接至輸出端OUT、以及一第三極耦接至電晶體T4之第二極。

於本發明之實施例中，所述之電晶體之控制極可以是電晶體之閘極，所述之電晶體之第一極可以是電晶體之汲極或 源極，而所述之電晶體之第二極可以是電晶體之源極或汲極，因此，本發明並不受限於第3圖所示之耦接方式。此外，所述之電晶體之第三極可以是電晶體之基極，而其中於本發明之實施例中，電晶體T3與T4之基極可與源極電性連接，用以避免基體效應(body effect)。

位準移位器電路300為一高轉低(high to low)位準移位器電路，用以介於一高位準與一接地位準間之輸入信號轉換為介於一低位準與一接地位準間之輸出信號。

根據本發明之一實施例，當輸入信號S_IN為具有一高位準(例如，2.8伏特)之一邏輯高信號時，電晶體T3會被導通，使得具有低位準(例如，1.5伏特)之電壓VDD會被輸出於輸出端OUT作為輸出信號S_OUT。此時，由於電晶體T4之控制極與第二極之電壓差等於0，電晶體T4不會被導通。而當輸入信號S_IN為具有接地位準之一邏輯低信號時，電晶體T3不會被導通而電晶體T4會被導通，使得具有接地位準之邏輯低信號會被輸出於輸出端OUT作為輸出信號S_OUT。於本發明之較佳實施例中，電晶體T3與T4可以是N型金屬氧化物半導體電晶體。

值得注意的是，於本發明之實施例中，僅需要使用兩個開關裝置或兩個電晶體即可實施位準移位器電路。因此，相較於傳統位準移位器電路，使用的元件數量可大幅減少。此外，由於輸入信號之高位準為相對高壓，而輸出信號之低位準為相對低壓，因此在傳統技術中，必須使用耐高壓的元件來完成位準移 位器電路，以避免元件因無法承受輸入信號的高壓而受損。然而，於本發明之實施例中，兩個開關裝置或兩個電晶體均可由低壓元件實施，其中所述之耐高壓元件(或高壓元件)與低壓元件之差異在於可承受操作電壓不同。

舉例而言，假設高位準為2.8伏特，而低位準為1.5伏特，則高壓元件可承受之操作電壓必須至少高於2.8伏特，而低壓元件可承受的操作電壓僅需要在1.5伏特附近即可。舉另一例，假設高位準為5伏特，而低位準為3伏特，則高壓元件可承受之操作電壓必須至少高於5伏特，而低壓元件可承受的操作電壓僅需要在3伏特附近即可。

於本發明之實施例中，由於在任何時刻，開關裝置之任兩端或電晶體之任兩極之電壓差均不會超過低位準，因此，於本發明之實施例中，兩個開關裝置或兩個電晶體均可由低壓元件實施。以第2圖為例，在輸入信號S_IN為接地位準VL時，電晶體T1的閘-汲極電壓Vgd為(VL-VDD)、閘-源極電壓Vgs為(VL-VL)、汲-源極電壓Vds為(VDD-VL)，都屬於低壓可以承受的範圍；電晶體T2的閘-汲極電壓Vgd為(VDD-VL)，閘-源極電壓Vgs為(VDD-VL)，汲-源極電壓Vds為(VL-VL)，都屬於低壓元件可以承受的範圍；在輸入信號S_IN為高位準VH時，電晶體T1的閘-汲極電壓Vgd為(VH-VDD)、閘-源極電壓Vgs為(VH-VDD)、汲-源極電壓Vds為(VDD-VDD)，都屬於低壓可以承受的範圍；電晶體T2的閘-汲極電壓Vgd為(VDD-VH)，閘-源極電Vgs為 (VDD-VDD)，汲-源極電壓Vds為(VH-VDD)，都屬於低壓元件可以承受的範圍。一般而言，低壓元件之操作速度比高壓元件來得快，且電路面積比高壓元件來得小。如此一來，與傳統位準移位器電路相比，本發明所提出之位準移位器電路不僅可有效縮小電路面積，更可提高操作速度。此外，由於本發明所提出之位準移位器電路無須受限於使用高壓元件，因此當高壓元件無法取得時，仍可完成所述之位準移位器電路。此外，由於僅由低壓元件即可實施位準移位器電路，因此本發明所提出之位準移位器電路可直接整合於晶片內之低壓邏輯電路中，進一步節省電路面積。

第4a圖係顯示根據本發明之一實施例所述之輸入信號之波形範例。第4b圖係顯示根據本發明之一實施例所述之輸出信號之波形範例。其中，電壓V1標示出輸入信號之高位準，電壓V2標示出輸出信號之低位準，由第4a圖與第4b圖中可看出，本發明所提出之位準移位器電路可成功地將信號位準由電壓V1轉換為V2。

申請專利範圍中用以修飾元件之“第一”、“第二”等序數詞之使用本身未暗示任何優先權、優先次序、各元件之間之先後次序、或方法所執行之步驟之次序，而僅用作標識來區分具有相同名稱(具有不同序數詞)之不同元件。

本發明雖以較佳實施例揭露如上，然其並非用以限定本發明的範圍，任何熟習此項技藝者，在不脫離本發明之精神和範圍內，當可做些許的更動與潤飾，因此本發明之保護範圍當 視後附之申請專利範圍所界定者為準。

200‧‧‧位準移位器電路

IN‧‧‧輸入端

OUT‧‧‧輸出端

S_IN、S_OUT‧‧‧信號

T1、T2‧‧‧電晶體

VDD‧‧‧電壓

Claims (12)

1. 一種位準移位器電路，包括：一輸入端，用以接收一輸入信號，該輸入信號介於一高位準與一接地位準間；一輸出端，用以輸出一輸出信號，該輸出信號介於一低位準與該接地位準間，其中該低位準小於該高位準；一第一電晶體，包括一控制極耦接至該輸入端、一第一極耦接至一第一電壓，及一第二極耦接至該輸出端；以及一第二電晶體，耦接於該輸入端與該輸出端之間，並且包括一第一極耦接至該輸入端、一第二極耦接至該輸出端和一控制極耦接至該第一電壓。
2. 如申請專利範圍第1項所述之位準移位器電路，其中當該輸入信號具有該高位準時，該第一電晶體導通，使得該輸出端輸出該第一電壓做為該輸出信號。
3. 如申請專利範圍第1項所述之位準移位器電路，其中該第一電壓具有該低位準。
4. 如申請專利範圍第1項所述之位準移位器電路，其中當該輸入信號具有該接地位準時，該第二電晶體導通，使得該輸出信號具有該接地位準。
5. 如申請專利範圍第1項所述之位準移位器電路，其中該第一電晶體更包括一第三極耦接至該第一電晶體之該第二極。
6. 如申請專利範圍第1項所述之位準移位器電路，其中該第二電晶體更包括一第三極耦接至該第二電晶體之該第二極。
7. 如申請專利範圍第1項所述之位準移位器電路，其中該第一電晶體與該第二電晶體為N型金屬氧化物半導體電晶體。
8. 一種位準移位器電路，包括：一輸入端，用以接收一輸入信號，該輸入信號介於一高位準與一接地位準間；一輸出端，用以輸出一輸出信號，該輸出信號介於一低位準與該接地位準間；一第一開關裝置，耦接至該輸入端、該輸出端與一第一電壓；以及一第二開關裝置，耦接至該輸入端、該輸出端與該第一電壓，其中該第一開關裝置與該第二開關裝置分別根據該輸入信號與該第一電壓之一電壓位準切換其導通狀態，使得當該輸入信號具有該高位準時，該輸出信號具有該低位準，並且該低位準小於該高位準。
9. 如申請專利範圍第8項所述之位準移位器電路，其中該第一電壓具有該低位準。
10. 如申請專利範圍第8項所述之位準移位器電路，其中該第一開關裝置為一電晶體，包括一控制極耦接至該輸入端、一第一極耦接至該第一電壓，以及一第二極耦接至該輸出端。
11. 如申請專利範圍第8項所述之位準移位器電路，其中該第二開關裝置為一電晶體，包括一控制極耦接至該第一電壓、一第一極耦接至該輸入端，以及一第二極耦接至該輸出端。
12. 如申請專利範圍第8項所述之位準移位器電路，其中當該輸入信號具有該接地位準時，該輸出信號具有該接地位準。