TW201433662A - 逐層電化學鍍製程 - Google Patents

逐層電化學鍍製程 Download PDF

Info

Publication number
TW201433662A
TW201433662A TW102116903A TW102116903A TW201433662A TW 201433662 A TW201433662 A TW 201433662A TW 102116903 A TW102116903 A TW 102116903A TW 102116903 A TW102116903 A TW 102116903A TW 201433662 A TW201433662 A TW 201433662A
Authority
TW
Taiwan
Prior art keywords
substrate
phase
ions
layer
plating solution
Prior art date
Application number
TW102116903A
Other languages
English (en)
Other versions
TWI555885B (zh
Inventor
Su-Horng Lin
Chi-Ming Yang
Original Assignee
Taiwan Semiconductor Mfg
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Mfg filed Critical Taiwan Semiconductor Mfg
Publication of TW201433662A publication Critical patent/TW201433662A/zh
Application granted granted Critical
Publication of TWI555885B publication Critical patent/TWI555885B/zh

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/12—Semiconductors
    • C25D7/123—Semiconductors first coated with a seed layer or a conductive layer
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/12—Semiconductors
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C25D17/001—Apparatus specially adapted for electrolytic coating of wafers, e.g. semiconductors or solar cells
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D21/00—Processes for servicing or operating cells for electrolytic coating
    • C25D21/12—Process control or regulation
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/18—Electroplating using modulated, pulsed or reversing current
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/60—Electroplating characterised by the structure or texture of the layers
    • C25D5/615—Microstructure of the layers, e.g. mixed structure
    • C25D5/617—Crystalline layers

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Organic Chemistry (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Automation & Control Theory (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本發明係關於一種電化學鍍製程，其提供一等向性沉積，及一相關設備。在實施例中，藉由提供一基材於一電鍍溶液中進行電化學鍍製程，且電鍍溶液包含複數個欲沉積材料的離子。施加一週期性圖形訊號至基材，週期性圖形訊號在一第一數值及一相異的第二數值之間交替變化。當週期性圖形訊號在第一數值時，一個以上的離子從電鍍溶液附著於基材。當週期性圖形訊號在第二數值時，一個以上的離子從電鍍溶液不附著於基材。藉由使用週期性圖形訊號進行電化學鍍製程，以降低電鍍製程的沉積速率，產生一等向性沉積在基材上，以減緩填洞問題。

Description

逐層電化學鍍製程
本發明係有關於一種電化學鍍製程及其相關設備，特別是有關於藉由一等向性沉積改善基材之階梯覆蓋問題的電化學鍍製程及其相關設備。
積體電路晶片係藉由在一半導體工件上，施行複數個不同的製程步驟而形成。沉積製程係廣泛地運用在半導體前段製程(front-end-of-the-line,FEOL)及半導體後段製程(back-end-of-the-line,BEOL)的各種表面佈局(topology)。舉例來說，在半導體前段製程中，沉積製程可用於形成多晶矽材料在一實質上平坦的表面。在半導體後段製程中，沉積製程係用於形成金屬內連線層在介電層的孔洞中。沉積製程可利用多種沉積機台進行，包括物理氣相沉積(PVD)機台，電化學鍍(ECP)機台，及原子層沉積(ALD)機台等。
本發明係關於一種電化學鍍(electro-chemical plating,ECP)製程及一相關設備，其提供一等向性沉積，以 改善基材之階梯覆蓋的問題。
在實施例中，本發明係關於一種電化學鍍(ECP)的方法。此方法包含提供一基材於一電鍍溶液中，電鍍溶液包含一欲沉積材料的複數個離子。此方法更包括施加一週期性圖形訊號至基材，週期性圖形訊號具有複數個操作週期。各個操作週期係配置用以形成一沉積層於基材上。各個操作週期具有一第一相位及一第二相位，其中第一相位係從電鍍溶液吸引一個以上離子至基材，而第二相位則不從電鍍溶液吸引一個以上離子至基材。
在其他實施例中，本發明係關於一種電化學鍍(ECP)的方法。此方法包含提供一基材於一電鍍溶液中，電鍍溶液包含一欲沉積材料的複數個離子。此方法更包括施加一週期性圖形訊號至基材，週期性圖形訊號係在一第一數值及一相異的第二數值之間交替變化。第一數值使一個以上離子從電鍍溶液附著於基材，形成一沉積層。而第二數值使一個以上離子從所述電鍍溶液不附著於基材，藉以形成多個獨立的沉積週期，且產生一逐層沉積。
在另外實施例中，本發明係關於一種電化學鍍(ECP)系統。電化學鍍系統包含一容器，此容器包含一電鍍溶液，其具有一欲沉積材料的複數個離子。電化學鍍系統更包含一陰極，其包含於電鍍溶液中，且電性連接至一基材。電化學鍍系統更包括一週期性電源供應器，其配置用以施加一週期性圖形訊號至基材。週期性圖形訊號具有複數個操作週期，其中操作週期係分別形成一沉積層於基材上。各個操作週期具有一第一相位及一第二相位。第一相位係從電鍍溶液吸引一個以上離子至基材，而一第二相位係不從電鍍溶液吸引一 個以上離子至基材。
100、400、500、600‧‧‧剖面圖
300‧‧‧時序圖
302‧‧‧週期性圖形電壓
102、210、402‧‧‧半導體基材
102a、102b‧‧‧階梯結構
104、218、404、602、604‧‧‧沉積層
106‧‧‧空孔
200‧‧‧電化學鍍系統
202‧‧‧容器
204‧‧‧電鍍溶液
206、406、502‧‧‧離子
208‧‧‧陰極
212‧‧‧孔洞
214‧‧‧陽極
216‧‧‧週期性電源供應器
220‧‧‧控制單元
700‧‧‧電化學鍍製程方法
702、704、706、708、710‧‧‧步驟
Ctrl‧‧‧控制訊號
OP1、OP2、OP3、OP4‧‧‧操作週期
ph1‧‧‧第一相位
ph2‧‧‧第二相位
S per ‧‧‧週期性圖形訊號
t‧‧‧第一厚度
t-d‧‧‧第二厚度
tp，ts‧‧‧時間
Vp，Vs‧‧‧電壓值
第1圖係繪示具有一薄層之一基材之剖面圖，其中薄層係由傳統電化學鍍製程沉積形成；第2圖係繪示本發明之實施例的一電化學鍍系統之區塊圖；第3圖係繪示本發明之實施例中電化學鍍系統之操作範例的時序圖；第4~6圖係繪示本發明之實施例的一範例半導體晶圓的剖面圖，其係依照第3圖之時序圖的電化學鍍製程，沉積一逐層薄膜於範例半導體晶圓；以及第7圖係本發明之實施例的一進行電化學鍍製程的方法之流程圖。
本發明係參考相關圖式在此說明之，其中在全文中相似的標號一般係用以表示相似之元件，且其中各種結構係不需要按照比例繪示。在後續的說明中，基於解釋本發明之目的，許多特定的詳細內容僅是為了方便理解而提出。可以理解的是，圖式中的詳細內容並非用以限制本發明，也同時非用以限制實施例。例如，很明顯地對熟習本技藝者來說，揭露於此的一個或多個觀念可以在具有較低程度之特定詳細內容下實施。又例如，已知的結構及裝置係以區塊圖的形式呈現，以便於理解。
一般而言，在積體電路晶片的製造中，可應用許多 不同的沉積製程。不同的沉積製程可包括物理氣相沉積(PVD)製程，原子層沉積(ALD)製程，以及電化學鍍層(ECP)製程。然而，每一沉積製程各有其缺點，且限制了各自在半導體製程中的運用性。舉例而言，物理氣相沉積(PVD)製程用以沉積薄膜時，具較差的階梯覆蓋能力。相反地，原子層沉積(ALD)製程應用複雜的沉積化學作用以沉積薄膜，具有較好的階梯覆蓋能力。但是原子層沉積(ALD)製程的產能較低，且其所使用的前驅氣體之碳含量較高，會增加沉積金屬的阻抗。
電化學鍍(ECP)製程係藉由電解沉積的方式，沉積金屬在基材上。舉例來說，基材可以浸入一電鍍溶液中，此電鍍溶液包含欲沉積材料的離子。直流電壓係施加於基材，以從電鍍溶液中吸引離子至基材。諸離子聚集在基材上形成一薄膜。可以理解的是，在先進技術節點(例如，在32奈米，22奈米，16奈米等製程)會出現的高深寬比(aspect ratio)中，直流電壓所提供一高沉積速率會造成填洞問題。
舉例來說，第1圖係繪示在一半導體基材上施行一電化學鍍(ECP)製程之剖面圖100。如剖面圖100所示，藉由一電化學鍍(ECP)製程形成一沉積層104於一半導體基材102上。半導體基材102具有複數個階梯結構102a及102b，階梯結構102a及102b包含一大高寬比(height-to-width aspect ratio)。階梯結構102a及102b的高寬比，造成沉積層104在階梯結構102a及102b的側壁具有較差的階梯覆蓋能力。此較差的階梯覆蓋能力可能在沉積層104中產生空孔106，而不利於積體電路晶片的操作。
如前所述，本發明係關於一種電化學鍍製程，其提 供一等向性沉積，以改善填洞能力。在實施例中，本發明的電化學鍍製程包含，提供一基材於一電鍍溶液中，電鍍溶液中包含一欲沉積金屬的複數個離子。一週期性圖形訊號施加於基材，且週期性圖形訊號在第一數值及相異的一第二數值間交替變化。當週期性圖形訊號處於第一數值時，電鍍溶液中的離子附著於基材上。當週期性圖形訊號處於第二數值時，電鍍溶液中的離子則不附著於基材上。藉由週期性圖形訊號進行電化學鍍製程，降低電鍍製程的沉積速率，在基材上產生等向性的沉積，以減緩填洞問題(例如空孔的形成)。
第2圖係繪示本發明之實施例的一種電化學鍍(ECP)系統200之方塊圖。
電化學鍍系統200包含一容器202。容器202係配置以容納一電鍍溶液204，電鍍溶液204包含一欲沉積材料的複數個離子化分子(例如離子206)。在實施例中，離子206可包含金屬阻障層(例如SiOCH、SiO2等)、金屬晶種層(例如銅)或金屬層的離子。在一實施例中，離子206可包含銅離子。
一陰極係配置在電鍍溶液204中。陰極208係電性連接於欲電鍍之基材210。在實施例中，基材210可包含一半導體基材(例如矽基材、鎵砷基材等)，且具有一個以上孔洞212的表面佈局(topology)。
在實施例中，一陽極214亦可配置於電鍍溶液204中。在實施例中，陽極214可包含欲電鍍於基材210上的一材料來源(例如銅)。其中，陽極214及電鍍溶液204間的電壓差造成陽極214的原子離子化，且令使原子溶解於電鍍溶液204中。在實施例中，陽極204係電性連接於一接地端。
經由一第一導電路徑，一週期性電源供應器216電性連接於陰極208。週期性電源供應器216係配置以提供一週期性圖形訊號S per 至陰極208。在多種實施例中，週期性圖形訊號S per 可包含一電壓或一電流。在實施例中，週期性電源供應器216係配置以產生一週期性圖形訊號S per ，週期性圖形訊號S per 包含一電壓。此電壓為一時間函數，在一第一電壓數值及一第二電壓數值間變化。舉例來說，週期性電源供應器216可輸出一週期性圖形電壓，具有一第一數值持續之一第一時間週期，及一第二數值持續之一第二時間週期，且第一電壓數值持續一第三時間週期等。
經由逐層沉積的方式，週期性圖形訊號S per 數值的變化使本發明的電化學鍍系統200，在基材210上形成一沉積層218。歸因於週期性圖形訊號S per 使電化學鍍系統200在二週期之間交替變化：材料沉積於基材210上的週期，例如在此週期中，週期性圖形訊號S per 吸引離子206至基材210上；以及材料不沉積於基材210上的週期，例如在此週期中，週期性圖形訊號S per 不會吸引離子206至基材210上。
相較於使用直流電源的電化學鍍系統，逐層沉積製程所提供之電化學鍍層系統200具有較低的沉積速率。因週期性圖形訊號S per 數值的變化，此較低沉積速率使沉積層218產生等向性沉積於基材210上。舉例來說，低沉積速率可在孔洞212底面沉積一材料，其具有一厚度約等同於材料沉積於孔洞212側壁的厚度。等向性沉積可改善填洞及減少沉積層中的空孔。
在實施例中，週期性圖形訊號S per 可具有最大值及最小值，使得電化學鍍系統200在電溶解製程及電沉積製程 之間交替變化。電溶解製程例如係從基材210溶解一材料；而電沉積製程例如係沉積一材料於基材210上。舉例來說，當週期性電源供應器216輸出具有一超過或低於一第一臨界值之數值的一週期性圖形訊號S per 時，電化學鍍系統200將進行一電沉積製程。在電沉積製程期間，離子206係吸引至基材210，且於基材210上增加沉積層218的厚度。當週期性電源供應器216輸出具有一超過或高於一第二臨界值之數值的一週期性圖形訊號S per ，電化學鍍系統200將進行一電溶解製程。在電溶解製程期間，基材210上的電鍍原子係離子化且溶解成離子206在電鍍溶液204中，且減少沉積層218的厚度。
在實施例中，電化學鍍系統200更包含一控制單元 220，配置以產生一控制訊號Ctrl，使週期性電源供應器216可動態改變週期性圖形訊號S per 的一個以上參數(例如最大電壓、最小電壓等)，以控制逐層沉積的沉積特性。舉例來說，藉由改變週期性圖形訊號S per 的一個以上參數，可改變沉積層218的沉積速率。在實施例中，控制單元220可配置以控制週期性圖形訊號S per 的一個以上參數。其中，週期性圖形訊號S per 包括方型波，其參數包括最大電壓、最小電壓、最大電壓持續的時間或最小電壓持續的時間。
第3圖係繪示本發明之週期性電源供應器的操作 範例之時序圖300，其中週期性電源供應器例如可為對應之週期性電源供應器216。雖然時序圖係繪示一週期性圖形訊號具有一方形波形，可以理解的是，週期性圖形訊號並不限於此種波形。更準確地說，週期性圖形訊號可包含一正弦波形，或者其他週期性圖形波形。另外，熟習此技藝者可理解 的是，雖然週期性圖形訊號係以一週期性圖形電壓說明之，但是在替代實施例中，週期性圖形訊號可包含週期性圖形電流。
如時序圖300所示，週期性圖形電壓302包含複數 個操作週期OP1~OP4。各個操作週期包括一第一相位ph1及一第二相位ph2。在第一相位ph1期間，週期性圖形電壓302具有一電壓值Vp持續之一時間tp。在第二相位ph2期間，週期性圖形電壓302具有一電壓值Vs持續之一時間ts。週期性圖形訊號S per 在各個操作週期OP1~OP4期間的電壓變化，造成多個獨立的沉積週期。在沉積週期期間，一沉積材料層形成於基材上，且由多個不發生沉積的週期隔開。這些沉積週期經過一段時間後，藉由週期性圖形電壓302產生的多個獨立的沉積週期，以形成一逐層沉積的材料在基材上。
舉例來說，在第一操作週期OP1期間，週期性圖形 電壓302操作形成一第一沉積層。在第一操作週期OP1的第一相位ph1期間，週期性電源供應器提供第一電壓Vp於陰極持續一時間tp。第一電壓Vp操作以從電鍍溶液中拉引離子朝向陰極，以藉由電沉積的製程，形成一第一沉積層於陰極(例如基材)上。在第一操作週期OP1的第二相位ph2期間，週期性電源供應器提供第二電壓Vs於陰極持續一時間ts。藉由一電溶解製程氧化原子，第二電壓Vs操作以從陰極移除原子，電溶解製程提供氧化離子，以帶正電荷離子溶解於電鍍溶液中。原子的移除可減少第一沉積層的厚度。
在第二操作週期OP2期間，週期性圖形電壓302操 作形成一第二沉積層。在第二操作週期OP2的第一相位ph1期間，週期性電源供應器提供第一電壓Vp於陰極持續一時 間tp。第一電壓Vp操作以從電鍍溶液中拉引離子朝向陰極，形成一第二沉積層於陰極(例如基材)上。在第二操作週期OP2的第二相位ph2期間，週期性電源供應器提供第二電壓Vs於陰極持續一時間ts。第二電壓Vs操作以從陰極移除原子，減少第二沉積層的厚度。在後續的操作週期(例如OP3、OP4等)中，額外的沉積層可形成於陰極(例如基材)上。
可以理解的是，藉由改變週期性圖形訊號S per 的一 個以上參數(例如Vs、Vp、ts、tp)，可改變逐層電化學鍍的沉積特性(例如沉積層厚度、結晶大小等)。在實施例中，ts及tp可具有相異的數值，以形成一不對稱的方形波。舉例來說，在實施例中，時間tp可以設定具有一大於時間ts的數值。藉由增加相對於ts的tp數值，將增加沉積速率。
第4~6圖係繪示本發明之實施例的一範例半導體 晶圓的剖面圖，其係依據第3圖時序圖300在晶圓上施行逐層沉積製程。雖然第4~6圖係描述關於時序圖300，但可以理解的是，第4~6圖所揭露的結構並不受限於此時序圖。更準確地說，可以理解的是，第4~6圖所繪示的結構提供電化學鍍系統的一結構性說明，且電化學鍍系統可獨立於時序圖(例如一波型)。
第4圖係繪示實施例的剖面圖400，圖中所示係於 一操作週期的一第一相位期間進行一電沉積製程之一實例。如剖面圖400所示，在操作週期的一第一相位期間，一第一電壓值Vp使離子406由一電鍍溶液中沉積於一基材402上。在形成一第一沉積層404中，使第一沉積層404具有一第一厚度t。在實施例中，第一沉積層404可包含半導體後段製程(BEOL)中的金屬化層之一段，金屬化層形成於一半導 體基材上之一介電材料中的一溝渠(trench)中。在此實施例中，第一沉積層例如可包含一銅金屬層或一鋁金屬層。
第5圖係繪示實施例的剖面圖500，圖中所示係於 一操作週期的一第二相位期間進行一電溶解製程之一實例。如剖面圖500所示，在操作週期的一第二相位期間，一第二電壓值Vs使材料以離子502由基材402移除，離子502並被引導回到電鍍溶液中。從基材402上移除材料，減少了第一沉積層404的厚度，形成一第二厚度t-d。
第6圖係繪示實施例的剖面圖600，圖中所示係於 後續操作週期期間沉積形成沉積層。如剖面圖600所示，在一第一後續操作週期期間，一第二沉積層602形成於第一沉積層404上。第二沉積層602可具有與第一沉積層404相同的厚度，或與第一沉積層404不同的厚度，端看週期性圖形電壓的一個以上參數值。在一第二後續操作週期期間，一第三沉積層604形成於第二沉積層602上。第三沉積層604可具有與第二沉積層602相同的厚度，或與第二沉積層602不同的厚度，端看週期性圖形電壓的一個以上參數值。
第7圖係本發明之實施例的一進行電化學鍍製程的方法700之流程圖。
雖然本發明所揭露的方法700係以一系列動作或事件說明及敘述如下，但可以理解的是，諸步驟或事件之說明順序不應被解讀為一種限制。舉例來說，在此不論後述之說明及/或描述的內容，部份步驟可依不同順序發生，及/或與其他步驟或事件同時進行。此外，為了達成本發明的一個以上觀點或實施例，並非所有說明的動作都為必要。更進一步來說，後述的一個以上步驟可在一個以上分開的步驟及/ 或階段中實施。
在步驟702中，提供一基材於一電鍍溶液中。電鍍 溶液包含一欲沉積於基材上之材料的複數個離子。在多個實施例中，離子可包含一金屬阻障層(例如SiOCH、SiO2等)、一金屬晶種層(例如銅)或金屬層的離子。在實施例中，電鍍溶液更包含一陽極，陽極包含一欲沉積於基材上之材料。
在步驟704中，施加一週期性圖形訊號於基材。週 期性圖形訊號以逐層沉積的方式沉積材料於基材上。逐層沉積製程具有獨立的沉積週期，且由多個不發生沉積的週期隔開。在實施例中，週期性圖形訊號係為一時間函數，在第一數值及相異的一第二數值間交替變化。第一數值使離子從電鍍溶液中附著於基材上。第二數值則使電鍍溶液中的離子不附著於基材上。在實施例中，週期性圖形訊號使方法700，在基材上的材料電沉積製程以及從基材上的材料電溶解製程之間交替變化。
在實施例中，週期性圖形訊號包含複數個操作週 期，其具有一第一相位及一第二相位。在第一相位期間(步驟706)，施加一第一電壓於半導體基材。第一電壓使材料沉積於基材上。在一後續的第二相位期間(步驟708)，施加一第二電壓於基材。第二電壓使材料不沉積於基材上。
在步驟710中，週期性圖形訊號的一個以上參數， 可改變以調整逐層沉積的沉積參數。在實施例中，可變化週期性圖形電壓或電流之一個以上參數，其中可變化週期性圖形電壓或電流包含一方形波。在此實施例中，一個以上參數包含最大電壓、最小電壓、最大電壓持續之時間、或最小電壓持續之時間。
可以理解的是，雖然本發明之敘述係以範例的結構 做為參考內容，以討論前述方法的觀點，但前述方法並不受限於所述的對應結構中。更準確地說，方法與結構是彼此獨立考量的，可各自獨立運作，且可不考慮圖式中描述的特定觀點而實施。
而且，熟習本技藝者可以基於閱讀及/或理解本說 明書及所附之圖式，進行各種等效的更改及/或潤飾。本發明在此包括所有上述變更與潤飾，且一般而言不應為上述變更或潤飾所限制。舉例來說，雖然本發明所提供之圖式係說明及敘述具有一特定的電鍍方法，然而可以理解的是，有其他可替代的電鍍方法可為熟習此技藝者所應用。
再者，雖然一特定之特徵或觀點可能已揭露於數個 實施方法其中之一對應的實施方法，而此特徵或觀點可依照需求，與其他實施方法的一個以上特徵及/或觀點結合。此外，在此所使用之用詞「包括」(includes)，「具有」(having,have,with)及/或其他變化用詞之範圍及其所指的意思係為包含之意思，像是「包含」(comprising)。而且，「範例」只是表示一實例，並非表示最佳的實施例。可以理解的是，在此所述之特徵、層及/或元件係以特定的尺寸及/或相對的方向說明之，其目的在於簡化及便於理解，且實際之尺寸及/或方向可能不同於此處之說明。
700‧‧‧電化學鍍製程方法
702，704，706，708，710‧‧‧步驟

Claims (10)

  1. 一種電化學鍍的方法，包含：提供一基材於一電鍍溶液中，該電鍍溶液包含一欲沉積材料的複數個離子；以及施加一週期性圖形訊號至該基材，該週期性圖形訊號具有複數個操作週期，且在一第一數值及一相異的第二數值之間交替變化，其中該些操作週期係配置用以形成一沉積層於該基材上，且各個該些操作週期具有一第一相位及一第二相位，第一相位係從該電鍍溶液吸引一個以上的該些離子至該基材，而一第二相位不從該電鍍溶液吸引一個以上的該些離子至該基材，其中該第一數值使得一個以上的該些離子，從該電鍍溶液附著於該基材，形成一沉積層，且該第二數值使得一個以上的該些離子，從該電鍍溶液不附著於該基材，藉以形成複數個獨立的沉積週期，產生一逐層沉積。
  2. 如請求項1所述之方法，其中在該第一相位期間，藉由一電沉積製程，沉積該些離子在該基材上，以及在該第二相位期間，藉由一電溶解製程，自該沉積層移除該材料。
  3. 如請求項1所述之方法，其中該週期性圖形訊號包含一方形波。
  4. 如請求項3所述之方法，其中該週期性圖形訊號包含一不對稱方形波，其具有一最大電壓持續之一第一時間，及一最小電壓持續之一第二時間，且該第二時間不同於該第一時 間。
  5. 如請求項3所述之方法，更包括動態改變該方形波的一個以上參數，包括一最大電壓，一最小電壓，一最大電壓持續時間，或一最小電壓持續時間。
  6. 一種電化學鍍(electro-chemical plating,ECP)系統，包含：一電鍍溶液，其具有一欲沉積材料的複數個離子；一陰極，其包含於該電鍍溶液中，且電性連接於一基材；以及一週期性電源供應器，其配置用以施加一週期性圖形訊號至該基材，該週期性圖形訊號具有複數個操作週期，該些操作週期分別形成一沉積層於該基材上，其中各個該些操作週期具有一第一相位及一第二相位，該第一相位係從該電鍍溶液中吸引一個以上該些離子至該基材，而該第二相位係不從該電鍍溶液吸引一個以上該些離子至該基材。
  7. 如請求項6所述之電化學鍍系統，其中該週期性圖形訊號包括一方形波。
  8. 如請求項7所述之電化學鍍系統，其中該週期性圖形訊號包括一不對稱方形波，其具有一最大電壓持續之一第一時間，及一最小電壓持續之一第二時間，且該第二時間不同於該第一時間。
  9. 如請求項7所述之電化學鍍系統，更包括一控制單元，其配置用以動態改變該方形波的一個以上參數，包括一最大電壓，一最小電壓，一最大電壓持續時間，或一最小電壓持續時間。
  10. 如請求項6所述之電化學鍍系統，其中該週期性圖形訊號包含複數個操作週期，各個該些操作週期包含一第一相位及一第二相位，在該第一相位期間，藉由一電沉積製程，沉積該些離子於該基材上，形成該沉積層，以及在該第二相位期間，藉由一電溶解製程，從該沉積層移除該材料。
TW102116903A 2013-02-27 2013-05-13 逐層電化學鍍製程 TWI555885B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/778,412 US9435048B2 (en) 2013-02-27 2013-02-27 Layer by layer electro chemical plating (ECP) process

Publications (2)

Publication Number Publication Date
TW201433662A true TW201433662A (zh) 2014-09-01
TWI555885B TWI555885B (zh) 2016-11-01

Family

ID=51349377

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102116903A TWI555885B (zh) 2013-02-27 2013-05-13 逐層電化學鍍製程

Country Status (3)

Country Link
US (1) US9435048B2 (zh)
DE (1) DE102013104070A1 (zh)
TW (1) TWI555885B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG11202106509UA (en) * 2018-12-28 2021-07-29 Acm Res Shanghai Inc Plating apparatus and plating method

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3523197B2 (ja) * 1998-02-12 2004-04-26 エーシーエム リサーチ，インコーポレイティド メッキ設備及び方法
JP3191759B2 (ja) * 1998-02-20 2001-07-23 日本電気株式会社 半導体装置の製造方法
US6203684B1 (en) * 1998-10-14 2001-03-20 Faraday Technology Marketing Group, Llc Pulse reverse electrodeposition for metallization and planarization of a semiconductor substrates
US6440289B1 (en) * 1999-04-02 2002-08-27 Advanced Micro Devices, Inc. Method for improving seed layer electroplating for semiconductor
EP1069212A1 (en) 1999-07-12 2001-01-17 Applied Materials, Inc. Electrochemical deposition for high aspect ratio structures using electrical pulse modulation
US6309528B1 (en) * 1999-10-15 2001-10-30 Faraday Technology Marketing Group, Llc Sequential electrodeposition of metals using modulated electric fields for manufacture of circuit boards having features of different sizes
US6723219B2 (en) * 2001-08-27 2004-04-20 Micron Technology, Inc. Method of direct electroplating on a low conductivity material, and electroplated metal deposited therewith
US6736953B1 (en) * 2001-09-28 2004-05-18 Lsi Logic Corporation High frequency electrochemical deposition
US7195700B2 (en) * 2003-01-30 2007-03-27 Novellus Systems, Inc. Method of electroplating copper layers with flat topography
DE10311575B4 (de) 2003-03-10 2007-03-22 Atotech Deutschland Gmbh Verfahren zum elektrolytischen Metallisieren von Werkstücken mit Bohrungen mit einem hohen Aspektverhältnis
US7128821B2 (en) 2004-01-20 2006-10-31 Taiwan Semiconductor Manufacturing Co., Ltd. Electropolishing method for removing particles from wafer surface

Also Published As

Publication number Publication date
TWI555885B (zh) 2016-11-01
US20140238864A1 (en) 2014-08-28
DE102013104070A1 (de) 2014-08-28
US9435048B2 (en) 2016-09-06

Similar Documents

Publication Publication Date Title
US6750144B2 (en) Method for electrochemical metallization and planarization of semiconductor substrates having features of different sizes
JP5346215B2 (ja) 半導体デバイスの製造において直接銅めっきし、かつ充填して相互配線を形成するための方法及び組成物
CN104835750B (zh) 用于半导体基板的电镀方法
KR20040032862A (ko) 평탄한 금속 전기처리법
KR102312018B1 (ko) 전기화학적 불활성 양이온을 함유하는 구리 전착 배쓰
KR20040019366A (ko) 높은 종횡비 피쳐의 다이나믹 펄스 도금
KR102206291B1 (ko) 구리를 장벽 층 상에 전기도금하기 위한 전해질 및 프로세스
CN113260739A (zh) 纳米孪晶铜结构的电沉积
TWI513863B (zh) 銅電鍍組合物及使用此組合物填充半導體基板中之凹洞之方法
US20060213778A1 (en) Method for electrochemical plating on semiconductor wafers
WO2016096390A1 (en) Trench pattern wet chemical copper metal filling using a hard mask structure
TW487968B (en) Electrochemical deposition for high aspect ratio structures using electrical plus modulation
TWI555885B (zh) 逐層電化學鍍製程
JP2013524019A (ja) ミクロスケール構造中でのシード層堆積
Fang et al. Copper electroplating into deep microvias for the “SiP” application
US20060226014A1 (en) Method and process for improved uniformity of electrochemical plating films produced in semiconductor device processing
CN106011961A (zh) 提高铜间隙填充能力的电镀方法
CN103000567B (zh) 半导体器件制造方法
US20050092616A1 (en) Baths, methods, and tools for superconformal deposition of conductive materials other than copper
KR100916771B1 (ko) 관통형전극의 형성방법
JP5541386B2 (ja) インターポーザ基板の製造方法
TWI314592B (en) Copper plating of semiconductor devices using intermediate immersion step
RU2510631C1 (ru) Электролит и способ осаждения меди на тонкий проводящий подслой на поверхности кремниевых пластин
KR101420865B1 (ko) 금속 도금장치
CN101442022A (zh) 一种可改善质量的铜导线制造方法