TW201432874A - 晶片靜電放電保護裝置及其靜電放電保護方法 - Google Patents

Abstract

一種晶片靜電放電保護裝置及其靜電放電保護方法。經由封裝體上的粗走線將輸入/輸出接墊連接至對應連接強化靜電放電保護電路的空焊墊。

Description

晶片靜電放電保護裝置及其靜電放電保護方法

本發明是有關於一種晶片靜電放電保護裝置及其靜電放電保護方法，且特別是有關於一種可增強靜電放電保護能力的的晶片靜電放電保護裝置及其靜電放電保護方法。

靜電放電(electrostatic discharge，ESD)事件常是導致積體電路損壞的主要原因。尤其在印刷電路板的組裝過程中，人體或機械與印刷電路板的接觸皆可能造成靜電放電事件，進而造成晶片或元件損傷。因此，積體電路通常需要靜電防護的功能，以避免外來的靜電流對積體電路造成損害。積體電路在製造完成後，還需要藉由封裝的製程，將核心電路封裝成晶片(chip)，僅露出對外部電路連接用的接墊(pad)。

一般而言，因應靜電放電的考量，每一個輸出腳位下皆要有靜電放電保護電路。也就是說，其需要多個靜電放電保護電路。而因應實際的需求，某些腳位可能相對需要具有較強的靜電放電保護功能，以降低元件的損壞機率。然在產品的製造過程中，往往無法周全地考慮到每個需要加強靜電放電保護的腳位，若對每個腳位加強靜電放電保護，將會使得積體電路面積被靜電放電保護電路佔用，而無法有效利用電路面積。

本發明提供一種晶片靜電放電保護裝置及其靜電放電保護方法，可強化靜電放電保護能力，且在保護對象上更有選擇性。

本發明提出一種晶片靜電放電保護裝置，包括封裝體、晶片、多個輸入/輸出接墊以及至少一空焊墊。其中封裝體具有至少一粗走線。晶片被封裝體所包覆。多個輸入/輸出接墊位於封裝體上。空焊墊位於封裝體上，連接至晶片中與其對應的強化靜電放電保護電路，並透過粗走線連接至上述多個輸入/輸出接墊其中之一。

在本發明之一實施例中，上述之輸入/輸出接墊更連接至晶片中的多個靜電放電保護電路，強化靜電放電保護電路之靜電放電保護能力優於靜電放電保護電路。

在本發明之一實施例中，上述之粗走線之阻抗低於該晶片內部之電路走線的阻抗。

本發明亦提出一種靜電放電保護方法，適於提供一晶片靜電放電保護，晶片被封裝體所包覆，且封裝體上具有多個輸入/輸出接墊，靜電放電保護方法包括下列步驟。於封裝體上製作至少一空焊墊，其中空焊墊連接至晶片中與其對應的強化靜電放電保護電路。透過封裝體上的粗走線將空焊墊連接至多個輸入/輸出接墊其中之一。

在本發明之一實施例中，上述之多個輸入/輸出接墊更連接至多個靜電放電保護電路，其中強化靜電放電保護電路之靜電放電保護能力優於靜電放電保護電路。

在本發明之一實施例中，上述之粗走線的阻抗低於晶片內部之電路走線的阻抗。

基於上述，本發明藉由將輸入/輸出接墊連接至對應連接強化靜電放電保護電路的空焊墊，以加強輸入/輸出接墊對應之電路的靜電放電保護能力，並藉由封裝體上的粗走線來連接空焊墊與輸入/輸出接墊，提高強靜電放電保護的效果。

為讓本發明之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

圖1繪示為本發明一實施例之晶片靜電放電保護裝置的示意圖。請參照圖1，晶片靜電放電保護裝置100包括封裝體102、晶片104、空焊墊106以及多個輸入/輸出接墊108。其中晶片104被封裝體102所包覆，且空焊墊106以及多個輸入/輸出接墊108位於封裝體102上。空焊墊106連接到晶片104中與其對應的強化靜電放電保護電路(未繪示)，而多個輸入/輸出接墊108亦分別連接到晶片104中對應的靜電放電保護電路(未繪示)，其中空焊墊106對應的強化靜電放電保護電路的靜電放電保護能力優於各個輸入/輸出接墊108所對應的的靜電放電保護電路。

由於空焊墊106並不用於傳輸訊號，亦即其對應的強化靜電放電保護電路在晶片104中並未被預設作為某特定電路的靜電放電保護電路，因此系統廠商在進行相關測試 或系統組裝時，可依實際需求選擇需加強靜電放電保護的電路，並將其對應的輸入/輸出接墊連接到強化靜電放電保護電路對應的空焊墊106，以強化其靜電放電保護能力，避免電路因靜電放電受到損壞。

如圖1所示，當對圖1中最右邊的輸入/輸出接墊108進行測試時，可將其與空焊墊106連接，然後再連接至印刷電路板110上進行測試，預防輸入/輸出接墊108對應的電路在測試過程中受到靜電放電影響而造成損壞。

值得注意的是，空焊墊106與輸入/輸出接墊108間的連接可如本實施例般，藉由封裝體102上的粗走線L1進行連接。由於封裝體102上的粗走線L1的阻抗相對於晶片104中的電路走線要來的低，因此可更有助於靜電放電的宣洩。此外，本實施例雖僅舉例說明使用單一個空焊墊106來強化靜電放電保護的能力的情形，然實際上並不以此為限，本領域具通常知識者可在兼顧電路面積的情形下，依實際應用情形增設多個空焊墊106，其分別對應到不同的強化靜電放電保護電路，將空焊墊106透過封裝體102上的粗走線L1連接至需要加強靜電放電保護的電路所對應的輸入/輸出接墊108，以使晶片104獲得最佳的靜電放電保護效果。

圖2繪示為本發明一實施例之靜電放電保護方法的流程圖，請參照圖2，歸納上述晶片靜電放電保護裝置的靜電放電保護方法可包括下列步驟。首先，於封裝體上製作至少一空焊墊(步驟S202)。其中不同的空焊墊分別對應連 接到不同的強化靜電放電保護電路。接著，透過封裝體上的粗走線將空焊墊連接至多個輸入/輸出接墊其中之一(步驟S204)。其中強化靜電放電保護電路的靜電放電保護能力優於輸入/輸出接墊所對應之靜電放電保護電路的靜電放電保護能力，且粗走線的阻抗低於晶片內部的電路走線。如此便可使設計者依據實際應用的需求，選擇須加強靜電放電保護的電路，在應用上更富彈性，且具有相對低阻抗的粗走線可更有助於靜電放電的宣洩，增加靜電放電的保護效果。

綜上所述，本發明藉由將輸入/輸出接墊連接至對應連接強化靜電放電保護電路的空焊墊，可使產品設計者或測試工程師在進行靜電放電保護時更有選擇性，並有效利用電路面積。另外，藉由透過封裝體上的粗走線來連接空焊墊與輸入/輸出接墊，可使靜電放電更容易被導引至空焊墊對應的強化靜電放電保護電路，進而加強靜電放電保護的效果。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。

100‧‧‧晶片靜電放電保護裝置

102‧‧‧封裝體

104‧‧‧晶片

106‧‧‧空焊墊

108‧‧‧輸入/輸出接墊

110‧‧‧印刷電路板

L1‧‧‧粗走線

S202、S204‧‧‧靜電放電保護方法的步驟

圖1繪示為本發明一實施例之晶片靜電放電保護裝置的示意圖。

圖2繪示為本發明一實施例之靜電放電保護方法的流程圖。

100‧‧‧晶片靜電放電保護裝置

102‧‧‧封裝體

104‧‧‧晶片

106‧‧‧空焊墊

108‧‧‧輸入/輸出接墊

110‧‧‧印刷電路板

L1‧‧‧粗走線

Claims (6)

1. 一種晶片靜電放電保護裝置，包括：一封裝體，具有至少一粗走線；一晶片，被該封裝體所包覆；多個輸入/輸出接墊，位於該封裝體上；以及至少一空焊墊，位於該封裝體上，連接至該晶片中與對應的強化靜電放電保護電路，並透過該粗走線連接至該些輸入/輸出接墊其中之一。
2. 如申請專利範圍第1項所述之晶片靜電放電保護裝置，其中該些輸入/輸出接墊更連接至該晶片中的多個靜電放電保護電路，該強化靜電放電保護電路之靜電放電保護能力優於該些靜電放電保護電路。
3. 如申請專利範圍第1項所述之晶片靜電放電保護裝置，其中該粗走線的阻抗低於該晶片內部之電路走線的阻抗。
4. 一種靜電放電保護方法，適於提供一晶片靜電放電保護，該晶片被一封裝體所包覆，且該封裝體上具有多個輸入/輸出接墊，該靜電放電保護方法包括：於該封裝體上製作至少一空焊墊，其中該空焊墊連接至該晶片中與其對應的強化靜電放電保護電路；以及透過該封裝體上的粗走線將該空焊墊連接至該些輸入/輸出接墊其中之一。
5. 如申請專利範圍第4項所述之靜電放電保護方法，其中該些輸入/輸出接墊更連接至多個靜電放電保護電 路，該強化靜電放電保護電路之靜電放電保護能力優於該些靜電放電保護電路。
6. 如申請專利範圍第4項所述之靜電放電保護方法，其中該粗走線的阻抗低於該晶片內部之電路走線的阻抗。