TW201432489A - 半導體積體電路 - Google Patents

半導體積體電路 Download PDF

Info

Publication number
TW201432489A
TW201432489A TW102132417A TW102132417A TW201432489A TW 201432489 A TW201432489 A TW 201432489A TW 102132417 A TW102132417 A TW 102132417A TW 102132417 A TW102132417 A TW 102132417A TW 201432489 A TW201432489 A TW 201432489A
Authority
TW
Taiwan
Prior art keywords
circuit
error
light
detection
memory
Prior art date
Application number
TW102132417A
Other languages
English (en)
Other versions
TWI587173B (zh
Inventor
Yoshiyuki Amanuma
Takanori Miyoshi
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Publication of TW201432489A publication Critical patent/TW201432489A/zh
Application granted granted Critical
Publication of TWI587173B publication Critical patent/TWI587173B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/75—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information by inhibiting the analysis of circuitry or operation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/60—Protecting data
    • G06F21/604—Tools and structures for managing or administering access control systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/60—Protecting data
    • G06F21/64—Protecting data integrity, e.g. using checksums, certificates or signatures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/81—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer by operating on the power supply, e.g. enabling or disabling power-on, sleep or resume operations
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2221/00—Indexing scheme relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F2221/03—Indexing scheme relating to G06F21/50, monitoring users, programs or devices to maintain the integrity of platforms
    • G06F2221/034—Test or assess a computer or a system

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • Software Systems (AREA)
  • Mathematical Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Bioethics (AREA)
  • General Health & Medical Sciences (AREA)
  • Computing Systems (AREA)
  • Quality & Reliability (AREA)
  • Automation & Control Theory (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Storage Device Security (AREA)

Abstract

本發明的課題是自雷射攻擊保護LSI所保持的機密資訊，雷射攻擊是以藉由使誤動作產生於LSI來取得或篡改機密資訊為目的。無論藉由雷射攻擊所發生之複數位元的記憶元件的錯誤的位元數為何位元，皆可檢測出雷射攻擊。其解決手段是以含在邏輯電路的複數位元的記憶元件作為對象，具備攻擊檢測電路。攻擊檢測電路是具備：錯誤判定電路，其係可利用碼理論等的邏輯運算來檢測出；及光照射檢測電路，其係具有光檢測元件，配置光檢測元件，使光照射檢測電路能夠檢測出超過錯誤判定電路的檢測界限之位元數的錯誤。藉由錯誤判定電路之錯誤檢測及光照射檢測電路之光照射的檢測來互補地檢測出來自外部的故障利用攻擊。

Description

半導體積體電路
本發明是有關處理機密資訊的半導體積體電路，特別是可適用在對以機密資訊的不正當的取得或篡改為目的之故障利用攻撃的對策。
作為處理機密資訊例如以被儲存於安全微電腦的機密資訊的取得或篡改為目的，有利用微電腦的誤動作之故障利用攻撃者。引起誤動作的原因，有異常電壓、異常頻率時脈的施加、雷射照射的攻撃等。雷射照射的攻撃是可引起局部的部位的故障，因此在故障利用攻撃之中極具脅威，近年來對雷射攻撃的對策的重要性日益增高。
作為對雷射攻撃的對策，有光檢測器的配置、電路的二重化、利用錯誤檢測碼(例如同位元(parity))之資料的錯誤檢測等被採用。光檢測器的配置是在形成有處理機密資訊的微電腦之半導體晶片配置光檢測元件，而直接測得被照射雷射者。電路的二重化是單純地具備2個正反器(flip-flop)等的記憶元件，先對2個輸入同資料，當 該資料被讀出時，照合彼此的輸出，在不一致時檢測出被故障利用攻撃者。二重化的單位是由上述那樣的單純的例到使CPU(Central Processing Unit)全體二重化的例為止有各式各樣者。錯誤檢測是根據記憶的資料來預先算出同位元等的錯誤檢測碼，當被記憶的資料再度被讀出時，再度算出錯誤訂正碼，與記憶時者照合，在不一致時檢測出被故障利用攻撃。
在專利文獻1是揭示有以6電晶體所構成的SRAM(Static Random Access Memory)記憶體單元為基礎的光檢測器(圖1)，顯示分散於SRAM的記憶體墊中而配置的實施例(圖4等)。並且，揭示有在構成CPU等的邏輯電路的單元配列之中配置光檢測器的實施例(圖13，第0089段落~第0094段落)及裝入光檢測電路的D型正反器(圖15，第0096段落~第0097段落)。
在專利文獻2是揭示有根據CMOS(Complementary Metal-Oxide-Semiconductor)反相器(inverter)之光檢測電路。在反相器設置受光部，照射光，藉此使誤動作，予以檢測得知。
在專利文獻3是揭示有3閘流體(Thyristor)構造的光檢測器。藉由P阱及N阱以及形成於各阱內的雜質擴散層來形成PNPN接合而構成的光檢測器，例如可形成於10μm四方的小領域中(圖3，第0029段落)。
在專利文獻4是揭示有使具有記憶體及CPU的核心二重化，而照合自同指令的處理所取得的反應，當 其結果不一致時判斷成受到故障利用攻撃而實行錯誤處理的安全裝置。
在專利文獻5是揭示有在具備實行被儲存於非揮發性記憶體的程式之CPU的IC卡中，以錯誤檢測碼來保護程式的技術。在非揮發性記憶體是按各命令碼預先算出EDC(Error Detecting Code)予以附加儲存，為了CPU實行而讀出時再計算EDC，而與被儲存的EDC照合。當不一致時，判斷成受到故障利用攻撃。
[先行技術文獻]
[專利文獻]
[專利文獻1]
日本特開2010-161405號公報
[專利文獻2]
日本特開2011-165732號公報
[專利文獻3]
日本特開2008-198700號公報
[專利文獻4]
日本特開2009-289104號公報
[專利文獻5]
日本特開2009-187438號公報
作為對雷射攻撃的對策之光檢測器的配置是直接感知被照射光的點為有效，但必須在被照射光的位置配置光檢測元件。近年來，出現將雷射的射束徑縮小到數μm，避開所被配置的光元件來照射雷射光的攻撃方法，在光檢測器產生無法檢測出的問題。
在專利文獻3的圖1、9等是揭示有以不會在光檢測範圍產生間隙的方式配置光檢測器的例子，但停留在假想雷射光的光徑被集光至數百μm的情況(第0011段落)，無法應用在被集光至數μm的情況。需要以所被假想的雷射光的光徑的數μm間隔來配置光檢測元件，但專利文獻3的圖3所揭示的光檢測元件是10μm四方，若以數μm間隔來配置，則光檢測元件的面積佔有過大，成本面成為非現實性。在專利文獻1及2所揭示的光檢測元件是小至相當於SRAM記憶體單元或邏輯閘的大小之程度，因此亦可以數μm間隔來配置，但檢測元件的面積佔有大，壓迫晶片成本。而且，將來雷射的射束徑小至相當於SRAM記憶體單元或邏輯閘的大小之程度時，成本面成為非現實性。
作為對雷射攻撃的對策之電路的二重化是不限於雷射攻撃，對所有的故障利用攻撃具有耐性的點為有效，但需要將電路規模形成2倍，因此壓迫晶片成本。例如，在專利文獻4所記載的二重化是具備2組記憶體及CPU，使實行同處理，因此對晶片成本的影響極大。
作為對雷射攻撃的對策之錯誤檢測是不必使電路規模增加至2倍的點為有效，但錯誤檢測碼本身所持的原理上的檢測有限。例如，在同位元檢查(parity check)或檢查和(checksum)是附加1位元的同位元來以全體的1的數成為偶數或奇數的任一方之方式生成同位元。假設為偶數同位元時，只要所被讀出的結果變化成相反的奇數同位元，便可判定成故障。但，同時2位元變化時，偶數同位元的資料為偶數同位元不變，無法檢測出錯誤。檢查和的情況也同樣。因此，同位元檢查或檢查和的情況是可檢測出1位元錯誤，但2位元以上的錯誤是成為檢測不能或誤檢測。藉由增加冗長位元數，雖可檢測至多數的位元錯誤，但隨之錯誤檢測電路的規模變大。因此，雷射的射束徑充分地小，使錯誤檢測碼本身所持的原理上的檢測界限以內的位元數的錯誤發生時，雖有效地發揮機能，但相反的射束徑大使超過檢測界限的位元數的錯誤發生時，不一定經常可檢測出。
如以上般，作為對雷射攻撃的對策之各種的方法，無可在現實的晶片成本的範圍對應於所有的雷射的射束徑之方法。
以下說明用以解決如此的課題的手段，但其他的課題及新穎的特徵是由本說明書的記述及附圖可明確得知。
其一實施形態如下述般。
亦即，以含在邏輯電路的複數位元的記憶元件作為對象，具備攻撃檢測電路。
攻撃檢測電路是具備：錯誤判定電路，其係可利用碼理論等的邏輯運算來檢測出；及光照射檢測電路，其係具有光檢測元件，配置光檢測元件，使光照射檢測電路能夠檢測出超過錯誤判定電路的檢測界限之位元數的錯誤。
藉由錯誤判定電路之錯誤檢測及光照射檢測電路之光照射的檢測來互補地檢測出來自外部的攻撃。
以下簡單說明根據前述一實施形態所取得的效果。
亦即，無論藉由對邏輯電路的雷射攻撃所產生之複數位元的記憶元件的錯誤的位元數為何位元，皆可檢測出雷射攻撃。
1‧‧‧攻撃檢測電路
2‧‧‧錯誤判定電路
3‧‧‧光檢測元件
4‧‧‧光照射檢測電路
5‧‧‧正反器(記憶元件)
6‧‧‧邏輯電路
7‧‧‧錯誤檢測碼生成電路(同位元生成電路)
8‧‧‧檢查電路(同位元檢查電路)
10‧‧‧半導體積體電路(LSI)
20‧‧‧處理器(CPU)
21‧‧‧取得部
22‧‧‧解碼部
23‧‧‧命令實行部
24‧‧‧程式計數器(PC)
25‧‧‧條件碼暫存器(CCR)
26‧‧‧泛用暫存器
27‧‧‧埠電路
28‧‧‧重置控制器
29‧‧‧周邊模組
30‧‧‧記憶體
51~54‧‧‧光照射的最小檢測對象領域
圖1是表示實施形態1的半導體裝置的構成例的說明圖。
圖2是表示實施形態2的半導體裝置的具體的構成例 的說明圖。
圖3是表示在實施形態2的半導體裝置中，保持錯誤檢測碼的記憶元件也作為光照射的檢測對象保護時的構成例的說明圖。
圖4是表示實施形態3的半導體裝置利用3位元錯誤檢測碼時的構成例的說明圖。
圖5是表示實施形態4的半導體裝置利用二重化的保護時的構成例的說明圖。
圖6是表示用以檢測出對2個以上的記憶元件(正反器)的光照射之正反器及光檢測元件的配置說明圖。
圖7是表示用以檢測出對4個以上的記憶元件(正反器)的光照射之正反器及光檢測元件的配置說明圖。
圖8是表示為了檢測出對2個以上的記憶元件(正反器)的光照射，而跨越複數的單元列來配置正反器及光檢測元件的變形例的說明圖。
圖9是表示為了檢測出對2個以上的記憶元件(正反器)的光照射，而傾斜地跨越複數的單元列來配置正反器及光檢測元件的變形例的說明圖。
圖10是為了檢測出對2個以上的記憶元件(正反器)的光照射，而交互地鄰接配置正反器及光檢測元件時的說明圖。
圖11是表示進行對處理器的保護的實施形態的說明圖。
圖12是表示在進行對處理器的保護的實施形態中， 測得攻撃時重置處理器的實施形態的說明圖。
圖13是表示使用發光二極體作為光檢測元件的光照射檢測電路的構成的電路圖。
圖14是表示使用發光二極體作為光檢測元件的光照射檢測電路的動作的時序圖。
圖15是表示使用光感應型緩衝器作為光檢測元件的光照射檢測電路的構成的電路圖。
圖16是表示使用光感應型緩衝器作為光檢測元件的光照射檢測電路的動作的時序圖。
1.實施形態的概要
首先，針對本案中所揭示的代表性的實施形態來說明概要。在有關代表性的實施形態的概要說明附上括弧來參照的圖面中的參照符號只不過是例示被附上的構成要素的概念所含者。
[1]<錯誤判定電路+光照射檢測電路>
具備邏輯電路(6)的半導體積體電路(10)如以下般構成，該邏輯電路(6)是包含：可分別記憶1位元的資訊之n個(n為正的整數)的記憶元件(5_1~5_6)，及攻撃檢測電路(1)。
前述攻撃檢測電路是具備錯誤判定電路(2)及 光照射檢測電路(4)，在檢測出前述錯誤判定電路之前述錯誤的檢測及前述光照射檢測電路之前述光照射的檢測的任一方時，判定成前述邏輯電路自外部受到攻撃。
前述錯誤判定電路是可利用邏輯運算來檢測出被儲存於前述n個的記憶元件的值在n位元的碼發生k位元(k為正的整數)以下的錯誤。
前述光照射檢測電路是具有光檢測元件(3_1~3_4)，可檢測出光被照射於前述n個的記憶元件之中的k+1個以上。
藉此，無論藉由對邏輯電路的雷射攻撃所產生之複數位元的記憶元件的錯誤的位元數為何位元，皆可檢測出雷射攻撃。
[2]<錯誤判定電路=錯誤檢測碼生成電路+檢查電路>
在項1中，前述n個的記憶元件(5_7~5_11、5_12~5_16、5_17~5_23)是包含可儲存m位元的錯誤檢測碼的m個的記憶元件(5_11、5_16、5_23)。前述錯誤判定電路是包含：由前述n個的記憶元件之中的n-m個來生成錯誤檢測碼的錯誤檢測碼生成電路(7)，及可檢測出前述n個的記憶元件的錯誤的發生之檢查電路(8)。
藉此，可對於保護對象的n-m位元來生成m位元的錯誤檢測碼，以保持予以合計後的n位元的資訊的記憶元件作為對象，進行對於雷射攻撃的保護。
[3]<根據同位元檢查(parity check)的保護>
在項2中，前述n個的記憶元件是包含可儲存1位元的同位元碼的1個的記憶元件(5_16)，前述光照射檢測電路是具備n-1個的光檢測元件(3_8~3_11)。
前述錯誤判定電路是包含：由前述n個的記憶元件之中的n-1個(5_12~5_15)來生成前述同位元碼的同位元碼生成電路(7)，及可檢測出前述n個的記憶元件(5_12~5_16)的錯誤的發生之同位元檢查電路(8)。
前述光照射檢測電路是在檢測出光被照射於前述n-1個的光檢測元件的至少1個時，檢測出光被照射於前述n個的記憶元件之中的2個以上。
藉此，對於保護對象的n-1位元來生成同位元碼，以保持予以合計後的n位元的資訊之記憶元件作為對象，具備同位元檢查電路，進行對於對保護對象電路的雷射攻撃之保護。同位元碼生成電路及同位元檢查電路是可用簡單的邏輯閘來構成，可抑制保護用的電路規模的額外支出(overhead)。
[4]<根據二重化的保護>
在項1中，前述n個的記憶元件是包含：現用系邏輯電路的輸出之m個的現用系記憶元件(5_24)，及對前述現用系二重化的預備系邏輯電路的輸出之m個的預備系記憶元件(5_25)，前述錯誤判定電路是在前述現用系記憶元件的輸出與對應的前述預備系記憶元件的輸出不一致時， 檢測出發生錯誤。前述現用系記憶元件及對應的前述預備系記憶元件是對應的個的記憶元件的組合會分別夾著至少1個的前述光檢測元件來配置。
藉此，在採用二重化的保護的電路中，可自同時使錯誤發生於現用系及對應的預備系之類的雷射攻撃加以保護。
[5]<對於1位元錯誤檢測之光檢測元件的配置>
在項3中，從前述n個的記憶元件任意選擇的2個的記憶元件是任2個的記憶元件的組合皆必夾著至少1個的前述光檢測元件來配置。
藉此，可檢測出對於前述n個的記憶元件之中2個以上的記憶元件同時進行的雷射照射。
[6]<巨集單元(macrocell)>
在項5中，前述n-1個的前述光檢測元件及前述n個的記憶元件是在單一的單元列彼此鄰接而各1個交替後配置。
藉此，藉由預先準備一符合可檢測出對於前述n個的記憶元件之中2個以上的記憶元件同時進行的雷射照射的條件之巨集單元來加以使用，即使對於自動佈局的單元的配置不特別的考慮，還是可進行LSI的佈局設計。
[7]<CPU之程式計數器的保護>
在項1中，前述邏輯電路是處理器(20)，前述n個的記憶元件是包含前述處理器的程式計數器(24)。
藉此，可自雷射照射所引起之程式的異常的分岐來保護LSI。
[8]<CPU之條件碼暫存器的保護>
在項1中，前述邏輯電路是處理器(20)，前述n個的記憶元件是包含前述處理器在實行條件分岐命令時賦予參照的條件之暫存器(25)。
藉由，可自雷射照射所引起之程式的異常的分岐來保護LSI。
[9]<CPU之泛用暫存器的保護>
在項1中，前述邏輯電路是處理器(20)，前述n個的記憶元件是包含前述處理器的泛用暫存器(26)。
藉此，可自雷射照射所引起之程式的異常的運算處理來保護LSI。
[10]<在測得攻撃時重置>
在項1中，前述邏輯電路是處理器(20)，前述攻撃檢測電路的輸出會被輸入至前述處理器的重置端子。
藉此，測得藉由雷射照射來攻撃時，處理器會被重置，可保護被保持於LSI的機密資訊。
[11]<在測得攻撃時消去機密資訊>
在項1中，前述邏輯電路是具備記憶體(30)的處理器，前述攻撃檢測電路是可使中斷產生於前述處理器，當檢測出前述攻撃時，前述處理器會消去被儲存於前述記憶體的資訊。
藉此，測得藉由雷射照射來攻撃時，被儲存於記憶體上的機密資訊會被消去，可保護被保持於LSI的機密資訊。
[12]<測得攻撃時遮斷電源供給>
在項1中，更具備電源電路，其係具有可控制往前述邏輯電路的電源供給之電源控制端子，前述攻撃檢測電路的輸出是被連接至前述電源電路的前述電源控制端子，在檢測出前述攻撃時遮斷往前述邏輯電路的電源供給。
藉此，測得藉由雷射照射來攻撃時，電源會被遮斷，可保護被保持於LSI的機密資訊。
[13]<錯誤判定電路+光照射檢測電路>
具備邏輯電路(6)的半導體積體電路(10)如以下般構成，該邏輯電路(6)是包含：可分別記憶1位元的資訊之n個(n為正的整數)的記憶元件(5_1~5_6)，及攻撃檢測電路(1)。
前述攻撃檢測電路是具備：錯誤判定電路(2) ，及具有光檢測元件的光照射檢測電路(4)。
前述錯誤判定電路可利用邏輯運算來檢測出被儲存於前述n個的記憶元件的值在n位元的碼發生k位元(k為正的整數)以下的錯誤。
以在內側不持凸的周之最小的閉曲線來包圍前述n個的記憶元件之中的任意的k+1個的複數的領域是分別在前述領域內至少配置有1個的前述光檢測元件，當前述光照射檢測電路檢測出光被照射於前述光檢測元件的至少1個時，檢測出光照射至前述n個的記憶元件之中的k+1個以上。
在檢測出前述錯誤判定電路之前述錯誤的檢測及前述光照射檢測電路之前述光照射的檢測的任一方時，判定前述邏輯電路自外部受到攻撃。
藉此，無論藉由對邏輯電路的雷射攻撃所產生之複數位元的記憶元件的錯誤的位元數為何位元，皆可檢測出雷射攻撃。
2.實施形態的詳細
更詳述有關實施形態。
[實施形態1]<錯誤判定電路+光照射檢測電路>
藉由雷射攻撃所引起的故障是在被照射雷射的電路全體的任何要素皆有可能發生。但，在邏輯電路全體具備故障檢測電路，大部分的情況是因為電路規模的增大，成本 面未被容許。於是，作為保護的對象是縮小至正反器或閂鎖電路等的記憶元件。正反器或閂鎖電路等的記憶元件是所保持的值會藉由任意的時機的雷射照射而反轉，因此容易對於攻撃的側而言容易使故障發生。另一方面，在一般的邏輯閘也會藉由任意的時機的雷射照射而發生邏輯值的反轉，但當該時機為對記憶元件的資料的取入時機的範圍外時，不影像電路動作而復舊。因此，對於攻撃的側而言也不會成為有效的攻撃。
於是，著眼於正反器或閂鎖電路等的記憶元件，藉由測得發生於此的故障加以保護，不會有伴隨大的電路規模的增加的情形，可效率佳地保護邏輯電路全體。
圖1是表示實施形態1的半導體裝置的構成例的說明圖。
具備邏輯電路6的半導體積體電路10如以下般構成，該邏輯電路6是包含：n個(n為正的整數)的正反器5_1~5_6，及攻撃檢測電路1。攻撃檢測電路1是含：錯誤判定電路2，及具有光檢測元件的光照射檢測電路4。
錯誤判定電路2是可利用邏輯運算來檢測出被儲存於n個的正反器的值在n位元的資料中發生k位元(k為正的整數)以下的錯誤。例如，可在n-m位元的資料附加m位元的冗長位元而形成k位元錯誤檢測碼，構成錯誤檢測電路。可予以設為錯誤判定電路2。可利用同位元碼、巡回冗長碼、BCH碼等根據碼理論之周知的錯誤檢測電路。並且，例如亦可在2個的正反器儲存同值，在讀 出比較，在不一致時判定錯誤，藉此構成錯誤判定電路2。2個的正反器的比較是1位元錯誤檢測。因為在2位元錯誤是2個的正反器皆反轉，所以無法檢測出。
在以可檢測出k位元以下的錯誤的錯誤檢測電路來構成錯誤判定電路2時，光照射檢測電路是構成可檢測出同時光被照射於k+1個的正反器。針對n個的正反器5所含的任意的k+1個的正反器來看時，可想像包圍此k+1個的正反器5的領域。此領域是以在內側不持凸的周之最小的閉曲線所構成。針對此領域為圓時來思考時，包圍所有的正反器的最小的圓會被規定作為此領域。當攻撃的側的雷射束集光成圓形時，相當於可同時照射光至k+1個全部的正反器之最小的領域。將雷射束集光後的形狀不限於圓，亦可假想成楕圓等，但到底是光的集光，所以限於在外側以凸的閉曲線所包圍的領域。在此領域內至少配置1個的光檢測元件3。藉此，測得光被照射於其領域全體，亦即光被照射於k+1個的正反器全部。
圖1是顯示使錯誤判定電路2對於6個的正反器5_1~5_6可檢測出2位元錯誤時，有關6個中任意的3個的正反器5是一定配置1個的光檢測元件3之例。在以包圍3個的正反器5_1、5_2、5_3的圓51的中心配置有光檢測元件3_1。在以包圍3個的正反器5_2、5_4、5_5的圓52的中心配置有光檢測元件3_2。在以包圍3個的正反器5_2、5_3、5_5的圓53的中心配置有光檢測元件3_3。在以包圍3個的正反器5_3、5_5、5_6的圓54 的中心配置有光檢測元件3_4。其他任一3個的正反器的組合也含在比圖示的圓51~54更廣的領域，該領域是一定配置有1個以上的光檢測元件3。在雷射光被集光成圓形時，錯誤判定電路2是在對象的6個的正反器5_1~5_6之中任意的3個以上的正反器光被照射時，可檢測出光被照射。圓51~54是光照射的最小檢測對象領域。被集光至彼此更小的領域之光的照射是在本實施形態的光照射檢測電路4中無法保證一定可檢測出。
當檢測出錯誤判定電路2之錯誤的檢測及光照射檢測電路4之光照射的檢測的任一方時，判定邏輯電路自外部受到攻撃。當雷射光被照射於k+1個以上的正反器5時，藉由光照射檢測電路4來檢測出，雷射光更被集光照射於k個以下的正反器5而使錯誤產生於該等時，進行錯誤判定電路2之錯誤的檢測。
藉此，無論藉由對邏輯電路的雷射攻撃所產生之複數位元的記憶元件的錯誤的位元數為何位元，皆可檢測出雷射攻撃。錯誤判定電路2會檢測出k位元以下的錯誤，光照射檢測電路4會檢測出k+1位元以上的錯誤，進行互補，因此可檢測出所有的位元數的錯誤。
正反器是只要為可記憶1位元的資訊的記憶元件即可，即使為閂鎖電路或記憶體單元也可同樣適用。
圖1是顯示假想雷射光被集光成圓形時的例子，但有關被集光成楕圓等其他形狀也可適用同樣的想法來配置光檢測元件，可構成光照射檢測電路4。
光照射檢測電路4在本實施形態具特徵性的是光檢測元件的配置，特別是與正反器(記憶元件)的相對性的位置關係，電路是可採用周知的光照射檢測電路。
圖13是表示利用發光二極體作為光檢測元件之光照射檢測電路的構成的電路圖，圖14是表示其動作的時序圖。複數的發光二極體會並聯於node1。node1是藉由緩衝器55來驅動成高位準(high level)。在其他的緩衝器所被驅動的複數的發光二極體亦可被級聯連接。藉由緩衝器58來波形整形(node2)，輸入至SR閂鎖電路60，輸出至光照射檢測輸出的node3。node1是藉由緩衝器55來驅動成高位準，發光二極體3會被逆偏壓，因此通常是被保持於高位準。例如，一旦光被照射於緩衝器55、56之間的發光二極體3，則會利用藉由所被照射的光而產生於發光二極體3的電子電洞對來流動逆方向電流，node1的電位會降低。若此成為未滿緩衝器56的邏輯臨界值Vt，則在後段成為脈衝波形傳播，在node2成為脈衝而出現。SR閂鎖電路60是藉由此脈衝來設定，使node3反轉成高位準保持。藉由適當地設定緩衝器55的驅動能力，當光被照射於並聯的複數的發光二極體3的1個時，可設計成node1的電位會成為未滿緩衝器56的邏輯臨界值Vt。藉此，可構成檢測出光被照射於複數的發光二極體之中1個的光照射檢測電路。光檢測元件亦可取代發光二極體，使用發光電晶體等。
圖15是表示使用光感應型緩衝器作為光檢測 元件之光照射檢測電路的構成的電路圖，圖16是表示其動作的時序圖。通常的邏輯閘是有可能藉由光的照射來引起誤動作。根據對LSI的雷射照射之故障利用攻撃是利用此原理。在佈局上單元的上層不配置金屬配線層之緩衝器是比通常的緩衝器更容易對光照射發生誤動作。可使用如此的緩衝器作為光感應型緩衝器。圖15所示的光照射檢測電路是輸入被高固定的光感應型緩衝器3的輸出會經由反相器59來輸入至SR閂鎖電路60。如(b)所示般，光感應型緩衝器3是亦可複數級聯連接。一旦光被照射於至少1個的光感應型緩衝器3，則其輸出節點之node1的電位會降低。即使不至反轉，若node1的電位降低未滿次段的反相器59的邏輯臨界值Vt，則脈衝會出現在反相器59的輸出之node2。在SR閂鎖電路60取入此脈衝而輸出至光照射檢測輸出之node3。藉此，可構成檢測出光被照射於複數的光感應型緩衝器之中1個的光照射檢測電路2。光檢測元件是亦可取代光感應型緩衝器而利用光感應型反相器等其他的邏輯閘電路。
[實施形態2]<1位元錯誤檢測碼的生成及檢查+光照射檢測電路>
圖2是表示實施形態2的半導體裝置的具體的構成例的說明圖。為了可檢測出雷射被照射於1位元的錯誤檢測可能的錯誤判定電路2及2位元以上的記憶元件，而於記憶元件5_7~5_10間配置光檢測元件3_5~3_7之構成例。
具備根據被儲存於正反器5_7~5_10的光資料來生成錯誤檢測碼的錯誤檢測碼生成電路7。在錯誤檢測碼生成電路7所生成的錯誤檢測碼是被儲存於正反器5_11。檢查電路8是根據自正反器5_7~5_10讀出的資料及被儲存於正反器5_11的錯誤檢測碼來判定錯誤的有無，若有錯誤，則輸出錯誤檢測訊號。光檢測元件3_5~3_7的輸出是被連接至光照射檢測電路4，若檢測出光被照射於1個以上的光檢測元件3_5~3_7，則光照射檢測訊號會被輸出。
錯誤檢測碼是例如同位元。錯誤檢測碼生成電路7是當光資料的1的數為偶數時生成資料0作為偶數同位元，奇數時生成資料1作為奇數同位元，儲存於正反器5_11。檢查電路8是同位元檢查電路。例如，求取自正反器5_7~5_10讀出的資料的1的數為偶數或奇數，與被儲存於正反器5_11的資料作比較。若在自正反器5_7~5_10讀出的資料有1位元的反轉，則同位元會變化，因此在同位元檢查8可檢測出。另一方面，2位元以上的資料的反轉發生時，在檢查電路8是無法檢測出。
由於光檢測元件3_5~3_7及正反器5_7~5_10會被交替地配置，因此往2個以上的正反器之光的照射是一定可藉由光檢測元件3_5~3_7的其中的至少1個來感知。
藉此，藉由聚集雷射光之攻撃，只在1位元的正反器發生故障時，可藉由錯誤判定電路來檢測出，藉 由擴大雷射光的徑之攻撃，在2個以上的正反器發生故障時，可藉由光照射檢測電路4來檢測出光被照射。
圖3是表示在實施形態2的半導體裝置中，保持錯誤檢測碼的記憶元件也作為光照射的檢測對象保護時的構成例的說明圖。
除了保持保護對象的資料的記憶元件之正反器5_12~5_15外，還在包含保持錯誤檢測碼的記憶元件之正反器5_16的5個的正反器之間配置光檢測元件3_8~3_11之構成例。
包含錯誤檢測碼生成電路7及檢查電路8的構成，錯誤判定用的電路構成是與圖2所示者相同。在正反器5_12~5_15與保持錯誤檢測碼的正反器5_16之間也配置光檢測元件3_11，此也連接至光照射檢測電路4。可檢測出往包含保持錯誤檢測碼的正反器5_16之2個的正反器的光照射。
藉此，對於保護對象的n-1位元來生成同位元碼，以保持予以合計後的n位元的資訊之記憶元件作為對象，具備同位元檢查電路，進行對於對保護對象電路的雷射攻撃之保護。同位元碼生成電路及同位元檢查電路是可用簡單的邏輯閘來構成，可抑制保護用的電路規模的額外支出(overhead)。
[實施形態3]<m位元錯誤檢測碼的生成及檢查+光照射檢測電路>
在實施形態2中是說明有關利用1位元錯誤檢測碼的實施形態，但錯誤檢測能力是可任意地強化。在強化錯誤判定電路2的錯誤檢測能力時，可減輕光照射檢測電路4之光照射的檢測能力。可藉由錯誤判定電路2來檢測m位元以下的錯誤時，光照射檢測電路4是只要具備可檢測出往m+1個以上的記憶元件之光照射的能力即足夠。具體而言，只要以對於記憶元件m個1個的比例來配置光檢測元件即可。
圖4是表示實施形態3的半導體裝置利用3位元錯誤檢測碼時的構成例的說明圖。
具備根據被儲存於正反器5_17~5_22的光資料來生成錯誤檢測碼的錯誤檢測碼生成電路7。在錯誤檢測碼生成電路7所生成的錯誤檢測碼是被儲存於正反器5_23。錯誤檢測碼是不限1位元通常為多位元。檢查電路8是根據自正反器5_17~5_22讀出的資料及被儲存於正反器5_23的錯誤檢測碼來判定錯誤的有無，若有錯誤，則輸出錯誤檢測訊號。光檢測元件3_12~3_13是以對於正反器5_17~5_23的3個1個的比例來配置。具體的配置的方法，亦即記憶元件與光檢測元件的位置關係是在實施形態1及圖1詳述，在實施形態5及圖7後述。光檢測元件3_12~3_13的輸出是被連接至光照射檢測電路4，一旦檢測出光被照射於1個以上的光檢測元件3_12~3_13，則光照射檢測訊號會被輸出。
可利用錯誤檢測碼是例如巡回碼，BCH碼等 根據碼理論之周知的錯誤檢測電路。光檢測元件3_12~3_13是以對於正反器5_17~5_23之中的3個1個的比例來配置，因此往正反器5_17~5_23之中的4個以上的正反器之光的照射是一定可藉由光檢測元件3_12~3_13來感知。藉由聚集雷射光的攻撃，只在m位元以下的正反器發生故障時，可藉由錯誤判定電路來檢測出，藉由利用更大徑的雷射光之攻撃，在m+1個以上的正反器發生故障時，可藉由光照射檢測電路4來檢測出光被照射。
藉此，對於保護對象的n-m位元來生成m位元的錯誤檢測碼，以保持予以合計後的n位元的資訊之記憶元件作為對象，可進行對於雷射攻撃的保護。
[實施形態4]<電路的二重化+光照射檢測電路>
圖5是表示實施形態4的半導體裝置利用二重化的保護時的構成例的說明圖。
光資料是被寫入現用系之正反器5_24及預備系之正反器5_25，被儲存於現用系之正反器5_24的資料會作為保護對象FF輸出讀出。錯誤檢測電路2是排他性邏輯和閘，在從正反器5_24及正反器5_25讀出的資料不一致時輸出錯誤檢測訊號。
在現用系之正反器5_24與預備系之正反器5_25之間配置有光檢測元件3_14，根據其輸出，藉由光照射檢測電路4來檢測出光照射檢測訊號。
當光被照射於現用系及預備系的正反器5_24 及5_25的一方而資料反轉時，作為錯誤檢測訊號，檢測出攻撃，當光被照射於雙方時，作為光檢測訊號，檢測出攻撃。
圖5為了容易理解，而顯示只以2個的正反器來構成的現用系及預備系的二重化電路，但可擴充成多數位元及邏輯電路也含的多重化。
在多數位元的現用系正反器是具備同位元數的預備系正反器，錯誤判定電路2是比較其2系統而於不一致時輸出錯誤檢測訊號。光檢測元件是分別配置於現用系及預備系的正反器之對應的位元間，將它們全部輸入至光照射檢測電路4，當檢測出光被照射於任一至少1個的光檢測元件時，輸出光照射檢測訊號。在現用系及預備系同時引起同資料反轉之類的光的照射是可藉由光照射檢測電路4來檢測出，只在一方或不對應的正反器發生的資料反轉是可藉由錯誤判定電路2來檢測出。不僅記憶元件的正反器，有關使電路全體二重化時也可同樣適用。
藉此，在採用二重化的保護的電路中，可自同時使錯誤發生於現用系及對應的預備系之類的雷射攻撃加以保護。
[實施形態5]<光檢測元件的配置>
圖6是表示用以檢測出對2個以上的記憶元件(正反器)的光照射之正反器及光檢測元件的配置說明圖。假想將標準單元配置．配線於單元列的設計方法，圖6是表示 標準單元被配置於單元列的佈局者。
(a)是1個的光檢測元件3會彼此鄰接於2個的正反器5之間而配置。一旦光被照射於2個的正反器5，則一定在之間的光檢測元件3也被照射光，因此可檢測出往2個以上的正反器之光照射。如(b)所示般，正反器5與光檢測元件3不須一定要鄰接配置，亦可在之間配置別的邏輯閘等。
另一方面，在單元列配置．配線標準單元的設計工具大多的情況是無簡單地規定單元的配置之方法。該情況，準備：1個的光檢測元件3彼此鄰接於2個的正反器5之間而配置的新的單元，藉此在使用無規定單元的配置之方法的設計工具時，也可容易實現實施形態2~4的正反器與光檢測元件的配置關係。
藉此，可檢測出對於前述n個的記憶元件之中2個以上的記憶元件同時進行的雷射照射。
圖7是表示用以檢測出對4個以上的記憶元件(正反器)的光照射之正反器及光檢測元件的配置說明圖。在各3個2組的正反器5之間鄰接配置1個的光檢測元件3。藉此，對於此6個的正反器之中4個以上的光的照射是一定可藉由光檢測元件3來檢測出。圖7是表示所有的正反器5及光檢測元件3彼此鄰接配置的情況，但亦可與圖6的(b)所示同樣，之間配置邏輯閘等。另一方面，藉由使用彼此鄰接配置的正反器及光檢測元件作為新的單元，即使在使用無規定單元的配置的方法之設計工具時， 還是可容易實現實施形態4的正反器與光檢測元件的配置關係。
藉此，可檢測出對於前述n個的記憶元件之中4個以上的記憶元件同時進行的雷射照射。
圖8是表示為了檢測出對2個以上的記憶元件(正反器)的光照射，而跨越複數的單元列來配置正反器及光檢測元件的變形例的說明圖。圖6是顯示在1個的單元列配置2個的正反器5及光檢測元件3的例子，但即使跨越複數的單元列，只要在2個的正反器5之間配置有光檢測元件3即可。像圖7那樣在由複數的正反器所構成的1組的正反器之間配置1個的光檢測元件時，也可適用同樣的想法。
圖9是表示為了檢測出對2個以上的記憶元件(正反器)的光照射，而傾斜地跨越複數的單元列來配置正反器及光檢測元件的變形例的說明圖。不限於像圖8那樣配列於與單元列正交的方向時。即使是傾斜，只要將檢測元件3配置成連結2個的正反器的直線狀，還是可取得同樣的作用．效果。又，即使正反器為複數，途中夾著其他的邏輯閘等，只要將檢測元件3配置成連結2個的正反器的直線狀，還是可取得同樣的作用．效果。
圖10是為了檢測出對2個以上的記憶元件(正反器)的光照射，而交替地鄰接配置正反器及光檢測元件時的說明圖。
藉此，藉由預先準備一符合可檢測出對於前 述n個的記憶元件之中2個以上的記憶元件同時進行的雷射照射的條件之巨集單元來加以使用，即使對於自動佈局的單元的配置不特別的考慮，還是可進行LSI的佈局設計。
[實施形態6]<CPU的保護>
利用軟體的正常動作檢查是作為故障對策有效，但CPU等處理器本身的誤動作是難利用軟體檢查。
為了使CPU等處理器誤動作，使泛用暫存器、程式計數器(PC；Program Counter)、及儲存分岐的條件之條件碼暫存器(CCR；Condition Code Register)的值變更之故障利用攻撃為有效。相反的藉由硬體保護該等，可提高處理器及藉由處理器而被實行的軟體的動作對於故障利用攻撃的耐性。
圖11是表示進行對處理器的保護的實施形態的說明圖。
CPU等處理器是具備取得部21，解碼部22及命令實行部23。取得部21是讀入被儲存於藉由程式計數器24所指定的位址的命令，在解碼部22解碼，解釋，在命令實行部23實行。命令實行部23之運算處理是根據與泛用暫存器26的輸出入。運算結果的狀態旗標(flag)是被儲存於條件碼暫存器25。命令實行部23是根據被儲存於條件碼暫存器25的狀態旗標來進行分岐或運算處理。
本實施形態是分別在程式計數器24，條件碼 暫存器25及泛用暫存器26具備同位元生成電路7_1、7_2、7_3，將生成後的同位元儲存於記憶元件5_26、5_27、5_28，具備同位元檢查電路8_1、8_2、8_3來檢測出錯誤。光檢測元件3是以插入構成程式計數器24、條件碼暫存器25及泛用暫存器26的記憶元件的每1位元間的形式來配置。藉由光照射檢測電路4_1、4_2、及4_3來檢測出光的照射。泛用暫存器26用的同位元生成電路7_3，儲存生成後的同位元的記憶元件5_28及同位元檢查電路8_3是具備與泛用暫存器的數量同數。
在程式計數器24、條件碼暫存器25及泛用暫存器26的任一產生的1位元的錯誤是可藉由同位元檢查電路8_1~8_3來檢測出。對使產生2位元以上的錯誤的2個以上的記憶元件之光的照射是可藉由光照射檢測電路4_1~4_3來檢測出。
藉由保護程式計數器24及條件碼暫存器25的一方或雙方，可自藉由雷射照射所引起之程式的異常的分岐來保護LSI。並且，藉由保護泛用暫存器26，可自藉由雷射照射所引起之程式的異常的運算處理來保護LSI。
圖11所示的例子是顯示藉由同位元檢查電路8_1~8_3來檢測出1位元錯誤，藉由光照射檢測電路4_1~4_3來檢測出往2個以上的記憶元件之光照射，藉此保護CPU20的例子。亦可取而代之，組合2位元以上的任意的m位元的錯誤檢測電路及可檢測出對m+1個的記憶元件的光照射之光照射檢測電路來構成。並且，以程式計 數器24、條件碼暫存器25及泛用暫存器26的任一作為保護對象，皆可發揮保護的效果。另一方面，只要擴大保護對象至程式計數器24、條件碼暫存器25及泛用暫存器26的全部甚至其他的記憶元件，便可提升對攻撃的耐性。
[實施形態7]<測得攻撃時的處理>
錯誤判定電路2之錯誤檢測及光照射檢測電路4之光照射檢測是任一方皆被檢測出時，可判斷成受到故障利用攻撃。當判斷成受到故障利用攻撃時，為了維護所保持的機密資訊，可進行各種的處理。
圖12是在進行對處理器的保護的實施形態中，測得攻撃時重置處理器的實施形態的說明圖。從重置端子RESET輸入的通常的重置訊號是經由重置控制器28來供給至CPU20，周邊模組例如計時器29，或記憶體30。在重置控制器28輸入錯誤判定電路2的錯誤判定輸出det1及光照射檢測電路4的光照射檢測輸出det0。除了通常的重置外，當受到故障利用攻撃時也以CPU20為首重置LSI全體。
藉此，當測得藉由雷射照射來攻撃時，處理器會被重置，可保護LSI所保持的機密資訊。
當檢測出受到故障利用攻撃時，可取代重置，對CPU20產生中斷，藉由軟體處理來消去被保持於記憶體上的機密資訊。
藉此，當測得藉由雷射照射來攻撃時，被儲 存於記憶體上的機密資訊會被消去，可保護LSI所保持的機密資訊。
在LSI設置對CPU等供給電源的電源電路，當檢測出受到故障利用攻撃時，可遮斷對CPU等的電源供給。
藉此，測得藉由雷射照射來攻撃時，電源會被遮斷，可保護被保持於LSI的機密資訊。
該等是亦可分別獨立使用或組合使用。當需要比較迅速地保護時，重置或電源遮斷為有效，但時間上寬裕時，藉由CPU之記憶體上的機密資訊的消去最確實。當CPU本身被攻撃時，由於藉由CPU之記憶體上的機密資訊的消去等利用軟體的處理困難，所以重置或電源遮斷為有效。
以上根據實施形態來具體說明本發明者的發明，但本發明並非限於此，當然可在不脫離其要旨的範圍中實施各種的變更。
1‧‧‧攻撃檢測電路
2‧‧‧錯誤判定電路
3_1~3_4‧‧‧光檢測元件
4‧‧‧光照射檢測電路
5_1~5_6‧‧‧記憶元件
6‧‧‧邏輯電路
10‧‧‧半導體積體電路(LSI)
51~54‧‧‧光照射的最小檢測對象領域

Claims (13)

  1. 一種半導體積體電路，係具備邏輯電路，該邏輯電路係包含：分別可記憶1位元的資訊之n個(n為正的整數)的記憶元件，及攻撃檢測電路，其特徵為：前述攻撃檢測電路係具備：錯誤判定電路，其係可利用邏輯運算來檢測出被儲存於前述n個的記憶元件的值在n位元的碼發生k位元(k為正的整數)以下的錯誤；及光照射檢測電路，其係具有光檢測元件，可檢測出光被照射於前述n個的記憶元件之中的k+1個以上，當檢測出前述錯誤判定電路之前述錯誤的檢測及前述光照射檢測電路之前述光照射的檢測的任一方時，判定前述邏輯電路自外部受到攻撃。
  2. 如申請專利範圍第1項之半導體積體電路，其中，前述n個的記憶元件係包含可儲存m位元的錯誤檢測碼之m個的記憶元件，前述錯誤判定電路係包含：錯誤檢測碼生成電路，其係由前述n個的記憶元件之中的n-m個來生成錯誤檢測碼；及檢查電路，其係可檢測前述n個的記憶元件之錯誤的發生。
  3. 如申請專利範圍第2項之半導體積體電路，其中，前述n個的記憶元件係包含可儲存1位元的同位元碼之1個的記憶元件，前述光照射檢測電路係具備n-1個的光檢 測元件，前述錯誤判定電路係包含：同位元碼生成電路，其係由前述n個的記憶元件之中的n-1個來生成前述同位元碼；及同位元檢查電路，其係可檢測出前述n個的記憶元件之錯誤的發生，前述光照射檢測電路係檢測出光被照射於前述n-1個的光檢測元件的至少1個時，檢測出發生檢測出光被照射於前述n個的記憶元件之中的2個以上的錯誤。
  4. 如申請專利範圍第1項之半導體積體電路，其中，前述n個的記憶元件係包含：現用系邏輯電路的輸出之m個的現用系記憶元件，及對於前述現用系二重化的預備系邏輯電路的輸出之m個的預備系記憶元件，前述錯誤判定電路係於前述現用系記憶元件的輸出與對應的前述預備系記憶元件的輸出不一致時，檢測出發生錯誤，前述現用系記憶元件及對應的前述預備系記憶元件係對應的2個的記憶元件的組合會分別夾著至少1個的前述光檢測元件來配置。
  5. 如申請專利範圍第3項之半導體積體電路，其中，由前述n個的記憶元件來任意選擇的2個的記憶元件係任一2個的記憶元件的組合也一定夾著至少1個的前述光檢測元件來配置。
  6. 如申請專利範圍第5項之半導體積體電路，其中，前述n-1個的前述光檢測元件及前述n個的記憶元件係於 單一的單元列彼此鄰接而各1個交替後配置。
  7. 如申請專利範圍第1項之半導體積體電路，其中，前述邏輯電路為處理器，前述n個的記憶元件係包含前述處理器的程式計數器。
  8. 如申請專利範圍第1項之半導體積體電路，其中，前述邏輯電路為處理器，前述n個的記憶元件係包含前述處理器在實行條件分岐命令時賦予參照的條件之暫存器。
  9. 如申請專利範圍第1項之半導體積體電路，其中，前述邏輯電路為處理器，前述n個的記憶元件係包含前述處理器的泛用暫存器。
  10. 如申請專利範圍第1項之半導體積體電路，其中，前述邏輯電路為處理器，前述攻撃檢測電路的輸出會被輸入至前述處理器的重置端子。
  11. 如申請專利範圍第1項之半導體積體電路，其中，前述邏輯電路為具備記憶體的處理器，前述攻撃檢測電路可使中斷產生於前述處理器，在檢測出前述攻撃時，前述處理器係消去被儲存於前述記憶體的資訊。
  12. 如申請專利範圍第1項之半導體積體電路，其中，更具備電源電路，其係具有可控制往前述邏輯電路的電源供給之電源控制端子，前述攻撃檢測電路的輸出係被連接至前述電源電路的前述電源控制端子，在檢測出前述攻撃時，遮斷往前述邏輯電路的電源供給。
  13. 一種半導體積體電路，係具備邏輯電路，該邏輯電路係包含：分別可記憶1位元的資訊之n個(n為正的整數)的記憶元件，及攻撃檢測電路，其特徵為：前述攻撃檢測電路係具備：錯誤判定電路，及具有光檢測元件的光照射檢測電路，前述錯誤判定電路係可利用邏輯運算來檢測出被儲存於前述n個的記憶元件的值在n位元的碼發生k位元(k為正的整數)以下的錯誤，以在內側不持凸的周之最小的閉曲線來包圍前述n個的記憶元件之中的任意的k+1個的複數的領域係分別在前述領域內配置有至少1個的前述光檢測元件，當前述光照射檢測電路檢測出光被照射於前述光檢測元件的至少1個時，檢測出光照射至前述n個的記憶元件之中的k+1個以上，在檢測出前述錯誤判定電路之前述錯誤的檢測及前述光照射檢測電路之前述光照射的檢測的任一時，判定前述邏輯電路自外部受到攻撃。
TW102132417A 2012-09-20 2013-09-09 半導體積體電路 TWI587173B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012206965A JP5954872B2 (ja) 2012-09-20 2012-09-20 半導体集積回路

Publications (2)

Publication Number Publication Date
TW201432489A true TW201432489A (zh) 2014-08-16
TWI587173B TWI587173B (zh) 2017-06-11

Family

ID=50273838

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102132417A TWI587173B (zh) 2012-09-20 2013-09-09 半導體積體電路

Country Status (4)

Country Link
US (4) US8912815B2 (zh)
JP (1) JP5954872B2 (zh)
CN (1) CN103679011B (zh)
TW (1) TWI587173B (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5954872B2 (ja) * 2012-09-20 2016-07-20 ルネサスエレクトロニクス株式会社 半導体集積回路
US10131042B2 (en) 2013-10-21 2018-11-20 Milwaukee Electric Tool Corporation Adapter for power tool devices
CN105095002A (zh) * 2014-05-09 2015-11-25 国民技术股份有限公司 一种基于芯片的安全检测方法和系统
US9306573B2 (en) * 2014-07-21 2016-04-05 Microsemi SoC Corporation Apparatus and method for detecting and preventing laser interrogation of an FPGA integrated circuit
KR102341264B1 (ko) 2015-02-02 2021-12-20 삼성전자주식회사 래치를 이용한 레이저 검출기 및 이를 포함하는 반도체 장치
US9929858B2 (en) 2015-09-21 2018-03-27 Nxp B.V. Method and system for detecting fault attacks
CN105184194A (zh) * 2015-10-13 2015-12-23 天津大学 在集成电路中探测光故障注入攻击的结构及其探测方法
CN105391542B (zh) * 2015-10-22 2019-01-18 天津大学 用于集成电路检测电磁故障注入攻击探测方法及探测器
CN106855932B (zh) * 2015-12-08 2021-03-02 国民技术股份有限公司 一种存储系统及其故障防御方法、装置
US10547461B2 (en) 2017-03-07 2020-01-28 Nxp B.V. Method and apparatus for binding stacked die using a physically unclonable function
FR3070092A1 (fr) * 2017-08-11 2019-02-15 Stmicroelectronics (Rousset) Sas Protection d'un circuit integre
US11518428B2 (en) 2018-08-30 2022-12-06 Nsk Americas, Inc. Steering column breakaway and energy absorption apparatus
WO2021253254A1 (zh) * 2020-06-17 2021-12-23 深圳市欢太科技有限公司 芯片、芯片封装结构以及电子设备

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU741076B2 (en) * 1996-12-12 2001-11-22 Prolume, Ltd. Apparatus and method for detecting and identifying infectious agents
DE10044837C1 (de) * 2000-09-11 2001-09-13 Infineon Technologies Ag Schaltungsanordnung und Verfahren zum Detektieren eines unerwünschten Angriffs auf eine integrierte Schaltung
JP5187860B2 (ja) 2002-12-13 2013-04-24 ルネサスエレクトロニクス株式会社 半導体集積回路
JP4497874B2 (ja) * 2002-12-13 2010-07-07 株式会社ルネサステクノロジ 半導体集積回路及びｉｃカード
US7197669B2 (en) * 2003-07-30 2007-03-27 Via Technologies, Inc. Method and circuit for command integrity checking (CIC) in a graphics controller
US7170143B2 (en) * 2003-10-20 2007-01-30 Hamamatsu Photonics K.K. Semiconductor photo-detection device and radiation apparatus
US7398449B1 (en) * 2004-06-16 2008-07-08 Azul Systems, Inc. Encoding 64-bit data nibble error correct and cyclic-redundancy code (CRC) address error detect for use on a 76-bit memory module
JP2008198700A (ja) * 2007-02-09 2008-08-28 Renesas Technology Corp 半導体集積回路装置
JP4160625B1 (ja) * 2007-04-04 2008-10-01 シャープ株式会社 誤り検出制御システム
JP5050893B2 (ja) 2008-02-08 2012-10-17 大日本印刷株式会社 Ｉｃカードへの攻撃検知方法、ｉｃカードおよびｉｃカード用プログラム
JP2009289104A (ja) 2008-05-30 2009-12-10 Dainippon Printing Co Ltd 故障攻撃を検知する機能を備えたセキュリティデバイス
US8604521B2 (en) * 2008-08-21 2013-12-10 United Microelectronics Corp. Optically controlled read only memory
FR2946787A1 (fr) * 2009-06-16 2010-12-17 St Microelectronics Rousset Procede de detection d'une attaque par injection de faute d'un dispositif de memoire, et dispositif de memoire correspondant
JP5519308B2 (ja) 2010-02-05 2014-06-11 ルネサスエレクトロニクス株式会社 半導体集積回路及びデータ処理システム
JP5954872B2 (ja) * 2012-09-20 2016-07-20 ルネサスエレクトロニクス株式会社 半導体集積回路

Also Published As

Publication number Publication date
US20170262331A1 (en) 2017-09-14
US9904590B2 (en) 2018-02-27
US8912815B2 (en) 2014-12-16
TWI587173B (zh) 2017-06-11
JP2014063272A (ja) 2014-04-10
US20150089676A1 (en) 2015-03-26
US9275256B2 (en) 2016-03-01
US20160162708A1 (en) 2016-06-09
CN103679011A (zh) 2014-03-26
US20140077835A1 (en) 2014-03-20
JP5954872B2 (ja) 2016-07-20
CN103679011B (zh) 2018-06-22
US9679164B2 (en) 2017-06-13

Similar Documents

Publication Publication Date Title
TWI587173B (zh) 半導體積體電路
Cojocar et al. Exploiting correcting codes: On the effectiveness of ecc memory against rowhammer attacks
US8095759B2 (en) Error management firewall in a multiprocessor computer
US9116844B2 (en) Data processing apparatus and method for analysing transient faults occurring within storage elements of the data processing apparatus
Patel et al. Bit-exact ECC recovery (BEER): Determining DRAM on-die ECC functions by exploiting DRAM data retention characteristics
US9535784B2 (en) Self monitoring and self repairing ECC
US8448042B2 (en) Data processing device and a method for error detection and error correction
CN106708655A (zh) 基于二维纠错码的内存加固方法及电路
ES2340720T3 (es) Sistema de tratamiento de datos redundante de alta velocidad.
US10270471B2 (en) Memory system having ECC self-checking function and associated method
US9201727B2 (en) Error protection for a data bus
KR102271054B1 (ko) 저장 데이터 값의 에러 검출
Andjelkovic et al. A review of particle detectors for space-borne self-adaptive fault-tolerant systems
Choudhury et al. Patron: A pragmatic approach for encoding laser fault injection resistant fsms
Lee et al. Evaluation of error detection coverage and fault-tolerance of digital plant protection system in nuclear power plants
US11132483B2 (en) Method and arrangement for forming an electronic circuit
Zhou et al. Designing scrubbing strategy for memories suffering MCUs through the selection of optimal interleaving distance
Maestro et al. Error correction coding for electronic circuits
Pradeepa et al. ANALYSIS OF FAULTS IN AN NBit SELF CHECKING REGISTER
Bacha Harnessing On-chip Error Correction for Energy Efficiency and Security
Raina Is the concern for soft-error overblown?
JP2010191512A (ja) 半導体集積回路
Sahana et al. Application of Error Detection and Correction Techniques to Self-Checking VLSI Systems: An Overview
Hayashi et al. Effective Layout Design for Laser Fault Sensor on FPGA
Ando Microprocessor architecture for yield enhancement and reliable operation

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees