JP5050893B2 - Icカードへの攻撃検知方法、icカードおよびicカード用プログラム - Google Patents

Icカードへの攻撃検知方法、icカードおよびicカード用プログラム Download PDF

Info

Publication number
JP5050893B2
JP5050893B2 JP2008028734A JP2008028734A JP5050893B2 JP 5050893 B2 JP5050893 B2 JP 5050893B2 JP 2008028734 A JP2008028734 A JP 2008028734A JP 2008028734 A JP2008028734 A JP 2008028734A JP 5050893 B2 JP5050893 B2 JP 5050893B2
Authority
JP
Japan
Prior art keywords
instruction
card
operand
stored
error detection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008028734A
Other languages
English (en)
Other versions
JP2009187438A (ja
Inventor
隆志 岡崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Priority to JP2008028734A priority Critical patent/JP5050893B2/ja
Publication of JP2009187438A publication Critical patent/JP2009187438A/ja
Application granted granted Critical
Publication of JP5050893B2 publication Critical patent/JP5050893B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Storage Device Security (AREA)

Description

本発明は、半導体集積回路(ICチップ)が実装されたICカードに関し、ICカードに実装された半導体集積回路に対する攻撃を検知するための技術に関する。
近年、半導体集積回路(ICチップ)が実装されたICカードに対する様々な攻撃方法が公開され、この攻撃方法の一つにDFA攻撃(DFA: Differential Fault Analysis)がある。
DFA攻撃は、ICチップが動作するときに発生する電磁波やICチップの消費電流などのサイドチャネルを観察することで、ICカードに記憶された機密データ(例えば、暗号鍵)を解読するサイドチャネル攻撃(例えば、DPA: Dynamic Power Analysis)とは異なり、DFA攻撃では、ICチップに入力するクロック周波数や電圧を一時的に変動させるなどして、故意的にICカードに誤動作を生じさせ、正常時と誤動作時の出力の違いから、ICカードに記憶された機密データを解読する攻撃方法である。
故意的にICカードに誤動作を生じさせるDFA攻撃への対策として、特許文献1では、データ変換処理(例えば、暗号処理)の誤動作を検出する誤動作検出部を備え、誤動作検出部の検出結果に応じて所定の制御信号を出力するタンパーフリー装置(例えば、ICカード)が開示されている。
特開平10−154976号公報
しかしながら、NDFA攻撃(Non-Differential Fault Analysis)のように、レーザ光などがICチップのシリコン上に照射されるなどして、ICチップ上の揮発性メモリのデータが変更されると、意図しない命令が実行され、その後の処理によっては、ICカードに記憶された機密データが漏洩してしまう可能性があるが、特許文献1で開示されているような、暗号鍵の漏洩防止を目的としたDFA対策では、このような脅威に対処することができなかった。
そこで、本発明は、レーザ光などがICチップのシリコン上に照射されるなどして、ICチップ上の揮発性メモリのデータが変更されて、意図しない命令が実行されたしても、意図しない命令が実行されたことを検知することのできるICカードへの攻撃検知方法、ICカードおよびICカード用プログラムを提供することを目的とする。
上述した課題を解決する第1の発明は、電気的に書換え可能な不揮発性メモリを備えたICチップが実装されたICカードが、前記不揮発性メモリにアプリケーションをロードするとき、前記不揮発性メモリにロードする前記アプリケーションに含まれる命令ごとに、対象先までのオフセットをオペランドにもつ前記命令であるか確認し、対象先までのオフセットをオペランドにもつ前記命令でなければ、オペランドの値を変更せず、対象先までのオフセットをオペランドにもつ前記命令であれば、対象先までに記述されている前記命令の数に基づいてオペランドの値を変更した後、所定のアルゴリズムに従い、オペレーションコードとオペランドの組み合わせから成る前記命令の第1のエラー検出コードを算出し、前記第1のエラー検出コードを付加して前記命令を前記不揮発性メモリに記憶し、前記ICカードが、前記不揮発性メモリに記憶している前記命令を実行するとき、前記命令を前記不揮発性メモリから読取り、前記ICチップの揮発性メモリに格納して前記命令を処理した後に、前記揮発性メモリに格納した前記命令から演算される第2のエラー検出コードと、前記揮発性メモリに格納した前記命令に付加されて前記不揮発性メモリに記憶されている前記第1のエラー検出コードとを照合することで、前記ICカードに対する攻撃を検知することを特徴とするICカードへの攻撃検知方法である。
更に、第の発明は、電気的に書換え可能な不揮発性メモリを備えたICカードであって、前記不揮発性メモリにロードするアプリケーションに含まれる命令ごとに、対象先までのオフセットをオペランドにもつ前記命令であるか確認し、対象先までのオフセットをオペランドにもつ前記命令でなければ、オペランドの値を変更せず、対象先までのオフセットをオペランドにもつ前記命令であれば、対象先までに記述されている前記命令の数に基づいてオペランドの値を変更した後、所定のアルゴリズムに従い、オペレーションコードとオペランドの組み合わせから成る前記命令の第1のエラー検出コードを算出し、前記第1のエラー検出コードを付加して前記命令を前記不揮発性メモリに書き込むアプリケーションロード手段と、前記命令を前記不揮発性メモリから読取り、前記ICチップの揮発性メモリに格納して前記命令を処理した後に、前記揮発性メモリに格納した前記命令から演算される第2のエラー検出コードと、前記揮発性メモリに格納した前記命令に付加されて前記不揮発性メモリに記憶されている前記第1のエラー検出コードとを照合することで、前記ICカードに対する攻撃を検知する攻撃検知手段を備えていることを特徴とするICカードである。
更に、第の発明は、電気的に書換え可能な不揮発性メモリにロードするアプリケーションに含まれる命令ごとに、対象先までのオフセットをオペランドにもつ前記命令であるか確認し、対象先までのオフセットをオペランドにもつ前記命令でなければ、オペランドの値を変更せず、対象先までのオフセットをオペランドにもつ前記命令であれば、対象先までに記述されている前記命令の数に基づいてオペランドの値を変更した後、所定のアルゴリズムに従い、オペレーションコードとオペランドの組み合わせから成る前記命令の第1のエラー検出コードを算出し、前記第1のエラー検出コードを付加して前記命令を前記不揮発性メモリに書き込むアプリケーションロード手段と、前記命令を前記不揮発性メモリから読取り、前記ICチップの揮発性メモリに格納して前記命令を処理した後に、前記揮発性メモリに格納した前記命令から演算される第2のエラー検出コードと、前記揮発性メモリに格納した前記命令に付加されて前記不揮発性メモリに記憶されている前記第1のエラー検出コードとを照合することで、前記ICカードに対する攻撃を検知する攻撃検知手段として、ICカードを機能させるためのICカード用プログラムである。
上述した本発明によれば、命令から算出されるエラー検出コードを付加して、命令を不揮発性メモリに記憶させることで、ICチップのシリコン上の回路である揮発性メモリ(例えば、CPUのレジスタ)に、レーザ光などによりに操作が加えられ、命令を誤動作させられたとしても、不揮発性メモリに記憶されたエラー検出コードを利用することで、揮発性メモリに格納された命令が破壊されているか検知することが可能になる。
ここから、本発明に係るICカードへの攻撃検知方法、ICカードおよびICカードに実装されるICカード用プログラムについて、図を参照しながら詳細に説明する。
図1は、本実施形態に係るICカード1の外観を示した図で、図1に示したように、ICカード1は、キャッシュカードやクレジットカードと同じ大きさのプラスチック製カードで、ICカード1には、ICチップ2がモールドされたICモジュール2aが実装されている。
図1においては、ICカード1を接触ICカードとして図示しているが、ICカード1は、無線でデータ通信する非接触ICカード、または、接触データ通信と非接触データ通信の2つの通信機能を備えたデュアルインターフェースICカードであってもよい。
加えて、ICカード1の形状は問わず、ICカード1はキャッシュカードと同じ形状でなく、ICモジュール2aの近辺を短冊状に切り取った形状をしているSIM(Subscriber Identity Module)或いはUIM(Universal Subscriber Identity Module)であってもよい。
図2は、ICカード1に実装されるICチップ2の回路ブロック図である。図2に図示したように、ICチップ2には、演算機能およびICチップが具備するデバイスを制御する機能を備えた中央演算装置20(CPU:Central Processing Unit)、揮発性メモリとしてランダムアクセスメモリ21(RAM:Random Access Memory)、読み出し専用の不揮発性メモリ23(ROM:Read Only Memory、)、電気的に書換え可能な不揮発性メモリであるEEPROM22(EEPROM:Electrically Erasable Programmable Read-Only Memoryの略)およびターミナル(図示していない)とデータ通信するためのUART24に加え、DESの暗号化/復号演算する機能を備えたDESコプロセッサ25などが、BUS26に接続されている。
図3は、ICカード1のソフトウェアブロック図である。ICチップ2のROM23には、JAVA(登録商標)やMULTOS(登録商標)などのプラットフォーム型OS4(OS: Operating System)が実装され、EEPROM22には、プラットフォーム型OS4上で動作するアプリケーション3が実装される。
図4は、EEPROM22に実装されるアプリケーション3の構造を説明する図である。アプリケーション3は、ICチップ2のCPU20に特定の処理を実行させるための命令30が列挙される命令部3aと、命令30で処理されるデータオブジェクト31が記憶されるデータ部3bとから構成される。
更に、命令部3aに列挙される命令30は、プラットフォーム型OS4によって解釈されるバイトコードで記述されたオペレーションコード300(以下、「オペコード」と記す。)と、命令30の引数となるオペランド301とからなり、命令30によってはオペランド301を必要しない。
アプリケーション3の命令部3aに記憶された命令30は、アプリケーション3が処理されるとき、プラットフォーム型OS4によって読取られ、CPU20のレジスタに格納される。
プラットフォーム型OS4は、命令30に対応した処理を実行するための処理関数を、命令30のオペコード300に関連付けて記憶し、CPU20のレジスタに格納した命令30のオペコード300に対応する処理関数を呼び出し、読み出した命令30に対応する処理を実行する。
CPU20のレジスタに命令30を格納した後に、CPU20のレジスタにレーザ光が照射されると、CPUのレジスタに格納された命令30の幾つかのビットが変更され、ICカード1が誤動作してしまい、データ部3bに記憶されているデータオブジェクト31の内容が漏洩したり、ICカード1が不正に利用されてしまう可能性がある。
そこで、本実施形態に係るICカード1のプラットフォーム型OSには、CPU20のレジスタに記憶された命令30の破壊を検知する手段として機能する命令実行プログラム40と、命令実行プログラム40が、CPU20のレジスタに記憶された命令30の破壊を検知できる形式で、アプリケーション3をEEPROM22に書き込むアプリケーションロードプログラムが実装されている。
CPU20のレジスタに記憶された命令30の破壊を検知する方法としては、様々な方法が考えられるが、本発明では、プラットフォーム型OS4のアプリケーションロードプログラム41が、オペコード300とオペランド301の組み合わせである命令30に、命令30の破壊を検出するためのエラー検出コード(EDC: Error Detecting Code)を付加して、アプリケーション3をEEPROM22に記憶しておき、命令実行プログラム40は、実行する命令30をEEPROM22から読み込み、CPU20のレジスタに格納し、格納した命令30を処理した後、CPU20のレジスタに格納した命令30から演算されるEDCと、EEPROM22から読出した命令30に付与されているEDCを照合することで、CPU20のレジスタに格納した命令30の破壊を検知することができる。
ここから、アプリケーションロードプログラム41が、アプリケーション3をICカード1のEEPROM22にロードする手順について説明する。図5は、アプリケーション3をICカード1にロードするときに実行される手順を示したフロー図で、図6は、ロード前後のアプリケーション3を説明する図である。
アプリケーション3をEEPROM22にロードするためのコマンドAPDUをICカード1が受信すると、プラットフォーム型OS4に備えられたアプリケーションロードプログラム41が起動し、アプリケーションロードプログラム41は、分割されて送信されるアプリケーション3をEEPROM22に書き込む処理を実行開始する(S1)。
アプリケーションロードプログラム41は、アプリケーション3をEEPROM22にロードするとき、プラットフォーム型OS4の処理関数に対応しているオペコード300を参照することで、ICカード1が受信したアプリケーション3に含まれる命令30を識別する(S2)。
ここで、アプリケーション3に含まれる命令30を識別するのは、対象先までのオフセットをオペランド301にもつ命令30に関しては、命令30間にEDCが挿入されることで、対象先までのオフセットが変更されるため、対象先までに記述されている命令30を考慮して、オペランド301の値を変更することが必要になるためである。
アプリケーション3に含まれる命令30を識別すると、アプリケーションロードプログラム41は、特定した命令30のオペコード300を参照し、対象先までのオフセットをオペランド301にもつ命令30であるか確認し(S3)、対象先までのオフセットをオペランド301にもつ命令30であれば、対象先までに記述されている命令30の数に基づいて、オペランド301の値を変更し(S4)、対象先までのオフセットをオペランド301にもつ命令30でなければ、オペランド301の値を変更しない。
次に、アプリケーションロードプログラム41は、所定のアルゴリズムに従い、識別した命令30のオペコード300およびオペランド301からEDCを算出する(S5)。なお、オペランド301の値が変更されているときは、変更されたオペランド301の値を用いて命令30のEDCは算出される。
アプリケーションロードプログラム41は、命令30のEDCを算出すると、EDCを付加した命令30をEEPROM22に書き込み(S6)、アプリケーション3すべてをEEPROM22に書き込んだか確認し(S7)、アプリケーション3すべてをEEPROM22に書き込んだときはこの手順を終了し、アプリケーション3すべてをEEPROM22に書き込んでいないときは、S2に戻り、アプリケーション3に含まれ、次に記述されている命令30を識別する処理を実行する。
図6は、ロード前後のアプリケーション3を説明する図で、図6(a)は、EEPROM22にロードされる前のアプリケーション3を説明する図で、図6(b)は、EEPROM22にロードされた後のアプリケーション3を説明する図である。
図6(a)で図示したロード前のアプリケーション3には、命令30として命令A、命令B、命令Cおよび命令Dが少なくとも含まれ、図6(a)に図示したように、ICカード1にロードされる前のアプリケーション3は、アプリケーション3の命令30それぞれにEDCが付加されていない状態である。
図5の手順が実行され、アプリケーション3がICカード1にロードされると、図6(b)に図示したように、EEPROM22にロードされたアプリケーション3は、アプリケーション3の命令30それぞれに、命令30から演算されるEDCが付加された状態である。図6(b)では、命令Aには、命令Aから演算されるEDC_Aが付加され、同様に、命令BにはEDC_Bが、命令CにはEDC_Cが、命令DにはEDC_Dがそれぞれ付加されている。
図6で図示している命令Bは、条件付きのJUMP命令で、命令BのオペランドB1には、ジャンプ先(ここでは、命令D)のアドレスまでのオフセット(ここでは、3)が記述される。図6(a)で図示しているように、ジャンプ先となる命令Dまでのオフセット間には、命令B自身と命令Cが含まれているため、命令30にEDCを付加した後のオフセットは+2されなければならず、図6(b)で図しているように、EEPROM22に命令Bが記憶された後のオペランドB1は、「3」に+2されて「5」に変更されている。
ここから、ICカード1に対する攻撃を検知するときの手順について説明する。図7は、ICカード1に対する攻撃を検知するときに実行される手順を示したフロー図である。
EEPROM22に記憶されたアプリケーション3に含まれる命令30を実行するとき、プラットフォーム型OS4の命令実行プログラム40は、実行する命令30のオペコード300とオペランド301をEEPROM22から読取り、読取った命令30をCPU20のレジスタに格納する(S10)。
プラットフォーム型OS4の命令実行プログラム40は、読取った命令30をCPU20のレジスタに格納すると、プラットフォーム型4に備えられている処理関数の中から、CPU20のレジスタに格納した命令30のオペコード300に対応する処理関数を検索する(S11)。
プラットフォーム型OS4の命令実行プログラム40は、CPU20のレジスタに格納した命令30のオペコード300に対応した処理関数が検索できたか確認し(S12)、処理関数が検索できなければ、不正な攻撃がCPU20のレジスタにあったと判断し、ICカード1の動作を停止させ、この手順を終了する。
また、プラットフォーム型OS4の命令実行プログラム40は、CPU20のレジスタに格納した命令30のオペコード300に対応した処理関数を検索できたときは、検索した処理関数を実行することで、CPU20のレジスタに格納した命令30を実行する(S13)。
プラットフォーム型OS4の命令実行プログラム40は、CPU20のレジスタに格納した命令30を実行した後、CPU20のレジスタに格納した命令30のオペコード300とオペランド301からEDCを算出し、CPU20のレジスタに格納した命令30に付加されてEEPROM22に記憶されているEDCと、算出したEDCを照合し(S15)、EDCの照合に成功した場合は、EEPROM22から次に実行する命令30を読み込み、図6の手順を実行する。
また、EDCの照合に失敗した場合は、ICカード1に対して不正な攻撃があったと、命令実行プログラム40は判断し、ICカード1の動作を停止させる。
本実施形態に係るICカード1の外観を示した図。 ICカード1に実装されるICチップ2の回路ブロック図。 ICカード1のソフトウェアブロック図。 アプリケーションの構造を説明する図。 アプリケーションをロードするときに実行される手順を示したフロー図。 ロード前後のアプリケーションを説明する図。 ICカードに対する攻撃を検知するときに実行される手順を示したフロー図。
符号の説明
1 ICカード
2 ICチップ
21 RAM
22 EEPROM
23 ROM
3 アプリケーション
30 命令
300 命令のオペレーションコード(オペコード)
301 命令のオペランド
4 プラットフォーム型OS
40 命令実行プログラム
41 アプリケーションロードプログラム

Claims (3)

  1. 電気的に書換え可能な不揮発性メモリを備えたICチップが実装されたICカードが、前記不揮発性メモリにアプリケーションをロードするとき、前記不揮発性メモリにロードする前記アプリケーションに含まれる命令ごとに、対象先までのオフセットをオペランドにもつ前記命令であるか確認し、対象先までのオフセットをオペランドにもつ前記命令でなければ、オペランドの値を変更せず、対象先までのオフセットをオペランドにもつ前記命令であれば、対象先までに記述されている前記命令の数に基づいてオペランドの値を変更した後、所定のアルゴリズムに従い、オペレーションコードとオペランドの組み合わせから成る前記命令の第1のエラー検出コードを算出し、前記第1のエラー検出コードを付加して前記命令を前記不揮発性メモリに記憶し、
    前記ICカードが、前記不揮発性メモリに記憶している前記命令を実行するとき、前記命令を前記不揮発性メモリから読取り、前記ICチップの揮発性メモリに格納して前記命令を処理した後に、前記揮発性メモリに格納した前記命令から演算される第2のエラー検出コードと、前記揮発性メモリに格納した前記命令に付加されて前記不揮発性メモリに記憶されている前記第1のエラー検出コードとを照合することで、
    前記ICカードに対する攻撃を検知することを特徴とするICカードへの攻撃検知方法。
  2. 電気的に書換え可能な不揮発性メモリを備えたICカードであって、
    前記不揮発性メモリにロードするアプリケーションに含まれる命令ごとに、対象先までのオフセットをオペランドにもつ前記命令であるか確認し、対象先までのオフセットをオペランドにもつ前記命令でなければ、オペランドの値を変更せず、対象先までのオフセットをオペランドにもつ前記命令であれば、対象先までに記述されている前記命令の数に基づいてオペランドの値を変更した後、所定のアルゴリズムに従い、オペレーションコードとオペランドの組み合わせから成る前記命令の第1のエラー検出コードを算出し、前記第1のエラー検出コードを付加して前記命令を前記不揮発性メモリに書き込むアプリケーションロード手段と、
    前記命令を前記不揮発性メモリから読取り、前記ICチップの揮発性メモリに格納して前記命令を処理した後に、前記揮発性メモリに格納した前記命令から演算される第2のエラー検出コードと、前記揮発性メモリに格納した前記命令に付加されて前記不揮発性メモリに記憶されている前記第1のエラー検出コードとを照合することで、前記ICカードに対する攻撃を検知する攻撃検知手段を備えていることを特徴とするICカード。
  3. 電気的に書換え可能な不揮発性メモリにロードするアプリケーションに含まれる命令ごとに、対象先までのオフセットをオペランドにもつ前記命令であるか確認し、対象先までのオフセットをオペランドにもつ前記命令でなければ、オペランドの値を変更せず、対象先までのオフセットをオペランドにもつ前記命令であれば、対象先までに記述されている前記命令の数に基づいてオペランドの値を変更した後、所定のアルゴリズムに従い、オペレーションコードとオペランドの組み合わせから成る前記命令の第1のエラー検出コードを算出し、前記第1のエラー検出コードを付加して前記命令を前記不揮発性メモリに書き込むアプリケーションロード手段と、前記命令を前記不揮発性メモリから読取り、前記ICチップの揮発性メモリに格納して前記命令を処理した後に、前記揮発性メモリに格納した前記命令から演算される第2のエラー検出コードと、前記揮発性メモリに格納した前記命令に付加されて前記不揮発性メモリに記憶されている前記第1のエラー検出コードとを照合することで、前記ICカードに対する攻撃を検知する攻撃検知手段として、ICカードを機能させるためのICカード用プログラム。
JP2008028734A 2008-02-08 2008-02-08 Icカードへの攻撃検知方法、icカードおよびicカード用プログラム Expired - Fee Related JP5050893B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008028734A JP5050893B2 (ja) 2008-02-08 2008-02-08 Icカードへの攻撃検知方法、icカードおよびicカード用プログラム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008028734A JP5050893B2 (ja) 2008-02-08 2008-02-08 Icカードへの攻撃検知方法、icカードおよびicカード用プログラム

Publications (2)

Publication Number Publication Date
JP2009187438A JP2009187438A (ja) 2009-08-20
JP5050893B2 true JP5050893B2 (ja) 2012-10-17

Family

ID=41070585

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008028734A Expired - Fee Related JP5050893B2 (ja) 2008-02-08 2008-02-08 Icカードへの攻撃検知方法、icカードおよびicカード用プログラム

Country Status (1)

Country Link
JP (1) JP5050893B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5200664B2 (ja) * 2008-05-28 2013-06-05 大日本印刷株式会社 メモリの内容を改竄する故障攻撃の検知方法、セキュリティデバイス及びコンピュータプログラム
JP5200686B2 (ja) * 2008-06-18 2013-06-05 大日本印刷株式会社 情報処理装置、正常処理判別方法、及び情報処理プログラム
JP5954872B2 (ja) 2012-09-20 2016-07-20 ルネサスエレクトロニクス株式会社 半導体集積回路
US11783026B2 (en) * 2021-01-05 2023-10-10 Nuvoton Technology Corporation Processor with in-band fault-injection detection

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04338823A (ja) * 1991-05-16 1992-11-26 N T T Data Tsushin Kk Icカード利用のソフトモジュール不正改ざん検出方法
EP1349033B1 (en) * 2002-03-26 2004-03-31 Soteres GmbH A method of protecting the integrity of a computer program
JP3854572B2 (ja) * 2002-11-27 2006-12-06 株式会社エルイーテック マイクロプロセッサ
EP1538509A1 (fr) * 2003-12-04 2005-06-08 Axalto S.A. Procédé de sécurisation de l'éxécution d'un programme contre des attaques par rayonnement

Also Published As

Publication number Publication date
JP2009187438A (ja) 2009-08-20

Similar Documents

Publication Publication Date Title
JP5200664B2 (ja) メモリの内容を改竄する故障攻撃の検知方法、セキュリティデバイス及びコンピュータプログラム
US10509568B2 (en) Efficient secure boot carried out in information processing apparatus
EP2519908B1 (en) Jcvm bytecode execution protection against fault attacks
JP5050893B2 (ja) Icカードへの攻撃検知方法、icカードおよびicカード用プログラム
CN102968392A (zh) 防止存储器转储的微处理器
JP2006522968A (ja) 携帯型データ・キャリアのバーチャル・マシン向けプログラムの制御実行
US20060219796A1 (en) Integrated circuit chip card capable of determining external attack
JP2007004456A (ja) 携帯可能電子装置及び携帯可能電子装置のデータ出力方法
EP1739519A1 (en) Method to secure the execution of a program against attacks by radiation or other
US20150333903A1 (en) Method for Operating a Portable Data Carrier, and Such a Portable Data Carrier
JP2020009305A (ja) Icチップ、icカード及びプログラム
JP2009289104A (ja) 故障攻撃を検知する機能を備えたセキュリティデバイス
JP6424633B2 (ja) 電子情報記憶媒体、異常検知方法、及びプログラム
US10242183B2 (en) Method of executing a program by a processor and electronic entity comprising such a processor
JP2008204085A (ja) 半導体記憶装置
US7822953B2 (en) Protection of a program against a trap
JP7247638B2 (ja) 電子情報記憶媒体、icカード、改竄チェック方法、及びプログラム
JP6175882B2 (ja) 情報記憶媒体、icカード、バイトコード実行方法
US11847203B2 (en) Method, system and device for managing an execution of a program relating to part or all of a first application
JP2008152452A (ja) 携帯可能電子装置、携帯可能電子装置の制御方法およびicカード
JP5293113B2 (ja) 半導体装置、半導体装置の制御方法および半導体装置の制御プログラム
JP2006172005A (ja) 携帯可能電子装置
JP6119345B2 (ja) Icチップ、icカード、検証処理方法、及び検証処理プログラム
JP6610002B2 (ja) 演算装置、演算方法、及び演算処理プログラム
JP5200686B2 (ja) 情報処理装置、正常処理判別方法、及び情報処理プログラム

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101206

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120328

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120411

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120524

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120626

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120709

R150 Certificate of patent or registration of utility model

Ref document number: 5050893

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150803

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees