TW201427201A - 通用序列匯流排連接器及其製造方法 - Google Patents

Abstract

一種通用序列匯流排連接器，包括基座、第一端子組與第二端子組。第一端子組包括配置在基座上的一對第一差動訊號端子與一對第二差動訊號端子，其中第一差動訊號端子的端子彼此緊鄰，第二差動訊號端子的端子彼此緊鄰。第二端子組的其中兩個端子分別位在第一差動訊號端子的相對兩側，而第二端子組的另兩個端子分別位在第二差動訊號端子的相對兩側。另揭露一種通用序列匯流排連接器的製造方法。

Description

通用序列匯流排連接器及其製造方法

本發明是有關於一種連接器，且特別是一種通用序列匯流排連接器。

通用序列匯流排是目前電腦裝置彼此連接的熱門介面之一，其規格從通用序列匯流排1.0/1.1(Universal Serial Bus,USB1.0/1.1)升級到通用序列匯流排2.0(Universal Serial Bus,USB2.0)，接著再升級到通用序列匯流排3.0(Universal Serial Bus,USB3.0)。USB 3.0是一種從USB 2.0所發展出來的訊號傳輸規格，其傳輸速率可達到5G bps，而傳統USB 2.0的傳輸速率則僅有480M bps。目前USB 3.0電連接器已確定可相容於USB 2.0電連接器，意即USB 3.0採用了與USB 2.0相同的電連接器結構，並增加了數根用來提供USB 3.0功能的接腳。

據此。藉由傳輸介面的升級會增加匯流排內接點的傳輸速度、頻率，但USB 3.0電連接器在相容USB 2.0之電連接器的前提下，如何使USB 3.0電連接器克服高速、高率傳輸時所可能產生的串音等效應是相關設計與生產者所必須克服的問題之一。

本發明提供一種通用序列匯流排連接器及其製造方 法，其具有較佳的抗干擾與抑制電磁波的能力。

本發明的一範例實施例提出一種通用序列匯流排連接器，包括基座，及配置在基座上的第一端子組與第二端子組。第一端子組包括一對第一差動訊號端子與一對第二差動訊號端子，且該對第一差動訊號端子的端子彼此緊鄰，該對第二差動訊號端子的端子彼此緊鄰。第二端子組的其中兩個端子分別位在第一差動訊號端子的相對兩側，而第二端子組的另兩個端子分別位在第二差動訊號端子的相對兩側。

本發明的一範例實施例提出一種通用序列匯流排連接器的製造方法，包括：沖壓成型第一端子組與第二端子組；排列第一端子組與第二端子組，以使第一端子組的一對第一差動訊號端子彼此緊鄰，第一端子組的一對第二差動訊號端子彼此緊鄰；第二端子組的其中兩個端子設置在第一差動訊號端子的相對兩側，而第二端子組的另兩個端子設置在第二差動訊號端子的相對兩側；以及射出成型基座，以包覆並承載第一端子組與第二端子組。

在本發明的一範例實施例中，上述的第一差動訊號端子是傳送差動對(transmitter differential pair,TX+/TX-)或接收差動對(receiver differential pair,RX+/RX-)，第二差動訊號端子是接收差動對或傳送差動對。第二端子組是USB2.0端子組，其包括一對第三差動訊號端子、電源端子與第二接地端子。第一差動訊號端子位在電源端子與第三差動訊號端子之間。第二差動訊號端子位在第二接地端子 與第三差動訊號端子之間。

在本發明的一範例實施例中，上述的第一差動訊號端子的間距小於電源端子相對於第一差動訊號端子的距離。第一差動訊號端子的間距小於第三差動訊號端子相對於第一差動訊號端子的的距離。

在本發明的一範例實施例中，上述的第二差動訊號端子的間距小於第二接地端子相對於第二差動訊號端子的距離。第二差動訊號端子的間距小於第三差動訊號端子相對於第二差動訊號端子的距離。

在本發明的一範例實施例中，上述的基座具有第一幾何平面。第一差動訊號端子在第一幾何平面上的正投影位在電源端子在第一幾何平面上的正投影與第三差動訊號端子在第一幾何平面上的正投影之間。第二差動訊號端子在第一幾何平面上的正投影位在第二接地端子在第一幾何平面上的正投影與第三差動訊號端子在第一幾何平面上的正投影之間。

在本發明的一範例實施例中，還包括第一接地端子，其在第一幾何平面上的正投影位在第三差動訊號端子在第一幾何平面上的正投影之間。

在本發明的一範例實施例中，上述的基座還具有第二幾何平面，垂直第一幾何平面。第一差動訊號端子、第二差動訊號端子與第一接地端子在第二幾何平面上的正投影彼此重合，並形成一對第一終端段與連接在該對第一終端段之間的第一中間段。第一終端段暴露出基座，第一中間 段位在基座內。

在本發明的一範例實施例中，上述的第三差動訊號端子、電源端子與第二接地端子在第二幾何平面上的正投影形成一對第二終端段與連接在該對第二終端段之間的第二中間段。第二終端段暴露出基座，第二中間段位在基座內。第二中間段對應第一中間段的局部位在第一中間段的下方，且第二中間段對應第一終端段的另一局部位在第一終端段的下方。

在本發明的一範例實施例中，上述的第二中間段相對於第二終端段呈具有高低落差的一下沈輪廓。

在本發明的一範例實施例中，上述電源端子的其中一第二終端段在第一幾何平面上的正投影從第一差動訊號端子的一側朝向該對第一差動訊號端子的中央處彎折。第二接地端子的其中一第二終端段在第一幾何平面上的正投影從第二差動訊號端子的一側朝向該對第二差動訊號端子的中央處彎折。

在本發明的一範例實施例中，上述電源端子的彎折處暴露於基座外，且上述第二接地端子的彎折處暴露於基座外。

在本發明的一範例實施例中，上述基座還具有一第三幾何平面，平行第一幾何平面且位在第一幾何平面的下方。進入基座的第一終端段與第二終端段沿平行第一幾何平面的方向延伸一距離後，朝向第三幾何平面彎折延伸。

在本發明的一範例實施例中，上述基座還具有一第三 幾何平面，平行第一幾何平面且位在第一幾何平面的下方。進入基座的第一終端段與第二終端段朝向第三幾何平面延伸並穿過第一幾何平面。

在本發明的一範例實施例中，上述第一中間段相對於第一終端段呈具有高低落差的一下沈輪廓。

在本發明之一範例實施例中，上述通用序列匯流排連接器的製作方法還包括：套接一外殼於上述基座的外部。

在本發明的一範例實施例中，上述沖壓後的第一端子組與第二端子組分別呈現高低落差結構。

在本發明的一範例實施例中，當上述基座包覆並承載第一端子組與第二端子組時，第一端子組在基座內的部分與第二端子組在基座內的部分呈現高低落差。

基於上述，在本發明的上述範例實施例中，藉由將第一端子組的第一差動訊號端子相互緊鄰，且第二差動訊號端子相互緊鄰，而使第二端子組的端子分別從第一差動訊號端子的左、右側，與第二差動訊號端子的左、右側通過，因而能提高第一差動訊號端子之間(與第二差動訊號端子之間)的耦合程度，因而增進差動訊號的傳送效率，抑制電磁干擾並減少外界的串音干擾。

為讓本發明之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

圖1是依照本發明一範例實施例的一種通用序列匯流 排連接器的示意圖。圖2是圖1的通用序列匯流排連接器的內部構件示意圖。另，為能清楚描述構件關係，在本案圖式中加註直角座標系以作為參考。

請同時參考圖1與圖2，在本範例實施例中，通用序列匯流排連接器10為通用序列匯流排3.0(Universal Serial Bus,USB3.0)規格的電連接器，其包括第一端子組100、第二端子組200、基座300以及外殼400，其中第一端子組100與第二端子組200以平行於X-Y平面的排列方式而結合至基座300，並以外殼400套設在基座300外部，以作為第一端子組100與第二端子組200的保護結構，並在外殼400接地時作為雜訊的屏蔽之用。

舉例來說，先將第一端子組100的端子與第二端子組200的端子一次性地沖壓成型，其中沖壓後的第一端子組100與第二端子組200分別呈現高低落差結構。接著排列第一端子組100與第二端子組200，而後再以模內射出(in-mold injection)的方式以塑膠射出包覆在上述端子的局部而形成基座300，並讓第一端子組100在基座300內的部分，與第二端子組200在基座300內的部分呈現高低落差。最後再以金屬製的外殼400套接在基座300外部，因此而完成本案所述的通用序列匯流排連接器10。在此並未限定通用序列匯流排連接器10的製作方式，任何能達到上述結構的製程皆可適用於本範例實施例。

另外，通用序列匯流排連接器10具有第一端E1與第二端E2(即上述端子暴露出基座300的部分)，其中第一 端E1用以與儲存單元或傳輸單元(未繪示)連接，而第二端E2用以與外接裝置進行可拆卸地連接。在本範例實施例中雖以插頭結構作為描述對象，但並不以此為限，亦即在結構上形成與本案所述排列相同者，皆可適用於本範例實施例。

圖3是圖1的通用序列匯流排連接器的俯視剖面圖。圖4是圖2通用序列匯流排連接器的部分構件示意圖，且在圖4中以虛線繪製基座300。請同時參考圖2至圖4，在本範例實施例中，第二端子組200是通用序列匯流排2.0(Universal Serial Bus,USB2.0)端子組，亦即通用序列匯流排連接器10是在第二端子組200(USB2.0端子組)的架構下增設提供USB3.0傳輸功能的第一端子組100。

詳細而言，第一端子組100包括一對彼此緊鄰的第一差動訊號端子110、120、一對彼此緊鄰的第二差動訊號端子130、140與第一接地端子150。在本範例實施例中，第一差動訊號端子110、120為接收差動對(receiver differential pair,RX+/RX-)，而第二差動訊號端子130、140為傳送差動對(transmitter differential pair,TX+/TX-)，用以提供USB3.0的高速訊號傳輸之用。惟本範例實施例並未限定第一差動訊號端子110、120與第二差動訊號端子130、140的型式，在另一範例實施例中，第一差動訊號端子可為傳送差動對，而第二差動訊號端子可為接收差動對。

第二端子組200包括一對第三差動訊號端子210、220、電源端子230與第二接地端子240，其中該對第一差 動訊號端子110、120彼此緊鄰，且第二端子組200的電源端子230與第三差動訊號端子210位在該對第一差動訊號端子110、120的相對兩側。再者，該對第二差動訊號端子130、140彼此緊鄰，且第二端子組200的第二接地端子240與第三差動訊號端子220位在該對第一差動訊號端子130、140的相對兩側。

如此一來，該對第一差動訊號端子110、120之間僅有基座300的擋牆310作為其絕緣結構，並未存在其他端子。同樣地，該對第二差動訊號端子130、140之間亦僅有基座300的擋牆320作為其絕緣結構，並未存在其他端子。據此，如圖3所示，藉由使第二端子組200的其中兩個端子通過該對第一差動訊號端子110、120的左、右兩側，且使第二端子組200的另兩個端子通過該對第二差動訊號端子130、140的左、右兩側，因而降低第二端子組200對第一端子組100所產生的串音干擾。

請再參考圖2與圖3，在本範例實施例中，基座300具有第一幾何平面P1，平行於X-Y平面，而第一差動訊號端子110、120在第一幾何平面P1上的正投影是位在電源端子230在第一幾何平面P1上的正投影與第三差動訊號端子210、220在第一幾何平面P1上的正投影之間。另，第二差動訊號端子130、140在第一幾何平面P1上的正投影是位在第二接地端子240在第一幾何平面P1上的正投影與第三差動訊號端子210、220在第一幾何平面P1上的正投影之間。第一端子組100還包括第一接地端子150， 其在第一幾何平面P1上的正投影位在該對第三差動訊號端子210、220在第一幾何平面P1上的正投影之間。

基於上述，所述端子便形成由圖3的右側至左側依序為電源端子230、第一差動訊號端子110、120、第三差動訊號端子210、第一接地端子150、第三差動訊號端子220、第二差動訊號端子130、140及第二接地端子240的排列結構，並因此讓第一差動訊號端子110、120彼此相鄰、第二差動訊號端子130、140彼此相鄰，而電源端子230與第三差動訊號端子210從第一差動訊號端子110、120相對兩側通過，及第二接地端子240與第三差動訊號端子220從第二差動訊號端子130、140相對兩側通過的結構配置。

值得注意的是，第一差動訊號端子110、120的間距小於電源端子230相對於第一差動訊號端子110的距離，且第一差動訊號端子110、120的間距也小於第三差動訊號端子210相對於第一差動訊號端子120的距離。另一方面，第二差動訊號端子130、140的間距小於第二接地端子240相對於第二差動訊號端子140的距離，且第二差動訊號端子130、140的間距也小於第三差動訊號端子220相對於第二差動訊號端子130的距離。此舉除避免上述的串音干擾外，並進一步地利用同一組差動訊號端子的極性相反，因此所產生的磁場能達到磁力相互抵消的效果，且同一組差動訊號端子耦合得越緊密，其所能抵消的磁力也越多，因而釋放至外界的電磁能量也能越少，而具有較低的電磁干擾。

換句話說，為讓具備USB3.0傳輸規格的通用序列匯流排連接器10在傳輸過程中同時具有足夠的抗干擾能力與有效地抑制電磁干擾，因此在降低第一差動訊號端子110、120的間距與第二差動訊號端子130、140的間距外，還需使第二端子組200的端子能與第一端子組100保持適當距離。

圖5是圖2的通用序列匯流排連接器的側視圖。請同時參考圖3與圖5，上述圖3在描述第一端子組100與第二端子組200在第一幾何平面P1的配置關係，以確保第一差動訊號端子110、120的間距與第二差動訊號端子130、140的間距，及第二端子組200相對於前述差動訊號端子110、120、130與140的適當距離。

另一方面，在基座300的第二幾何平面P2上，本範例實施例的第二端子組200尚須以圖5所示結構進行配置，而使第二端子組200達到與第一端子組100保持距離的效果，其中第一幾何平面P1垂直於第二幾何平面P2，即第二幾何平面P2是平行於Y-Z平面。

詳細而言，在本範例實施例中，第一差動訊號端子110、120、第二差動訊號端子130、140與第一接地端子150在第二幾何平面P2上的正投影彼此重合，並形成一對第一終端段A1、A3與連接在第一終端段A1、A3之間的第一中間段A2，其中第一終端段A1、A3暴露出基座300，第一中間段A2位在基座300內，且第一中間段A2相對於第一終端段A1、A3呈具有高低落差的一下沈輪廓。對應 地，第三差動訊號端子210、220、電源端子230與第二接地端子240在第二幾何平面P2上的正投影形成一對第二終端段B1、B3與連接在第二終端段B1、B3之間的第二中間段B2，其中第二終端段B1、B3暴露出基座300，第二中間段B2位在基座300內。

換句話說，第一端子組100的端子是彼此平行地排列在一起，而第二端子組200的端子亦是彼此平行地排列在一起。故下述將以圖5，即以第一端子組100的其中一端子與第二端子組200的其中一端子加以描述並作為其他端子的代表。

在本範例實施例中，為達到前述第二端子組200與第一端子組100保持適當距離的目的，在此，第二中間段B2相對於第二終端段B1、B3是呈現下沈輪廓，而值得注意的是，第二端子組200的第二中間段B2對應於第一端子組100的第一中間段A2的局部B21是位在第一中間段A2的下方，且第二端子組200的第二中間段B2對應於第一端子組100的第一終端段A3的另一局部B22是位在第一終端段A3的下方。如此，便造成第一端子組100與第二端子組200在基座300內呈現存在高低落差的配置方式。

換句話說，第二端子組200在從第二終端段B1延伸進入基座300後，會平行Y軸延伸一距離後朝向基座300的第三幾何平面P3延伸(即讓第二端子組200的第二中間段B2實質上是相對於第二終端段B1、B3而向下彎折)，進而讓局部B22實質上是位在第三幾何平面P3上，直到 即將延伸至第二終端段B3時方朝第一幾何平面P1彎折並暴露出基座300。在此，第二端子組200在第二中間段B2與第二終端段B3之間的彎折是沿著Z軸延伸，即第二中間段B2與第二終端段B3之間是呈垂直彎折。

相對地，第一端子組100在從第一終端段A1延伸進入基座300後，亦會平行Y軸延伸後再朝第一幾何平面P1處彎折延伸。惟與第二端子組200不同的是，第一端子組100在進入基座300後直至第一終端段A3，其皆會相對於第二端子組200保持高低落差，據以有效地降低串音干擾。

基於上述，藉由第二端子組200在Y-Z平面上遠離第一端子組100，而提高第二端子組200相對於第一端子組100的距離，同時搭配如圖3所示，第一端子組100與第二端子組200在X-Y平面上的配置，因而更能降低第二端子組200對第一端子組100(特別是第一差動訊號端子110、120與第二差動訊號端子130、140)造成的串音干擾。

圖6是本發明另一範例實施例的通用序列匯流排連接器的側視圖。與圖5所示之範例實施例不同的是，第一端子組500的第一終端段A4在進入基座700後是直接朝向第一幾何平面P1斜向延伸而形成第一中間段A5。同樣地，第二端子組600的第二終端段B4亦在進入基座700後直接朝向第三幾何平面P3斜向延伸而形成第二中間段B5。惟相同的是，第一端子組500在基座700內的配置仍與第二端子組600存在高低落差。另外，第二端子組600 的第二中間段B5是從第三幾何平面P3以斜向延伸至第一幾何平面P1，並在第一幾何平面P1上形成第二終端段B3。換句話說，進入基座700的第一終端段A4與第二終端段B4會朝向第三幾何平面P3延伸並穿過第一幾何平面P1而形成第一中間段A5與第二中間段B5

請再參考圖3與圖5，另外，在本範例實施例中，藉由將第二端子組200的電源端子230與第二接地端子240配置在圖3的最右側與最左側，即讓電源端子230緊鄰外殼400的側壁410，而讓第二接地端子240緊鄰外殼400的側壁420，其中側壁410與420隔著基座300而彼此相對。惟，為讓第一端子組與第二端子組能符合USB3.0的傳輸規格，因此電源端子230與第二接地端子240皆須在其第二終端段B3處予以彎折配置。

進一步地說，電源端子230的第二終端段B31在第一幾何平面P1上的正投影會從第一差動訊號端子110的一側(即第一差動訊號端子110與側壁410之間)彎折後再朝向該對第一差動訊號端子110、120的中央處彎折，而第二接地端子240的第二終端段B32在第一幾何平面P1上的正投影會從第二差動訊號端子140的一側(即第二差動訊號端子140與側壁420之間)彎折後再朝向該對第二差動訊號端子130、140的中央處彎折。換句話說，本範例實施例的電源端子230與第二接地端子240分別具有暴露在基座300外，且分別朝基座的側壁410、420凸出而呈彎折狀的金手指結構。如此，便能使第一端子組的終端段A3 與第二端子組200的終端段B3皆能符合USB3.0的傳輸規格，亦同時兼顧在高速傳輸時能有效降低串音與電磁干擾。

綜上所述，在本發明的上述範例實施例中，第一端子組的第一差動訊號端子相互緊鄰，且第二差動訊號端子相互緊鄰，並使第二端子組的端子分別從第一差動訊號端子的左、右側，與第二差動訊號端子的左、右側通過，因而能提高第一差動訊號端子的端子之間的耦合程度(第二差動訊號端子亦同)。如此，外界的噪聲僅會同時被耦合到該對第一差動訊號端子(或該對第二差動訊號端子)上，因而不會對信號差值產生影響。再者，由於該對第一差動訊號端子(或該對第二差動訊號端子)的極性相反，故而各自產生的電磁會因此而相互抵消，因而降低對外界產生的電磁干擾。

雖然本發明已以範例實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。

10‧‧‧通用序列匯流排連接器

100、500‧‧‧第一端子組

110、120‧‧‧第一差動訊號端子

130、140‧‧‧第二差動訊號端子

150‧‧‧第一接地端子

200、600‧‧‧第二端子組

210、220‧‧‧第三差動訊號端子

230‧‧‧電源端子

240‧‧‧第二接地端子

300、700‧‧‧基座

310、320‧‧‧擋牆

400‧‧‧外殼

410、420‧‧‧側壁

A1、A3、A4‧‧‧第一終端段

A2、A5‧‧‧第一中間段

B1、B3、B31、B32、B4‧‧‧第二終端段

B2、B5‧‧‧第二中間段

E1‧‧‧第一端

E2‧‧‧第二端

P1‧‧‧第一幾何平面

P2‧‧‧第二幾何平面

P3‧‧‧第三幾何平面

圖1是依照本發明一範例實施例的一種通用序列匯流排連接器的示意圖。

圖2是圖1的通用序列匯流排連接器的內部構件示意圖。

圖3是圖1的通用序列匯流排連接器的俯視剖面圖。

圖4是圖2通用序列匯流排連接器的部分構件示意圖。

圖5是圖2的通用序列匯流排連接器的側視圖。

圖6是本發明另一範例實施例的通用序列匯流排連接器的側視圖。

10‧‧‧通用序列匯流排連接器

200‧‧‧第二端子組

210、220‧‧‧第三差動訊號端子

230‧‧‧電源端子

240‧‧‧第二接地端子

300‧‧‧基座

400‧‧‧外殼

E1‧‧‧第一端

E2‧‧‧第二端

Claims (20)

1. 一種通用序列匯流排連接器，包括：一基座；一第一端子組，至少包括一對第一差動訊號端子與一對第二差動訊號端子，分別配置在該基座上，且該對第一差動訊號端子的端子彼此緊鄰，該對第二差動訊號端子的端子彼此緊鄰；以及一第二端子組，配置在該基座上，該第二端子組的其中兩個端子分別位在該對第一差動訊號端子的相對兩側，而該第二端子組的另兩個端子分別位在該對第二差動訊號端子的相對兩側。
2. 如申請專利範圍第1項所述的通用序列匯流排連接器，其中該對第一差動訊號端子是傳送差動對(transmitter differential pair,TX+/TX-)或接收差動對(receiver differential pair,RX+/RX-)，該對第二差動訊號端子是接收差動對或傳送差動對，而該第二端子組是一通用序列匯流排2.0(Universal Serial Bus,USB2.0)端子組，包括一對第三差動訊號端子、一電源端子與一第二接地端子，且該對第一差動訊號端子位在該電源端子與該對第三差動訊號端子之間，該對第二差動訊號端子位在該第二接地端子與該對第三差動訊號端子之間。
3. 如申請專利範圍第2項所述的通用序列匯流排連接器，其中該對第一差動訊號端子的間距小於該電源端子相對於該對第一差動訊號端子的距離，且該對第一差動訊 號端子的間距小於該對第三差動訊號端子相對於該對第一差動訊號端子的距離。
4. 如申請專利範圍第2項所述的通用序列匯流排連接器，其中該對第二差動訊號端子的間距小於該第二接地端子相對於該對第二差動訊號端子的距離，且該對第二差動訊號端子的間距小於該對第三差動訊號端子相對於該對第二差動訊號端子的距離。
5. 如申請專利範圍第2項所述的通用序列匯流排連接器，其中該基座具有一第一幾何平面，該對第一差動訊號端子在該第一幾何平面上的正投影位在該電源端子在該第一幾何平面上的正投影與該對第三差動訊號端子在該第一幾何平面上的正投影之間，該對第二差動訊號端子在該第一幾何平面上的正投影位在該第二接地端子在該第一幾何平面上的正投影與該對第三差動訊號端子在該第一幾何平面上的正投影之間。
6. 如申請專利範圍第5項所述的通用序列匯流排連接器，其中該第一端子組還包括：一第一接地端子，其在該第一幾何平面上的正投影位在該對第三差動訊號端子在該第一幾何平面上的正投影之間。
7. 如申請專利範圍第5項所述的通用序列匯流排連接器，其中該基座還具有一第二幾何平面，垂直該第一幾何平面，而該對第一差動訊號端子、該對第二差動訊號端子與該第一接地端子在該第二幾何平面上的正投影彼此重 合，並形成一對第一終端段與連接在該對第一終端段之間的一第一中間段，該對第一終端段暴露出該基座，該第一中間段位在該基座內。
8. 如申請專利範圍第7項所述的通用序列匯流排連接器，其中該對第三差動訊號端子、該電源端子與該第二接地端子在該第二幾何平面上的正投影形成一對第二終端段與連接在該對第二終端段之間的一第二中間段，該對第二終端段暴露出該基座，該第二中間段位在該基座內，該第二中間段對應該第一中間段的一局部位在該第一中間段的下方，且該第二中間段對應該第一終端段的另一局部位在該第一終端段的下方。
9. 如申請專利範圍第8項所述的通用序列匯流排連接器，其中該第二中間段相對於該對第二終端段呈具有高低落差的一下沈輪廓。
10. 如申請專利範圍第8項所述的通用序列匯流排連接器，其中該電源端子的其中一第二終端段在該第一幾何平面上的正投影從該對第一差動訊號端子的一側彎折後再朝向該對第一差動訊號端子的中央處彎折，該第二接地端子的其中一第二終端段在該第一幾何平面上的正投影從該對第二差動訊號端子的一側彎折後再朝向該對第二差動訊號端子的中央處彎折。
11. 如申請專利範圍第10項所述的通用序列匯流排連接器，其中該電源端子的其中一第二終端段在該第一幾何平面上的正投影從該對第一差動訊號端子的一側彎折處暴 露於該基座外，且該第二接地端子的其中一第二終端段在該第一幾何平面上的正投影從該對第二差動訊號端子的一側彎折處暴露於該基座外。
12. 如申請專利範圍第8項所述的通用序列匯流排連接器，其中該基座還具有一第三幾何平面，平行該第一幾何平面且位在該第一幾何平面的下方，進入該基座的該第一終端段與該第二終端段沿平行該第一幾何平面的方向延伸一距離後，朝向該第三幾何平面彎折延伸。
13. 如申請專利範圍第8項所述的通用序列匯流排連接器，其中該基座還具有一第三幾何平面，平行該第一幾何平面且位在該第一幾何平面的下方，進入該基座的該第一終端段與該第二終端段朝向該第三幾何平面延伸並穿過該第一幾何平面。
14. 如申請專利範圍第7項所述的通用序列匯流排連接器，其中該第一中間段相對於該對第一終端段呈具有高低落差的一下沈輪廓。
15. 一種通用序列匯流排連接器的製作方法，包括：沖壓成型一第一端子組與一第二端子組；排列該第一端子組與該第二端子組，以使該第一端子組的一對第一差動訊號端子彼此緊鄰，該第一端子組的一對第二差動訊號端子彼此緊鄰，且該第二端子組的其中兩個端子設置在該對第一差動訊號端子的相對兩側，而該第二端子組的另兩個端子設置在該對第二差動訊號端子的相對兩側；以及 射出成型一基座，以包覆並承載該第一端子組與該第二端子組。
16. 如申請專利範圍第15項所述的通用序列匯流排連接器的製作方法，還包括：套接一外殼於該基座外部。
17. 如申請專利範圍第15項所述的通用序列匯流排連接器的製作方法，其中該第二端子組是一通用序列匯流排2.0端子組，包括一對第三差動訊號端子、一電源端子與一第二接地端子，且該對第一差動訊號端子設置在該電源端子與該對第三差動訊號端子之間，該對第二差動訊號端子設置在該第二接地端子與該對第三差動訊號端子之間。
18. 如申請專利範圍第15項所述的通用序列匯流排連接器的製作方法，其中該第一端子組還包括一第一接地端子，設置在該對第三差動訊號端子之間。
19. 如申請專利範圍第15項所述的通用序列匯流排連接器的製作方法，其中沖壓後的該第一端子組與該第二端子組分別呈現高低落差結構。
20. 如申請專利範圍第15項所述的通用序列匯流排連接器的製作方法，其中當該基座包覆並承載該第一端子組與該第二端子組時，該第一端子組在該基座內的部分與該第二端子組在該基座內的部分呈現高低落差。