TW201415810A - 差動式內插脈衝寬度調變數位類比轉換裝置及信號輸出 - Google Patents

Abstract

本發明提供一種用於差動式內插脈衝寬度調變(interpolation pulse width modulation，iPWM)數位類比轉換裝置，包含：iPWM模組，用以從輸入數位音訊資料串流產生差動脈衝；電源驅動器，用以提供能量至終端負載；以及濾波器來移除不要的諧波信號而重新建構一類比信號，其中該iPWM模組進一步包含：一PWM脈衝產生器，用以轉換數位輸入的數值編碼為時域脈衝寬度的一級數；以及一內插解析度單元，用以增加脈衝寬度的時域解析度；一自校正單元，維持該內插解析度單元之脈衝寬度的精度；以及一差動脈衝寬度產生器，以轉換PWM脈衝的級數為電壓域及時域定義的差動形式。

Description

差動式內插脈衝寬度調變數位類比轉換裝置及信號輸出

本發明涉及一種用於差動式內插脈衝寬度調變(interpolation pulse width modulation，iPWM)數位類比轉換(digital to anaolog，DAC)之裝置及輸出信號的編碼方法，尤其涉及一種產生高訊噪比(signal to noise ratio，SNR)的iPWM-DAC裝置，以及對於該iPWM-DAC之輸出編碼形成基於電壓域及時域定義的差動信號。

D類(Class-D)音訊放大器是一種切換放大器，或是脈衝寬度調變(pulse width modulation，PWM)放大器。相較於傳統的線性放大器所提供之50%的輸出功率，D類放大器通常提供高於90%的輸出功率。為了要獲得高訊噪比的D類放大器，通常包含一反饋迴路。第一圖顯示了傳統D類放大器的示意圖。如第一圖所示，D類放大器是由一脈衝寬度調變(PWM)產生器102及一雜訊塑形三角積分調變器101來實現，其中該PWM產生器102輸出互補信號至一電源驅動器103，並經過一濾波器104以驅動一負載。上述實施例的缺點在於，三角積分調變有穩定性的問題，且該調變器的輸出信號增益小於1。

第二圖及第三圖分別顯示了傳統PWM產生器的示意圖及對應於傳統PWM產生器之波形的示意圖。如第二圖所示，調變數位音訊信號的輸入為S(θ)=Bsin(θ)，其中0≦B≦1，其被藉由一差動PWM產生器調變。該PWM的取樣率被定義為ω_c=Mω_s，其中M為大於二的整數。第三圖顯示了數位差動PWM之數位音訊輸入及輸出信號Vo之波形的示意圖，其中Vo=DP-DN，且輸出信號Vo可以表示為傅立葉級數： 其中

第四圖顯示了一種N位元數位PWM轉換器的示意圖，而第五圖顯示了將N位元數位字元呈現為量化信號Q以及所導致的量化誤差的示意圖，其中誤差為Q-S。如第四圖所示，N位元數位PWM轉換器包含一數值量化單元301，以及一數位值至時間轉換器302，用以將數位數值轉換為時間脈衝寬度。輸入斜坡信號S的最大振幅被定義為U，而量化可以由下式表示：Q=U×B_in (4) B_in=b₁2^-1+b₂2^-2+b₃2^-3....+b_N2^-N (5)，而量化信號最小的解析度，可以表示為。

參見第三圖及第五圖，時間槽長度(time-slot length)的最大值2π/M對應於輸入信號S的峰值U的關係，以及映射於最小長度解析度l _Lsb之最小值解析度Lsb的關係將可於第六圖中說明。

第七圖顯示了量化噪音誤差V_Q的示意圖。如第七圖所示，V_Q=l×V_cc，其中l為最小量化長度l _Lsb以及最小量化解析度Lsb之間的差值。

假設PWM輸出振幅是統一的，例如為1，則N位元字元僅能表現為正輸入值。誤差長度的範圍是：

而量化噪音信號的方均根植V_Q(rms)為：

因此，量化訊噪強度的方均根植可以表示為：

第八圖顯示了差動PWM-DAC與取樣-維持(sample-and-hold)DAC之間的比較的示意圖。如第八圖所示，差動PWM-DAC輸出數位脈衝， 而取樣-維持DAC輸出類比信號。PWM-DAC的訊噪比(SNR)可以推導為：

SNR=6.02N+20log(MC₁)-11.18dB (12)

其中

相對地，取樣維持DAC的訊噪比為6.02N+10log(M)+1.76dB。

PWM-DAC的訊噪比為量化N位元除以取樣率M及輸入調變頻帶寬度BM的函數。第九圖顯示了在N設定為14，訊噪比對應於輸入訊號的頻帶寬度以及PWM取樣率ω_c=Mω_s的示意作圖。如第九圖所示，為了維持關於20KKhz之音訊頻帶的差動PWM輸出的訊噪比大於100dB，在此M=25,BW=20Khz,N=14，而PWM DAC SNR=6.02N+20 log(M)-11.18dB=6.02×14+20 log(25)-11.18dB=101dB (16)。

如第七圖所示之差動PWM的最小時間解析度(或最小時間槽)的關鍵選擇為：最小時間解析度

如上述等式(16)所示，最小時間解析度必須達到122ps，以保證訊噪比大於100dB，這對於差動PWM的實現，是非常短的脈衝寬度，而可能導致兩個問題。第一個問題是如何在低功率消耗及低成本產生如此小的脈衝，而第二個問題在於差動PWM輸出的下一級是電源驅動器，由於如第十圖所示的失效時間(dead-time)以及MOS的寄生電容， 當信號通過電源驅動器時，將會使得此短脈衝更縮短。

因此，急需一種對於上述問題的解決方案。

本發明製作來克服上述傳統PWM數位類比轉換器的缺點。本發明的主要目的是提供一種能夠產生PWM信號的訊噪比(SNR)高於100dB的差動式內插脈衝寬度調變(iPWM)數位類比轉換裝置。

為了達到上述目的，本發明提供一種差動式內插脈衝寬度調變(iPWM)數位類比轉換裝置，包含：iPWM模組，用以從輸入數位音訊資料串流產生差動脈衝；電源驅動器，用以提供能量至終端負載；以及濾波器來移除不要的諧波信號而重新建構一類比信號，其中該iPWM模組進一步包含：一PWM脈衝產生器，用以轉換數位輸入的數值編碼為時域脈衝寬度的級數；以及一內插解析度單元，用以增加脈衝寬度的時域解析度；一自校正單元，維持該內插解析度單元之脈衝寬度的精度；以及一差動脈衝寬度產生器，以轉換PWM脈衝的級數為電壓域及時域定義的差動形式。

在另一示例性實施例中，本發明提供一種用於iPWM模組的信號編碼方案，以對於被量化為N位元呈現之輸入信號S決定內插解析度位元數K，該被量化為N位元呈現之輸入信號S包含一位元的符號，J位元的最大有效位元(Most Significant Bit，MSB)部分，以及K位元的最小有效位元(Least Significant Bit，LSB)部分，其中N=J+K， ，T_P為能夠通過電源驅動器而不會減小的最小脈衝寬度，而T_R是輸入信號S的最小解析度。尤其是，iPWM輸出一DP脈衝以及一DN脈衝，而S的範圍是-(2^N-1)至(2^N-1)，而信號編碼方案定義為Vo=DP-DN從而對於任何S值，Vo=S*TR。

在再一示例性實施例中，本發明提供了一種對於iPWM的脈衝寬度內插方法。該方法包含以下步驟：選擇PWM取樣率M以決定所需之N位元的數目；選擇能夠通過電源驅動器而不會減小的最小脈衝寬度T_P；決定一最小時間解析度，對於被量化為N位元呈現之輸入信號S決定內插解析度位元數K，該被量化為N位元呈現之輸入信號S包 含一位元的符號，J位元的MSB部分，以及K位元的LSB部分，其中 N=J+K，，T_R是輸入信號S的最小解析度；以及輸出指定脈衝寬度的內插脈衝DP、DN。

前述的內容以及本發明的其他的目的、特徵、形式及優點，將透過詳細地閱讀以下的描述，同時配合圖式而能有進一步的理解。

第十一圖顯示了本發明差動式內插脈衝寬度調變(iPWM)數位類比轉換裝置(DAC)的示意圖。如第十一圖所示，該差動式iPWM DAC包含內插脈衝寬度調變(iPWM)模組1110、一能量驅動級1120，以及一濾波器1130，該iPWM模組1110連接至一數位音訊輸入，該濾波器1130連接至一終端負載1140，例如，喇叭。該iPWM模組1110根據來自數位音訊輸入端的資料串流產生差動脈衝，該能量驅動級1120提供能量至終端負載1140，而濾波器1130移除不要的諧波信號而重新建構輸出至終端負載1140的類比信號。該iPWM模組1110近一步包含一脈衝寬度調變(PWM)產生器1111、一內插解析度單元1112、一自校正單元1113，以及一差動脈衝寬度產生器1114，其中該PWM產生器1111轉換數位音訊輸入的為時域寬度脈衝的級數；內插解析度單元1112增加脈衝寬度的時域解析度；自校正單元1113維持該內插解析度單元1112之脈衝寬度的精度；以及差動脈衝寬度產生器1114轉換PWM脈衝的級數為電壓域及時域定義的差動形式。

如先前等式(16)、(17)及(18)所示，最小時間解析度必須達到122ps，以保證訊噪比大於100dB，並且由於失效時間(dead-time)以及MOS的寄生電容，短脈衝寬度被認為在通過連接至iPWM模組1110的電源驅動器1120時會被減小。以下將描述本發明示例實施例如何解決上問題。

第十二圖(a)及第十二圖(b)分別為本發明所定義之最小脈衝寬度及最小時間解析度的示意圖。如第十二圖(a)及第十二圖(b)所示，T_P是被定義為能夠通過電源驅動器1120而不會被減小的最小脈衝寬度，而T_R是定義為數位信訊輸入的最小時間解析度。

第十三圖顯示本發明內插脈衝寬度調變(iPWM)模組的示意圖，其中S為數位信訊輸入，而DP、DN為具寬度之脈衝輸出。此外，V_O定義為DP-DN，也就是兩脈衝的相減。iPWM模組1110是在具有T_P之週期的時序下操作。

因為數位信訊輸入S被量化為N位元的數值，且包含一位元的符號，J位元的MSB部分，以及K位元的LSB部分，其中 N=J+K，，且T_R是輸入信號S的最小解析度，內插位 元數K的值可以藉由計算而決定。

第十四圖顯示單一側展開之iPWM編碼方案的波形表，而第十五圖顯示雙側展開之iPWM編碼方案的波形表。兩種編碼方案都可以作為由本發明iPWM產生的指定寬度的脈衝。如第十四圖所示，S=0，有兩種可能的編碼；換句話說，DP及DN都是具有寬度T_P的脈衝，或者DP及DN都是具有不具寬度的脈衝，也就是無脈衝。如第十四圖所示，DP的脈衝前緣及DN的脈衝前緣是在相同的時間產生。而另一種編碼，Vo=DP-DN=0。相似地，對於S的其他數值，Vo=DP-DN=S*T_R。第十五圖的雙側展開之iPWM編碼方案與十四圖的單一側展開之iPWM編碼方案相似，除了Vo是如第十五圖所示從兩側對稱地展開。換句話說，DP的中點及DN的中點是重合的，因此，Vo=DP-DN=2*S*T_R。此外，第十六圖顯示了本發明iPWM模組輸出的脈衝週期的示意圖。

第十七圖顯示了本發明iPWM模組之一實施例的細部示意圖。如第十七圖所示，內插解析度單元1112能以一延遲器鏈來實現，而自校正單元1113執行一最小脈衝寬度校正以確保內插解析度單元1112的最小時間解析度就是T_R。在校正階段，自校正單元1113調整由校正信號Adj控制之內插解析度單元1112的延遲器鏈，以保持時間延遲T_U=T_P。在正常操作階段，當輸入信號S=2^k+1，內插解析度單元1112依據校正信號Adj的比率產生一額外的時間解析度，對應於輸入U(在此例子中U=1)之延遲帶(delay tape)的數量(ND)被定義 為。明顯地，ND的數值越高，內插的解析度將越精確。

第十八圖顯示了用於本發明iPWM模組之脈衝寬度內插方法的流程圖。如第十八圖所示，步驟1801是選擇PWM取樣率M以決定所需之N位元的數目。舉例來說，對於音訊頻帶寬度BW=20Khz，SNR>100dB，並連接至2W的電源驅動器。當選擇PWM取樣率M為500Khz，則M=500/20=25。依據等式(16)，N可以決定為：SNR=6.02N+20log(M)-11.18dB，得到的結果N>13.92，而決定N為14。

步驟1802是選擇能夠通過電源驅動器而不會減小的最小脈衝寬度T_P，依據以上例子，因為通常最小脈衝寬度最好大於30ns，T_p被選擇為31.25ns。

步驟1803是決定一最小時間解析度T_R為：

步驟1804是對於被量化為N位元呈現之輸入信號S決定內插解析度位元數K，該被量化為N位元呈現之輸入信號S包含一位元的符號，J位元的MSB部分，以及K位元的LSB部分，其中 N=J+K，，T_R是輸入信號S的最小解析度。依據上述的 例子，=8位元，因此，J=14-8=6。

步驟1805是輸出指定脈衝寬度的內插脈衝DP、DN。舉例來說，脈衝可以具有藉由使用第十四圖之單一側展開之iPWM編碼方案或第十五圖之雙側展開之iPWM編碼方案所指定的寬度。

雖然本發明以實施例具體的地說明，惟，以上所揭露之圖示及說明，僅為本發明之較佳實施例而已，非為用以限定本發明之實施，大凡熟悉該項技藝之人士其所依本發明之精神，所作之變化或修飾，皆應涵蓋在以下本案之申請專利範圍內。

101‧‧‧雜訊塑形三角積分調變器

102‧‧‧脈衝寬度調變(PWM)產生器

103‧‧‧電源驅動器

104‧‧‧濾波器

301‧‧‧數值量化單元

302‧‧‧數位值至時間轉換器

1110‧‧‧內插脈衝寬度調變(iPWM)模組

1111‧‧‧脈衝寬度調變(PWM)產生器

1112‧‧‧內插解析度單元

1113‧‧‧自校正單元

1114‧‧‧差動脈衝寬度產生器

1120‧‧‧電源驅動器

1130‧‧‧濾波器

1140‧‧‧終端負載

1801、1802、1803、1804、1805‧‧‧步驟

所附圖式其中提供關於本發明實施例的進一步理解並且結合與構成本說明書的一部份，說明本發明的實施例並且描述一同提供對於本發明實施例之原則的解釋。

圖式中：第一圖顯示了傳統D類放大器的示意圖；第二圖顯示了傳統PWM產生器的示意圖；第三圖顯示了對應於第二圖中傳統PWM產生器之波形的示意圖；第四圖顯示了一種N位元數位PWM轉換器的示意圖；第五圖顯示了將N位元數位字呈現為量化信號Q以及所導致的量化誤差的示意圖；第六圖顯示了時間槽長度(time-slot length)的最大值2π/M對應於輸入信號S的峰值U的關係，以及映射於最小長度解析度l _Lsb之最小值解析度Lsb的關係；第七圖顯示了量化噪音誤差的示意圖；第八圖顯示了差動PWM-DAC與取樣-維持DAC之間的比較的示意圖；第九圖顯示了訊噪比對應於輸入訊號的頻帶寬度以及PWM取樣率的示意作圖；第十圖顯示了當信號通過電源驅動器時，使得此短脈衝更縮短的示意圖；第十一圖顯示了本發明差動式內插脈衝寬度數位類比轉換裝置的示意圖；第十二圖(a)為本發明所定義之最小脈衝寬度的示意圖；第十二圖(b)為本發明所定義之最小時間解析度的示意圖；第十三圖顯示本發明內插脈衝寬度調變模組的示意圖；第十四圖顯示單一側展開之iPWM編碼方案的波形表；第十五圖顯示雙側展開之iPWM編碼方案的波形表；第十六圖顯示了本發明iPWM模組輸出的脈衝週期的示意圖；第十七圖顯示了本發明iPWM模組之一實施例的細部示意圖；以及第十八圖顯示了用於本發明iPWM模組之脈衝寬度內插方法的流程圖。

1110‧‧‧內插脈衝寬度調變(iPWM)模組

1111‧‧‧脈衝寬度調變(PWM)產生器

1112‧‧‧內插解析度單元

1113‧‧‧自校正單元

1114‧‧‧差動脈衝寬度產生器

1120‧‧‧電源驅動器

1130‧‧‧濾波器

1140‧‧‧終端負載

Claims (6)

1. 一種差動式內插脈衝寬度調變數位類比轉換裝置，連接至一輸入數位音訊資料串流，該差動式內插脈衝寬度調變數位類比轉換裝置包含：一內插脈衝寬度調變模組，從該輸入數位音訊資料串流產生差動脈衝；一電源驅動器，連接至該內插脈衝寬度調變模組，用以提供能量至一終端負載；以及一濾波器，連接至該電源驅動器，用以移除不要的諧波信號而在輸出至該終端負載之前重新建構類比信號，其中該內插脈衝寬度調變模組進一步包含一脈衝寬度調變(PWM)脈衝產生器、一內插解析度單元、一自校正單元，以及一差動脈衝寬度產生器，該PWM脈衝產生器連接至該輸入數位音訊資料串流，並將該輸入數位音訊資料串流轉換為時域脈衝寬度的一級數；該內插解析度單元連接至該PWM脈衝產生器，用以增加脈衝寬度的時域解析度；該自校正單元連接至該內插解析度單元，用以維持該內插單元之脈衝寬度的精度；以及該差動脈衝寬度產生器，連接至該PWM脈衝產生器以及該內插解析度單元，用以轉換該PWM脈衝產生器的該級數為電壓域及時域定義的差動形式。
2. 如申請專利範圍第1項所述之差動式內插脈衝寬度調變數位類比轉換裝置，其中該差動脈衝寬度產生器輸出一脈衝DP及一脈衝DN，而該脈衝DP及該脈衝DN的寬度係由該內插脈衝寬度調變模組決定。
3. 如申請專利範圍第1項所述之差動式內插脈衝寬度調變數位類比轉換裝置，其中該內插脈衝寬度調變模組使用一PWM信號編碼方案來決定一被量化為N位元呈現之輸入信號的內插解析度的位元數值K，該被量化為N位元呈現之輸入信號包含一位元的符號，J位元的一最大有效位元部分，以及K位元的一最小有效位元部分，其中N=J+K，，T_P是能夠通過該電源驅動器而不會減小的一最 小脈衝寬度，而T_R是該被量化為N位元呈現之輸入信號的一最小解析度，當該內插脈衝寬度調變模組輸出一脈衝DP及一脈衝DN，而該被量化為N位元呈現之輸入信號的範圍是-(2^N-1)to(2^N-1)，該PWM信號編碼方案被定義為Vo=DP-DN，而對於該被量化為N位元呈現之輸入信號的任意值S，Vo=S*T_R。
4. 一種脈衝寬度內插方法，應用於包含一脈衝寬度調變脈衝產生器、一內插解析度單元、一自校正單元，以及一差動脈衝寬度產生器的一內插脈衝寬度調變模組，該方法包含以下步驟：選擇一脈衝寬度調變取樣率，以決定所需之N位元的數目；選擇能夠通過一電源驅動器而不會減小的一最小脈衝寬度；決定一最小時間解析度；決定一被量化為N位元呈現之輸入信號內插解析度位元數K，該被量化為N位元呈現之輸入信號包含一位元的符號，J位元的一最大有效位元部分，以及K位元的一最小有效位元部分，其中N=J+K， ，T_P是該最小脈衝寬度，T_R是該最小解析度；以及輸出具有一指定脈衝寬度的一第一內插脈衝及一第二內插脈衝。
5. 一種單一側展開之內插脈衝寬度調變編碼方案，應用以呈現藉由一內插脈衝寬度調變模組所產生的一編碼，該內插脈衝寬度調變模組接收一輸入信號，並輸出一第一脈衝及一第二脈衝，該輸入信號的數值的範圍是-(2^N-1)to(2^N-1)，該第一脈衝及該第二脈衝的寬度是可變的，而該第一脈衝的脈衝前緣與該第二脈衝的脈衝前緣發生在相同時間，該編碼被定義為該第一脈衝與該第二脈衝的差值，該單一側展開之內插脈衝寬度調變編碼方案包含：一最小脈衝寬度T_P；一最小時間解析度T_R；當該輸入信號的數值S為零時，該第一脈衝之寬度及該第二脈衝之寬度為T_P，或是該第一脈衝之寬度及該第二脈衝之寬度為零；對於當該輸入信號的數值S為±1時，該第一脈衝之寬度為T_P+T_R，而 該第二脈衝之寬度為T_P；對於當該輸入信號的數值S為±2時，該第一脈衝之寬度為T_P+2T_R，而該第二脈衝之寬度為T_P；以及對於對於當該輸入信號的任意數值S，該第一脈衝之寬度為T_P+S*T_R，而該第二脈衝之寬度為T_P。
6. 一種雙側展開之內插脈衝寬度調變編碼方案，應用以呈現藉由一內插脈衝寬度調變模組所產生的一編碼，該內插脈衝寬度調變模組接收一輸入信號，並輸出一第一脈衝及一第二脈衝，該輸入信號的數值的範圍是-(2^N-1)to(2^N-1)，該第一脈衝及該第二脈衝的寬度是可變的，而該第一脈衝的中點與該第二脈衝的中點重合，該編碼被定義為該第一脈衝與該第二脈衝的差值，該雙側展開之內插脈衝寬度調變編碼方案包含：一最小脈衝寬度T_P；一最小時間解析度T_R；當該輸入信號的數值S為零時，該第一脈衝之寬度及該第二脈衝之寬度為2T_P，或是該第一脈衝之寬度及該第二脈衝之寬度為零；對於當該輸入信號的數值S為±1時，該第一脈衝之寬度為T_P+2T_R，而該第二脈衝之寬度為T_P；對於當該輸入信號的數值S為±2時，該第一脈衝之寬度為T_P+4T_R，而該第二脈衝之寬度為T_P；以及對於對於當該輸入信號的任意數值S，該第一脈衝之寬度為T_P+2*S*T_R，而該第二脈衝之寬度為T_P。