TW201337569A - 輸出輸入控制裝置與其控制方法 - Google Patents

輸出輸入控制裝置與其控制方法 Download PDF

Info

Publication number
TW201337569A
TW201337569A TW101107195A TW101107195A TW201337569A TW 201337569 A TW201337569 A TW 201337569A TW 101107195 A TW101107195 A TW 101107195A TW 101107195 A TW101107195 A TW 101107195A TW 201337569 A TW201337569 A TW 201337569A
Authority
TW
Taiwan
Prior art keywords
processing unit
memory
output input
micro processing
micro
Prior art date
Application number
TW101107195A
Other languages
English (en)
Other versions
TWI464593B (zh
Inventor
Kuo-Feng Li
Yueh-Yao Nain
Original Assignee
Nuvoton Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nuvoton Technology Corp filed Critical Nuvoton Technology Corp
Priority to TW101107195A priority Critical patent/TWI464593B/zh
Priority to CN201210133483.3A priority patent/CN103294619B/zh
Priority to US13/762,375 priority patent/US9213663B2/en
Publication of TW201337569A publication Critical patent/TW201337569A/zh
Application granted granted Critical
Publication of TWI464593B publication Critical patent/TWI464593B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Debugging And Monitoring (AREA)
  • Bus Control (AREA)
  • Storage Device Security (AREA)
  • Hardware Redundancy (AREA)

Abstract

一種輸出輸入控制裝置與其控制方法。此輸出輸入控制裝置包括介面控制單元、唯讀記憶體、隨機存取記憶體、多工器以及微處理單元。介面控制單元通過一匯流排耦接至位在輸出輸入控制裝置外部的一記憶體裝置。唯讀記憶體存放一判斷程式碼。隨機存取記憶體存放一基本硬體運作程式碼。微處理單元控制多工器，以切換介面控制單元、唯讀記憶體或隨機存取記憶體。當匯流排未忙碌時，微處理單元可從記憶體裝置讀取資料。當匯流排因佔用而忙碌時，微處理單元可從唯讀記憶體或隨機存取記憶體讀取並執行程式碼，以避免電腦系統不穩定或熱損壞。

Description

輸出輸入控制裝置與其控制方法
本發明是有關於一種輸出輸入控制技術，且特別是有關於一種可應用於串列週邊介面的輸出輸入控制裝置與其控制方法。
現今輸出入(Super I/O)晶片一直是主機板上的固定元件，Surper I/O晶片整合較為中低速率的介面，以定義而論最少都有整合2S、1P、1G、1FD，也就是具備兩個串列埠(Serial Port，COM1&COM2)、一個平行列印埠(Parallel Port)、一個遊戲/搖桿介面(GAME/Joystick I/O)，還有一組軟碟機控制介面(FDC Controller)，Super I/O晶片有時需要仰賴串列週邊介面快閃記憶體(Serial Peripheral Interface Flash Memory，SPIFlash)提供指令碼(Instruction code)讓Super I/O晶片內部的處理器(8051微處理器)正常工作，例如處理一些電腦開關機流程，甚至是硬體溫度與風扇的監控等。
然而，晶片設計廠商在設計時提出新的需求，希望能夠讓其它晶片組(Chip-set)也能夠分享到SPI Flash內部的儲存空間，因此透過與Super I/O晶片共用相同的串列週邊介面匯流排(SPI Bus)來存取。由於Chip-set具有極大的優先使用權，Chip-set必須能夠立刻拿到SPI Bus的使用權，當Chip-set取得使用權時會持續佔住SPI Bus，導致Super I/O晶片內部的處理器長時間無法自SPI Flash抓取指令碼執行工作、進而產生電腦硬體監控系統的失效，因此如何能夠解決Chip-set在長時間佔用SPI Bus的使用權時，Super I/O晶片也能夠有效監控電腦硬體監控系統，是一項重要課題。
有鑑於此，本發明提出一種輸出輸入控制裝置及其控制方法，藉以解決先前技術所述及的問題。
本發明提供一種輸出輸入控制裝置，其包括介面控制單元、唯讀記憶體、隨機存取記憶體、多工器以及微處理單元。介面控制單元通過一匯流排耦接外部的一記憶體裝置。唯讀記憶體存放一判斷程式碼。隨機存取記憶體存放一基本硬體運作程式碼。多工器用以切換介面控制單元、唯讀記憶體或隨機存取記憶體。微處理單元耦接介面控制單元與多工器，且微處理單元控制多工器的切換。
在本發明的一實施例中，當輸出輸入控制裝置通電之後，多工器預設切換至唯讀記憶體，微處理單元讀取並執行判斷程式碼後，微處理單元使多工器通過介面控制單元而切換至記憶體裝置，微處理單元讀取記憶體裝置的資料。
在本發明的一實施例中，當介面控制單元得知外部的一電子裝置欲佔用匯流排時，介面控制單元發出一停止訊號至微處理單元，而微處理單元停止從記憶體裝置讀取資料。
在本發明的一實施例中，輸出輸入控制裝置更包括一監視鐘。此監視鐘耦接於介面控制單元與微處理單元之間。其中當電子裝置已佔用匯流排時，介面控制單元向監視鐘發出一忙碌訊號，倘若監視鐘在一預設周期內持續收到忙碌訊號，則向微處理單元發出一重置訊號。
在本發明的一實施例中，當微處理單元收到重置訊號，微處理單元重置並使多工器切換至唯讀記憶體，且微處理單元讀取並執行判斷程式碼。
在本發明的一實施例中，當重置後的微處理單元執行完判斷程式碼，微處理單元更根據是否還收到忙碌訊號與否來進行切換，倘若收到忙碌訊號則使多工器切換至隨機存取記憶體，且微處理單元讀取並執行基本硬體運作程式碼，倘若未收到忙碌訊號則微處理單元使多工器切換至記憶體裝置，則微處理單元讀取記憶體裝置的資料。
在本發明的一實施例中，當多工器切換至隨機存取記憶體且微處理單元執行完基本硬體運作程式碼之後，微處理單元更根據是否還收到忙碌訊號與否來進行切換，倘若收到忙碌訊號則使多工器切換至唯讀記憶體，倘若未收到忙碌訊號則使多工器切換至記憶體裝置，且微處理單元讀取記憶體裝置的資料。
在本發明的一實施例中，匯流排為串列週邊介面匯流排。
在本發明的一實施例中，基本硬體運作程式碼為關聯於硬體監控或風扇控制。
在本發明的一實施例中，介面控制單元所耦接的記憶體裝置為快閃記憶體。
在本發明的一實施例中，輸出輸入控制裝置更與電子裝置整合至同一晶片上。
在本發明的一實施例中，輸出輸入控制裝置更與電子裝置整合至同一晶片封裝結構中。
從另一觀點來看，本發明再提供一種控制方法，適用於一輸出輸入控制裝置，此控制方法包括：輸出輸入控制裝置通過一匯流排耦接外部的一記憶體裝置；當輸出輸入控制裝置通電之後，其內部的一微處理單元從一唯讀記憶體讀取並執行一判斷程式碼；以及在初次執行完判斷程式碼後，微處理單元從記憶體裝置讀取資料。
在本發明的一實施例中，當出輸入控制裝置得知外部的一電子裝置欲佔用匯流排時，微處理單元停止從記憶體裝置讀取資料。
在本發明的一實施例中，當電子裝置已佔用匯流排時，倘若在一預設周期內持續被佔用時，則重置微處理單元。
在本發明的一實施例中，當微處理單元因匯流排被佔用而重置時，則微處理單元從唯讀記憶體讀取並執行判斷程式碼。
在本發明的一實施例中，當重置後的微處理單元執行完判斷程式碼，微處理單元更根據是否匯流排仍被佔用來進行切換，倘若匯流排被佔用，則微處理單元從輸出輸入控制裝置內的一隨機存取記憶體讀取並執行一基本硬體運作程式碼，倘若匯流排未被佔用，則微處理單元從記憶體裝置讀取資料。
在本發明的一實施例中，當微處理單元執行完基本硬體運作程式碼之後，微處理單元更根據是否匯流排仍被佔用來進行切換，倘若匯流排被佔用，則微處理單元從唯讀記憶體進行讀取，倘若匯流排未被佔用，則微處理單元從記憶體裝置讀取資料。
基於上述，本發明根據匯流排的使用狀態進行程式碼空間配置。當匯流排因佔用而忙碌時，微處理單元可從唯讀記憶體或隨機存取記憶體讀取並執行程式碼，可以適時地進行硬體監控或風扇控制，從而有效地解決傳統技術問題而避免控制系統不穩定或熱損壞。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
現將詳細參考本發明之實施例，並在附圖中說明所述實施例之實例。另外，凡可能之處，在圖式及實施方式中使用相同標號的元件/構件代表相同或類似部分。
圖1是依照本發明一實施例之控制系統的方塊圖。此控制系統100A包括一輸出輸入控制裝置(output input control apparatus，I/O control apparatus)200、一電子裝置210、一硬體裝置212及一記憶體裝置290，其中輸出輸入(I/O)控制裝置200包括一輸出輸入(Super I/O)晶片、電子裝置210包括一晶片或一晶片組(chip-set)，記憶體裝置290包括一快閃記憶體(flash memory)、隨機存取記憶體260、靜態隨機存取記憶體(static random access memory，SRAM)或動態隨機存取記憶體(dynamic random access memory，DRAM)。硬體裝置212包括一硬體溫度監控器、一風扇、串列埠(Serial Port，COM1&COM2)或一個平行列印埠(Parallel Port)。
基於圖1的系統架構，圖2是依照本發明另一實施例之控制系統100B的方塊圖，且將更詳細描述各構件與運作原理。請參閱第2圖所示，此實施例為輸出輸入(I/O)控制裝置200與電子裝置210及記憶體裝置290分別是位在不同晶片上，其中輸出輸入(I/O)控制裝置200分別與電子裝置210、硬體裝置212、記憶體裝置290連接，其中電子裝置210係經由輸出輸入(I/O)控制裝置200連接至記憶體裝置290。
其中輸出輸入(I/O)控制裝置200包括一微處理單元220、介面控制單元230、多工器240、唯讀記憶體(read-only memory，ROM)250、隨機存取記憶體(random access memory，RAM)260、一監視鐘(watchdog timer)270及一硬體暫存器280。介面控制單元230通過一匯流排IBUS_SPI耦接至記憶體裝置290，電子裝置210也耦接至介面控制單元230。微處理單元220耦接介面控制單元230與多工器240。唯讀記憶體250可存放判斷程式碼。隨機存取記憶體260可存放基本硬體運作程式碼。此基本硬體運作程式碼可以為關聯於硬體監控或風扇控制，但不以此為限。微處理單元220控制多工器240的切換，而多工器240用以切換介面控制單元230、唯讀記憶體250或隨機存取記憶體260的其中一條路徑。此監視鐘270耦接於微處理單元220與介面控制單元230之間。此硬體暫存器280用以儲存一串列週邊介面重置旗標(SPI Reset Flag)。
當整個控制系統100B通電運轉後，輸出輸入(I/O)控制裝置200內之微處理單元220使多工器240先行切換至隨機存取記憶體260讀取並執行基本硬體運作程式碼，讓微處理單元220可以運作硬體裝置212的基本控制程式，同時微處理單元220將硬體暫存器280內的SPI Reset Flag與儲存在唯讀記憶體250之一判斷程式碼相互比對，然而因控制系統100B是剛開始通電運轉，因此電子裝置210應不與輸出輸入控制裝置200共享記憶體裝置290內的儲存空間，因此相互比對之結果應是匯流排IBUS_SPI之使用權未被電子裝置210佔用，此時微處理單元220會經由介面控制單元230向記憶體裝置290讀取指令碼(Instruction code)而進行工作，例如處理一些電腦開關機流程、硬體溫度監控與風扇的監控等。
電子裝置210可經由介面控制單元230傳輸資料至記憶體裝置290內儲存，電子裝置210與輸出輸入(I/O)控制裝置200共享記憶體裝置290內的儲存空間，其中電子裝置210對於記憶體裝置290有較高的使用權限。
因此當電子裝置210要傳輸資料至記憶體裝置290時，電子裝置210發出一介面主控制訊號SSPI至介面控制單元230，於是介面控制單元230得知此事件，且介面控制單元230發出停止訊號SSTOP至微處理單元220，而微處理單元220停止從記憶體裝置290讀取資料。此時電子裝置210已佔用匯流排IBUS_SPI之使用權，介面控制單元230向監視鐘270發出一忙碌訊號SBUSY，倘若監視鐘270在一預設時間內持續收到這忙碌訊號SBUSY或在一預設周期內使用頻率高於一設定值時，則向微處理單元220發出一重置訊號SRST。並且監視鐘270也會儲存串列週邊介面重置旗標(SPI Reset Flag)至硬體暫存器280內，此SPI Reset Flag為1或其它更複雜之訊號。
當微處理單元220收到重置訊號SRST，微處理單元220重置並發出切換控制訊號SMCU_ROM_EN、SRAMCODE_EN至多工器240。於是，多工器240切換至唯讀記憶體250，微處理單元220讀取儲存在唯讀記憶體250之一判斷程式碼，判斷匯流排IBUS_SPI會不會持續被佔用，另一方面，介面控制單元230可適時地發出岔斷訊號SIRQ，請求電子裝置210的晶片組不要頻繁地或持續地佔用匯流排IBUS_SPI。
微處理單元220將硬體暫存器280內的SPI Reset Flag與判斷程式碼相互比對，若比對結果為電子裝置210會持續或高頻率的佔用匯流排IBUS_SPI之使用權，則微處理單元220使多工器240切換至隨機存取記憶體260讀取並執行基本硬體運作程式碼，讓微處理單元220可以運作硬體裝置212的基本控制程式。
若比對結果為匯流排IBUS_SPI之使用權已被電子裝置210釋放，微處理單元220也會通知多工器240切換至介面控制單元230，使介面控制單元230不再發出忙碌訊號SBUSY至監視鐘270內，同時微處理單元220會經由介面控制單元230向記憶體裝置290讀取指令碼而進行工作。監視鐘270也可以將硬體暫存器280內之SPI Reset Flag清除。
因此應用本發明控制系統之電子裝置，可以適時地進行硬體監控或風扇控制，從而有效地解決傳統技術問題，且可避免電子裝置不穩定或熱損壞。
此外，本發明之輸出輸入(I/O)控制裝置200與電子裝置210可整合至一單一晶片，或輸出輸入(I/O)控制裝置200與電子裝置210及記憶體裝置290可整合至一單一晶片或單一晶片封裝結構(chip packaging structure)之中，或輸出輸入(I/O)控制裝置200與電子裝置210及記憶體裝置290分別是位在不同晶片上。
圖3是依照本發明一實施例之記憶體控制系統的切換示意圖。圖4是依照本發明一實施例之程式碼空間的示意圖。請合併參閱圖3和圖4。微處理單元220的程式碼空間SSPACE1~SSPACE4是由唯讀記憶體250、記憶體裝置290以及隨機存取記憶體260所共同合成。其中程式碼空間SSPACE1、SSPACE2、SSPACE3、SSPACE4分別為位址Add1~Add2、Add2~Add3、Add3~Add4、Add4~Add5。記憶體裝置290的程式碼空間包含SSPACE1~SSPACE4；記憶體裝置290與唯讀記憶體250共用位址Add1~Add2；以及記憶體裝置290與隨機存取記憶體260共用位址Add3~Add4。
另一方面，微處理單元220可以發出切換控制訊號SMCU_ROM_EN，以使微處理單元220切換於唯讀記憶體250或記憶體裝置290之間，以讀取判斷程式碼。微處理單元220還可以發出切換控制訊號SRAMCODE_EN，以使微處理單元220切換於記憶體裝置290或隨機存取記憶體260之間，以讀取基本硬體運作程式碼。
為了使本領域具有通常知識者能更瞭解本實施例之精神，圖5是依照本發明一實施例之切換流程的示意圖。請合併參閱圖2和圖5。第一路徑Route1代表的是當輸出輸入控制裝置200通電之後，預設微處理單元220的程式碼空間被切換在唯讀記憶體(ROM)模式。在ROM模式時，微處理單元220可以透過硬體暫存器280內的SPI Reset Flag來了解是否經由正常上電程序而進入ROM模式，還是因為被其他原因。例如，匯流排IBUS_SPI忙碌時會導致監視鐘270發出重置訊號SRST，進而使微處理單元220被切回ROM模式。
在ROM模式，倘若非匯流排IBUS_SPI忙碌造成微處理單元220的重置，則走第二路徑Route2的快閃(FLASH)模式。亦即，在正常使用情況下，對微處理單元220進行重置之後，切到記憶體裝置290。
在FLASH模式，當匯流排IBUS_SPI忙碌並持續一段時間，監視鐘270發出重置訊號SRST，使得微處理單元220進行重置。此時微處理單元220的程式碼空間會如第三路徑Route3被切回ROM模式。此時，微處理單元220同樣地可以透過硬體之暫存器281內的SPI Reset Flag來了解，以得知此事件是因為監視鐘270發出的重置訊號SRST而進入ROM模式。
重置後的微處理單元220執行完ROM模式的判斷程式碼之後，倘若匯流排IBUS_SPI仍然忙碌，微處理單元220接著如第四路徑Route4到隨機存取記憶體260上面去讀取相關基本硬體運作的指令碼。最後，待匯流排IBUS_SPI忙碌被釋放掉後，或是電子裝置210的使用率不是那麼的頻繁，微處理單元220可以經由第五路徑Route5回到FLASH模式來執行指令碼。
基於上述實施例所揭示的內容，可以彙整出一種通用的控制方法。更清楚來說，圖6繪示為本發明一實施例之控制方法的流程圖。請參閱圖6，本實施例之控制方法可以包括以下步驟：
如步驟S601所示，輸出輸入控制裝置通過匯流排耦接外部的記憶體裝置。
接著如步驟S603所示，當整個控制系統通電之後，輸出輸入控制裝置內部的微處理單元在預設模式之下，從唯讀記憶體讀取並執行一判斷程式碼。
接著如步驟S605所示，在初次執行完判斷程式碼後，微處理單元從記憶體裝置讀取資料。
接著如步驟S607所示，微處理單元判斷是否外部的一電子裝置欲佔用匯流排。倘若此判斷結果為否，則如步驟S609，微處理單元從記憶體裝置讀取資料。接著，再回到步驟S607進行另一次的判斷與執行的循環程序。
倘若在步驟S607的判斷結果為是，則如步驟S611所示，微處理單元停止從記憶體裝置讀取資料。接著如步驟S613所示，判斷在一預設周期內是否匯流排持續被佔用。倘若匯流排在一預設周期內未持續被佔用，則如步驟S609所示，微處理單元從記憶體裝置讀取資料。
在步驟S613，倘若匯流排在一預設周期內持續被佔用，則如步驟S615所示，重置微處理單元。接著，如步驟S617所示，微處理單元從唯讀記憶體讀取並執行判斷程式碼。接著，如步驟S619所示，判斷是否匯流排仍持續被佔用。倘若匯流排未持續被佔用，則如步驟S609所示，微處理單元從記憶體裝置讀取資料。
在步驟S619，倘若匯流排仍持續被佔用，則如步驟S621所示，微處理單元從隨機存取記憶體讀取並執行基本硬體運作程式碼。接著，再回到步驟S607進行另一次的判斷與執行的程序。
綜上所述，本發明根據匯流排的使用狀態進行程式碼空間配置。當匯流排因佔用而忙碌時，微處理單元可從唯讀記憶體或隨機存取記憶體讀取並執行程式碼，可以適時地進行硬體監控或風扇控制，從而有效地解決傳統技術問題而避免控制系統不穩定或熱損壞。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
100A、100B．．．控制系統
200．．．輸出輸入控制裝置
210．．．電子裝置
212．．．硬體裝置
220．．．微處理單元
230．．．介面控制單元
240．．．多工器
250．．．唯讀記憶體
260．．．隨機存取記憶體
270．．．監視鐘
280．．．硬體暫存器
290．．．記憶體裝置
Add1~Add4．．．位址
IBUS_SPI．．．匯流排
Route1．．．第一路徑
Route2．．．第二路徑
Route3．．．第三路徑
Route4．．．第四路徑
Route5．．．第五路徑
SBUSY．．．忙碌訊號
SIRQ．．．岔斷訊號
SSPI．．．介面主控制訊號
SRST．．．重置訊號
SSTOP．．．停止訊號
SSPACE1~SSPACE4．．．程式碼空間
SMCU_ROM_EN、SRAMCODE_EN．．．切換控制訊號
S601~S621．．．控制方法的各步驟
下面的所附圖式是本發明的說明書的一部分，繪示了本發明的示例實施例，所附圖式與說明書的描述一起說明本發明的原理。
圖1是依照本發明一實施例之控制系統的方塊圖。
圖2是依照本發明另一實施例之控制系統的方塊圖。
圖3是依照本發明一實施例之記憶體控制系統的切換示意圖。
圖4是依照本發明一實施例之程式碼空間的示意圖。
圖5是依照本發明一實施例之切換流程的示意圖。
圖6繪示為本發明一實施例之控制方法的流程圖。
100B．．．控制系統
200．．．輸出輸入控制裝置
210．．．電子裝置
212．．．硬體裝置
220．．．微處理單元
230．．．介面控制單元
240．．．多工器
250．．．唯讀記憶體
260．．．隨機存取記憶體
270．．．監視鐘
280．．．硬體暫存器
290．．．記憶體裝置
IBUS_SPI．．．匯流排
SBUSY．．．忙碌訊號
SIRQ．．．岔斷訊號
SSPI．．．介面主控制訊號
SRST．．．重置訊號
SSTOP．．．停止訊號
SMCU_ROM_EN、SRAMCODE_EN．．．切換訊號

Claims (20)

  1. 一種輸出輸入控制裝置，包括：一介面控制單元，通過一匯流排耦接外部的一記憶體裝置；一唯讀記憶體，存放一判斷程式碼；一隨機存取記憶體，存放一基本硬體運作程式碼；一多工器，用以切換該介面控制單元、該唯讀記憶體或該隨機存取記憶體；以及一微處理單元，耦接該介面控制單元與該多工器，該微處理單元控制該多工器的切換。
  2. 如申請專利範圍第1項所述之輸出輸入控制裝置，其中當該輸出輸入控制裝置通電之後，該多工器預設切換至該唯讀記憶體，該微處理單元讀取並執行該判斷程式碼後，該微處理單元使該多工器通過該介面控制單元而切換至該記憶體裝置，該微處理單元讀取該記憶體裝置的資料。
  3. 如申請專利範圍第2項所述之輸出輸入控制裝置，其中當該介面控制單元得知外部的一電子裝置欲佔用該匯流排時，該介面控制單元發出一停止訊號至該微處理單元，而該微處理單元停止從該記憶體裝置讀取資料。
  4. 如申請專利範圍第3項所述之輸出輸入控制裝置更包括：一監視鐘，耦接於該介面控制單元與該微處理單元之間；其中當該電子裝置已佔用該匯流排時，該介面控制單元向該監視鐘發出一忙碌訊號，倘若該監視鐘在一預設周期內持續收到該忙碌訊號，則向該微處理單元發出一重置訊號。
  5. 如申請專利範圍第4項所述之輸出輸入控制裝置，其中當該微處理單元收到該重置訊號，該微處理單元重置並使該多工器切換至該唯讀記憶體，且該微處理單元讀取並執行該判斷程式碼。
  6. 如申請專利範圍第5項所述之輸出輸入控制裝置，其中當重置後的該微處理單元執行完該判斷程式碼，該微處理單元更根據是否還收到該忙碌訊號與否來進行切換，倘若收到該忙碌訊號則使該多工器切換至該隨機存取記憶體，且該微處理單元讀取並執行該基本硬體運作程式碼，倘若未收到該忙碌訊號則該微處理單元使該多工器切換至該記憶體裝置，則該微處理單元讀取該記憶體裝置的資料。
  7. 如申請專利範圍第6項所述之輸出輸入控制裝置，其中當該多工器切換至該隨機存取記憶體且該微處理單元執行完該基本硬體運作程式碼之後，該微處理單元更根據是否還收到該忙碌訊號與否來進行切換，倘若收到該忙碌訊號則使該多工器切換至該唯讀記憶體，倘若未收到該忙碌訊號則使該多工器切換至該記憶體裝置，且該微處理單元讀取該記憶體裝置的資料。
  8. 如申請專利範圍第1項所述之輸出輸入控制裝置，其中該匯流排為串列週邊介面匯流排。
  9. 如申請專利範圍第1項所述之輸出輸入控制裝置，其中該基本硬體運作程式碼為關聯於硬體監控或風扇控制。
  10. 如申請專利範圍第1項所述之輸出輸入控制裝置，其中該介面控制單元所耦接的該記憶體裝置為快閃記憶體。
  11. 如申請專利範圍第3項所述之輸出輸入控制裝置，更與該電子裝置整合至同一晶片上。
  12. 如申請專利範圍第3項所述之輸出輸入控制裝置，更與該電子裝置整合至同一晶片封裝結構中。
  13. 一種控制方法，適用於一輸出輸入控制裝置，該控制方法包括：該輸出輸入控制裝置通過一匯流排耦接外部的一記憶體裝置；當該輸出輸入控制裝置通電之後，其內部的一微處理單元從一唯讀記憶體讀取並執行一判斷程式碼；以及在初次執行完該判斷程式碼後，該微處理單元從該記憶體裝置讀取資料。
  14. 如申請專利範圍第13項所述之控制方法，其中當該輸出輸入控制裝置得知外部的一電子裝置欲佔用該匯流排時，該微處理單元停止從該記憶體裝置讀取資料。
  15. 如申請專利範圍第14項所述之控制方法，其中當該電子裝置已佔用該匯流排時，倘若在一預設周期內持續被佔用時，則重置該微處理單元。
  16. 如申請專利範圍第15項所述之控制方法，其中當該微處理單元因該匯流排被佔用而重置時，則該微處理單元從該唯讀記憶體讀取並執行該判斷程式碼。
  17. 如申請專利範圍第16項所述之控制方法，其中當重置後的該微處理單元執行完該判斷程式碼，該微處理單元更根據是否該匯流排仍被佔用來進行切換，倘若該匯流排被佔用，則該微處理單元從該輸出輸入控制裝置內的一隨機存取記憶體讀取並執行一基本硬體運作程式碼，倘若該匯流排未被佔用，則該微處理單元從該記憶體裝置讀取資料。
  18. 如申請專利範圍第17項所述之控制方法，其中當該微處理單元執行完該基本硬體運作程式碼之後，該微處理單元更根據是否該匯流排仍被佔用來進行切換，倘若該匯流排被佔用，則該微處理單元從該唯讀記憶體進行讀取，倘若該匯流排未被佔用，則該微處理單元從該記憶體裝置讀取資料。
  19. 如申請專利範圍第14項所述之控制方法，其中該輸出輸入控制裝置更與該電子裝置整合至同一晶片上。
  20. 如申請專利範圍第14項所述之控制方法，其中該輸出輸入控制裝置更與該電子裝置整合至同一晶片封裝結構中。
TW101107195A 2012-03-03 2012-03-03 輸出輸入控制裝置與其控制方法 TWI464593B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW101107195A TWI464593B (zh) 2012-03-03 2012-03-03 輸出輸入控制裝置與其控制方法
CN201210133483.3A CN103294619B (zh) 2012-03-03 2012-05-02 输出输入控制装置与其控制方法
US13/762,375 US9213663B2 (en) 2012-03-03 2013-02-08 Output input control apparatus and control method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW101107195A TWI464593B (zh) 2012-03-03 2012-03-03 輸出輸入控制裝置與其控制方法

Publications (2)

Publication Number Publication Date
TW201337569A true TW201337569A (zh) 2013-09-16
TWI464593B TWI464593B (zh) 2014-12-11

Family

ID=49043497

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101107195A TWI464593B (zh) 2012-03-03 2012-03-03 輸出輸入控制裝置與其控制方法

Country Status (3)

Country Link
US (1) US9213663B2 (zh)
CN (1) CN103294619B (zh)
TW (1) TWI464593B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7855916B2 (en) 2007-10-24 2010-12-21 Rao G R Mohan Nonvolatile memory systems with embedded fast read and write memories

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4603236A (en) * 1983-10-11 1986-07-29 Gte Communication Systems Corp. Secretarial answering system with distributed processing
TW510992B (en) * 2001-05-11 2002-11-21 Realtek Semiconductor Corp PCI device and method with shared expansion memory interface
JP4136359B2 (ja) * 2001-11-15 2008-08-20 株式会社ルネサステクノロジ マイクロコンピュータ
US7133972B2 (en) * 2002-06-07 2006-11-07 Micron Technology, Inc. Memory hub with internal cache and/or memory access prediction
US7949883B2 (en) * 2004-06-08 2011-05-24 Hrl Laboratories, Llc Cryptographic CPU architecture with random instruction masking to thwart differential power analysis
CN100504782C (zh) * 2006-12-18 2009-06-24 纬创资通股份有限公司 避免基本输出入系统程序更新失败的计算机系统
TWI350451B (en) 2007-09-06 2011-10-11 Ite Tech Inc Integrated memory control apparatus
US7970978B2 (en) * 2008-05-27 2011-06-28 Initio Corporation SSD with SATA and USB interfaces
JP5526697B2 (ja) * 2009-10-14 2014-06-18 ソニー株式会社 ストレージ装置およびメモリシステム

Also Published As

Publication number Publication date
CN103294619B (zh) 2015-12-02
US20130232286A1 (en) 2013-09-05
US9213663B2 (en) 2015-12-15
CN103294619A (zh) 2013-09-11
TWI464593B (zh) 2014-12-11

Similar Documents

Publication Publication Date Title
US20070033369A1 (en) Reconfigurable integrated circuit device
EP3436958B1 (en) Low power memory throttling
JPH0863354A (ja) コンピュータプロセッシングを行うための装置及び方法
US20080178024A1 (en) Multilayered bus system
US20160267047A1 (en) Low-Pin Microcontroller Device With Multiple Independent Microcontrollers
JP2006228194A (ja) 内部メモリデバイス間の直接的データ移動が可能な複合メモリチップおよびデータ移動方法
JP2002215259A (ja) マルチコアｄｓｐ機器用の共有装置のクロック確保システム
JP5824472B2 (ja) メモリーアクセス制御システム及び画像形成装置
JP3693013B2 (ja) データ処理システム、アレイ型プロセッサ、データ処理装置、コンピュータプログラム、情報記憶媒体
JP2009296195A (ja) 複数のｃｐｕコアを備えたｆｐｇａを用いた暗号装置
TWI464593B (zh) 輸出輸入控制裝置與其控制方法
JP2005293596A (ja) データ要求のアービトレーション
JP2010003151A (ja) データ処理装置
JP3861898B2 (ja) データ処理システム、アレイ型プロセッサ、データ処理装置、コンピュータプログラム、情報記憶媒体
JPH0855097A (ja) データ処理システム及びそのメモリアクセス方法
US9081673B2 (en) Microprocessor and memory access method
JP2005107873A (ja) 半導体集積回路
JPS63310060A (ja) マルチプロセツサシステム
JP6535516B2 (ja) マルチ・プログラマブルデバイス・システムとその制御方法
JPH09311812A (ja) マイクロコンピュータ
JP2010049511A (ja) 共有メモリへのアクセス方式およびマルチｃｐｕ構成のプログラマブルコントローラ
JP2008305215A (ja) バスシステム
JP2003330871A (ja) データ転送装置
JP5899152B2 (ja) メモリーアクセス制御システム及び画像形成装置
JP2001255902A (ja) デュアルポートメモリ、そのデータ転送方法、及びデュアルポートメモリを用いる制御システム