CN103294619A - 输出输入控制装置与其控制方法 - Google Patents

Abstract

本发明的一实施例公开了一种输出输入控制装置与其控制方法。此输出输入控制装置包括接口控制单元、唯读存储器、随机存取存储器、多工器以及微处理单元。接口控制单元通过一总线耦接至位在输出输入控制装置外部的一存储器装置。唯读存储器存放一判断程序码。随机存取存储器存放一基本硬件运作程序码。微处理单元控制多工器，以切换接口控制单元、唯读存储器或随机存取存储器。当总线未忙碌时，微处理单元可从存储器装置读取数据。当总线因占用而忙碌时，微处理单元可从唯读存储器或随机存取存储器读取并执行程序码，以避免电脑系统不稳定或热损坏。

Description

输出输入控制装置与其控制方法

技术领域

本发明涉及一种输出输入控制技术，且特别是有关于一种可应用于串行周边接口的输出输入控制装置与其控制方法。

背景技术

现今输出入(Super I/O)芯片一直是主机板上的固定元件，Surper I/O芯片整合较为中低速率的接口，以定义而论最少都有整合2S、1P、1G、1FD，也就是具备两个串行端口(Serial Port，COM1&COM2)、一个平行列印端口(Parallel Port)、一个游戏/摇杆接口(GAME/Joystick I/O)，还有一组软盘机控制接口(FDC Controller)，Super I/O芯片有时需要仰赖串行周边接口快闪存储器(Serial Peripheral Interface Flash Memory，SPI Flash)提供指令码(Instruction code)让Super I/O芯片内部的处理器(8051微处理器)正常工作，例如处理一些电脑开关机流程，甚至是硬件温度与风扇的监控等。

然而，芯片设计厂商在设计时提出新的需求，希望能够让其它芯片组(Chip-set)也能够分享到SPI Flash内部的储存空间，因此通过与Super I/O芯片共用相同的串行周边接口总线(SPI Bus)来存取。由于Chip-set具有极大的优先使用权，Chip-set必须能够立刻拿到SPI Bus的使用权，当Chip-set取得使用权时会持续占住SPI Bus，导致Super I/O芯片内部的处理器长时间无法自SPI Flash抓取指令码执行工作、进而产生电脑硬件监控系统的失效，因此如何能够解决Chip-set在长时间占用SPI Bus的使用权时，Super I/O芯片也能够有效监控电脑硬件监控系统，是一项重要课题。

发明内容

有鉴于此，本发明提出一种输出输入控制装置及其控制方法，藉以解决先前技术所述及的问题。

本发明提供一种输出输入控制装置，其包括接口控制单元、唯读存储器、随机存取存储器、多工器以及微处理单元。接口控制单元通过一总线耦接外部的一存储器装置。唯读存储器存放一判断程序码。随机存取存储器存放一基本硬件运作程序码。多工器用以切换接口控制单元、唯读存储器或随机存取存储器。微处理单元耦接接口控制单元与多工器，且微处理单元控制多工器的切换。

在本发明的一实施例中，当输出输入控制装置通电之后，多工器预设切换至唯读存储器，微处理单元读取并执行判断程序码后，微处理单元使多工器通过接口控制单元而切换至存储器装置，微处理单元读取存储器装置的数据。

在本发明的一实施例中，当接口控制单元得知外部的一电子装置欲占用总线时，接口控制单元发出一停止信号至微处理单元，而微处理单元停止从存储器装置读取数据。

在本发明的一实施例中，输出输入控制装置更包括一监视钟。此监视钟耦接于接口控制单元与微处理单元之间。其中当电子装置已占用总线时，接口控制单元向监视钟发出一忙碌信号，倘若监视钟在一预设周期内持续收到忙碌信号，则向微处理单元发出一重置信号。

在本发明的一实施例中，当微处理单元收到重置信号，微处理单元重置并使多工器切换至唯读存储器，且微处理单元读取并执行判断程序码。

在本发明的一实施例中，当重置后的微处理单元执行完判断程序码，微处理单元更根据是否还收到忙碌信号与否来进行切换，倘若收到忙碌信号则使多工器切换至随机存取存储器，且微处理单元读取并执行基本硬件运作程序码，倘若未收到忙碌信号则微处理单元使多工器切换至存储器装置，则微处理单元读取存储器装置的数据。

在本发明的一实施例中，当多工器切换至随机存取存储器且微处理单元执行完基本硬件运作程序码之后，微处理单元更根据是否还收到忙碌信号与否来进行切换，倘若收到忙碌信号则使多工器切换至唯读存储器，倘若未收到忙碌信号则使多工器切换至存储器装置，且微处理单元读取存储器装置的数据。

在本发明的一实施例中，总线为串行周边接口总线。

在本发明的一实施例中，基本硬件运作程序码为关联于硬件监控或风扇控制。

在本发明的一实施例中，接口控制单元所耦接的存储器装置为快闪存储器。

在本发明的一实施例中，输出输入控制装置更与电子装置整合至同一芯片上。

在本发明的一实施例中，输出输入控制装置更与电子装置整合至同一芯片封装结构中。

从另一观点来看，本发明再提供一种控制方法，适用于一输出输入控制装置，此控制方法包括：输出输入控制装置通过一总线耦接外部的一存储器装置；当输出输入控制装置通电之后，其内部的一微处理单元从一唯读存储器读取并执行一判断程序码；以及在初次执行完判断程序码后，微处理单元从存储器装置读取数据。

在本发明的一实施例中，当出输入控制装置得知外部的一电子装置欲占用总线时，微处理单元停止从存储器装置读取数据。

在本发明的一实施例中，当电子装置已占用总线时，倘若在一预设周期内持续被占用时，则重置微处理单元。

在本发明的一实施例中，当微处理单元因总线被占用而重置时，则微处理单元从唯读存储器读取并执行判断程序码。

在本发明的一实施例中，当重置后的微处理单元执行完判断程序码，微处理单元更根据是否总线仍被占用来进行切换，倘若总线被占用，则微处理单元从输出输入控制装置内的一随机存取存储器读取并执行一基本硬件运作程序码，倘若总线未被占用，则微处理单元从存储器装置读取数据。

在本发明的一实施例中，当微处理单元执行完基本硬件运作程序码之后，微处理单元更根据是否总线仍被占用来进行切换，倘若总线被占用，则微处理单元从唯读存储器进行读取，倘若总线未被占用，则微处理单元从存储器装置读取数据。

基于上述，本发明根据总线的使用状态进行程序码空间配置。当总线因占用而忙碌时，微处理单元可从唯读存储器或随机存取存储器读取并执行程序码，可以适时地进行硬件监控或风扇控制，从而有效地解决传统技术问题而避免控制系统不稳定或热损坏。

附图说明

下面的所附图式是本发明的说明书的一部分，绘示了本发明的示例实施例，所附图式与说明书的描述一起说明本发明的原理。

图1是依照本发明一实施例的控制系统的方块图。

图2是依照本发明另一实施例的控制系统的方块图。

图3是依照本发明一实施例的存储器控制系统的切换示意图。

图4是依照本发明一实施例的程序码空间的示意图。

图5是依照本发明一实施例的切换流程的示意图。

图6绘示为本发明一实施例的控制方法的流程图。

附图标号：

100A、100B：控制系统

200：输出输入控制装置

210：电子装置

212：硬件装置

220：微处理单元

230：接口控制单元

240：多工器

250：唯读存储器

260：随机存取存储器

270：监视钟

280：硬件暂存器

290：存储器装置

Add₁～Add₄：地址

I_{BUS_SPI}：总线

Route₁：第一路径

Route₂：第二路径

Route₃：第三路径

Route₄：第四路径

Route₅：第五路径

S_BUSY：忙碌信号

S_IRQ：岔断信号

S_SPI：接口主控制信号

S_RST：重置信号

S_STOP：停止信号

S_SPACE1～S_SPACE4：程序码空间

S_{MCU_ROM_EN}、S_{RAMCODE_EN}：切换控制信号

S601～S621：控制方法的各步骤

具体实施方式

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附图式作详细说明如下。

现将详细参考本发明的实施例，并在附图中说明所述实施例的实例。另外，凡可能之处，在图式及实施方式中使用相同标号的元件/构件代表相同或类似部分。

图1是依照本发明一实施例的控制系统的方块图。此控制系统100A包括一输出输入控制装置(output input control apparatus，I/O control apparatus)200、一电子装置210、一硬件装置212及一存储器装置290，其中输出输入(I/O)控制装置200包括一输出输入(Super I/O)芯片、电子装置210包括一芯片或一芯片组(chip-set)，存储器装置290包括一快闪存储器(flash memory)、随机存取存储器260、静态随机存取存储器(static random access memory，SRAM)或动态随机存取存储器(dynamic random access memory，DRAM)。硬件装置212包括一硬件温度监控器、一风扇、串行端口(Serial Port，COM1&COM2)或一个平行列印端口(Parallel Port)。

基于图1的系统架构，图2是依照本发明另一实施例的控制系统100B的方块图，且将更详细描述各构件与运作原理。请参阅图2所示，此实施例为输出输入(I/O)控制装置200与电子装置210及存储器装置290分别是位在不同芯片上，其中输出输入(I/O)控制装置200分别与电子装置210、硬件装置212、存储器装置290连接，其中电子装置210经由输出输入(I/O)控制装置200连接至存储器装置290。

其中输出输入(I/O)控制装置200包括一微处理单元220、接口控制单元230、多工器240、唯读存储器(read-only memory，ROM)250、随机存取存储器(random access memory，RAM)260、一监视钟(watchdog timer)270及一硬件暂存器280。接口控制单元230通过一总线I_{BUS_SPI}耦接至存储器装置290，电子装置210也耦接至接口控制单元230。微处理单元220耦接接口控制单元230与多工器240。唯读存储器250可存放判断程序码。随机存取存储器260可存放基本硬件运作程序码。此基本硬件运作程序码可以为关联于硬件监控或风扇控制，但不以此为限。微处理单元220控制多工器240的切换，而多工器240用以切换接口控制单元230、唯读存储器250或随机存取存储器260的其中一条路径。此监视钟270耦接于微处理单元220与接口控制单元230之间。此硬件暂存器280用以储存一串行周边接口重置旗标(SPIReset Flag)。

当整个控制系统100B通电运转后，输出输入(I/O)控制装置200内的微处理单元220使多工器240先行切换至随机存取存储器260读取并执行基本硬件运作程序码，让微处理单元220可以运作硬件装置212的基本控制程序，同时微处理单元220将硬件暂存器280内的SPI Reset Flag与储存在唯读存储器250的一判断程序码相互比对，然而因控制系统100B是刚开始通电运转，因此电子装置210应不与输出输入控制装置200共享存储器装置290内的储存空间，因此相互比对的结果应是总线I_{BUS_SPI}的使用权未被电子装置210占用，此时微处理单元220会经由接口控制单元230向存储器装置290读取指令码(Instruction code)而进行工作，例如处理一些电脑开关机流程、硬件温度监控与风扇的监控等。

电子装置210可经由接口控制单元230传输数据至存储器装置290内储存，电子装置210与输出输入(I/O)控制装置200共享存储器装置290内的储存空间，其中电子装置210对于存储器装置290有较高的使用权限。

因此当电子装置210要传输数据至存储器装置290时，电子装置210发出一接口主控制信号S_SPI至接口控制单元230，于是接口控制单元230得知此事件，且接口控制单元230发出停止信号S_STOP至微处理单元220，而微处理单元220停止从存储器装置290读取数据。此时电子装置210已占用总线I_{BUS_SPI}的使用权，接口控制单元230向监视钟270发出一忙碌信号S_BUSY，倘若监视钟270在一预设时间内持续收到这忙碌信号S_BUSY或在一预设周期内使用频率高于一设定值时，则向微处理单元220发出一重置信号S_RST。并且监视钟270也会储存串行周边接口重置旗标(SPI Reset Flag)至硬件暂存器280内，此SPI Reset Flag为1或其它更复杂的信号。

当微处理单元220收到重置信号S_RST，微处理单元220重置并发出切换控制信号S_{MCU_ROM_EN}、S_{RAMCODE_EN}至多工器240。于是，多工器240切换至唯读存储器250，微处理单元220读取储存在唯读存储器250的一判断程序码，判断总线I_{BUS_SPI}会不会持续被占用，另一方面，接口控制单元230可适时地发出岔断信号S_IRQ，请求电子装置210的芯片组不要频繁地或持续地占用总线I_{BUS_SPI}。

微处理单元220将硬件暂存器280内的SPI_Reset_Flag与判断程序码相互比对，若比对结果为电子装置210会持续或高频率的占用总线I_{BUS_SPI}的使用权，则微处理单元220使多工器240切换至随机存取存储器260读取并执行基本硬件运作程序码，让微处理单元220可以运作硬件装置212的基本控制程序。

若比对结果为总线I_{BUS_SPI}的使用权已被电子装置210释放，微处理单元220也会通知多工器240切换至接口控制单元230，使接口控制单元230不再发出忙碌信号S_BUSY至监视钟270内，同时微处理单元220会经由接口控制单元230向存储器装置290读取指令码而进行工作。监视钟270也可以将硬件暂存器280内的SPI Reset Flag清除。

因此应用本发明控制系统的电子装置，可以适时地进行硬件监控或风扇控制，从而有效地解决传统技术问题，且可避免电子装置不稳定或热损坏。

此外，本发明的输出输入(I/O)控制装置200与电子装置210可整合至一单一芯片，或输出输入(I/O)控制装置200与电子装置210及存储器装置290可整合至一单一芯片或单一芯片封装结构(chip packaging structure)之中，或输出输入(I/O)控制装置200与电子装置210及存储器装置290分别是位在不同芯片上。

图3是依照本发明一实施例的存储器控制系统的切换示意图。图4是依照本发明一实施例的程序码空间的示意图。请合并参阅图3和图4。微处理单元220的程序码空间S_SPACE1～S_SPACE4是由唯读存储器250、存储器装置290以及随机存取存储器260所共同合成。其中程序码空间S_SPACE1、S_SPACE2、S_SPACE3、S_SPACE4分别为地址Add₁～Add₂、Add₂～Add₃、Add₃～Add₄、Add₄～Add₅。存储器装置290的程序码空间包含S_SPACE1～S_SPACE4；存储器装置290与唯读存储器250共用地址Add₁～Add₂；以及存储器装置290与随机存取存储器260共用地址Add₃～Add₄。

另一方面，微处理单元220可以发出切换控制信号S_{MCU_ROM_EN}，以使微处理单元220切换于唯读存储器250或存储器装置290之间，以读取判断程序码。微处理单元220还可以发出切换控制信号S_{RAMCODE_EN}，以使微处理单元220切换于存储器装置290或随机存取存储器260之间，以读取基本硬件运作程序码。

为了使本领域具有通常知识者能更了解本实施例的精神，图5是依照本发明一实施例的切换流程的示意图。请合并参阅图2和图5。第一路径Route₁代表的是当输出输入控制装置200通电之后，预设微处理单元220的程序码空间被切换在唯读存储器(ROM)模式。在ROM模式时，微处理单元220可以通过硬件暂存器280内的SPI Reset Flag来了解是否经由正常上电程序而进入ROM模式，还是因为被其他原因。例如，总线I_{BUS_SPI}忙碌时会导致监视钟270发出重置信号S_RST，进而使微处理单元220被切回ROM模式。

在ROM模式，倘若非总线I_{BUS_SPI}忙碌造成微处理单元220的重置，则走第二路径Route₂的快闪(FLASH)模式。亦即，在正常使用情况下，对微处理单元220进行重置之后，切到存储器装置290。

在FLASH模式，当总线I_{BUS_SPI}忙碌并持续一段时间，监视钟270发出重置信号S_RST，使得微处理单元220进行重置。此时微处理单元220的程序码空间会如第三路径Route₃被切回ROM模式。此时，微处理单元220同样地可以通过硬件的暂存器281内的SPI Reset Flag来了解，以得知此事件是因为监视钟270发出的重置信号S_RST而进入ROM模式。

重置后的微处理单元220执行完ROM模式的判断程序码之后，倘若总线I_{BUS_SPI}仍然忙碌，微处理单元220接着如第四路径Route ₄到随机存取存储器260上面去读取相关基本硬件运作的指令码。最后，待总线I_{BUS_SPI}忙碌被释放掉后，或是电子装置210的使用率不是那么的频繁，微处理单元220可以经由第五路径Route₅回到FLASH模式来执行指令码。

基于上述实施例所揭示的内容，可以汇整出一种通用的控制方法。更清楚来说，图6绘示为本发明一实施例的控制方法的流程图。请参阅图6，本实施例的控制方法可以包括以下步骤：

如步骤S601所示，输出输入控制装置通过总线耦接外部的存储器装置。

接着如步骤S603所示，当整个控制系统通电之后，输出输入控制装置内部的微处理单元在预设模式之下，从唯读存储器读取并执行一判断程序码。

接着如步骤S605所示，在初次执行完判断程序码后，微处理单元从存储器装置读取数据。

接着如步骤S607所示，微处理单元判断是否外部的一电子装置欲占用总线。倘若此判断结果为否，则如步骤S609，微处理单元从存储器装置读取数据。接着，再回到步骤S607进行另一次的判断与执行的循环程序。

倘若在步骤S607的判断结果为是，则如步骤S611所示，微处理单元停止从存储器装置读取数据。接着如步骤S613所示，判断在一预设周期内是否总线持续被占用。倘若总线在一预设周期内未持续被占用，则如步骤S609所示，微处理单元从存储器装置读取数据。

在步骤S613，倘若总线在一预设周期内持续被占用，则如步骤S615所示，重置微处理单元。接着，如步骤S617所示，微处理单元从唯读存储器读取并执行判断程序码。接着，如步骤S619所示，判断是否总线仍持续被占用。倘若总线未持续被占用，则如步骤S609所示，微处理单元从存储器装置读取数据。

在步骤S619，倘若总线仍持续被占用，则如步骤S621所示，微处理单元从随机存取存储器读取并执行基本硬件运作程序码。接着，再回到步骤S607进行另一次的判断与执行的程序。

综上所述，本发明根据总线的使用状态进行程序码空间配置。当总线因占用而忙碌时，微处理单元可从唯读存储器或随机存取存储器读取并执行程序码，可以适时地进行硬件监控或风扇控制，从而有效地解决传统技术问题而避免控制系统不稳定或热损坏。

虽然本发明已以实施例揭露如上，然其并非用以限定本发明，任何本领域技术人员，在不脱离本发明的精神和范围内，当可作些许更动与润饰，故本发明的保护范围当视权利要求范围所界定者为准。

Claims (20)

1.一种输出输入控制装置，其特征在于，包括：

一接口控制单元，通过一总线耦接外部的一存储器装置；

一唯读存储器，存放一判断程序码；

一随机存取存储器，存放一基本硬件运作程序码；

一多工器，用以切换所述接口控制单元、所述唯读存储器或所述随机存取存储器；以及

一微处理单元，耦接所述接口控制单元与所述多工器，所述微处理单元控制所述多工器的切换。

2.如权利要求1所述的输出输入控制装置，其特征在于，当所述输出输入控制装置通电之后，所述多工器预设切换至所述唯读存储器，所述微处理单元读取并执行所述判断程序码后，所述微处理单元使所述多工器通过所述接口控制单元而切换至所述存储器装置，所述微处理单元读取所述存储器装置的数据。

3.如权利要求2所述的输出输入控制装置，其特征在于，当所述接口控制单元得知外部的一电子装置欲占用所述总线时，所述接口控制单元发出一停止信号至所述微处理单元，而所述微处理单元停止从所述存储器装置读取数据。

4.如权利要求3所述的输出输入控制装置，其特征在于，更包括：

一监视钟，耦接于所述接口控制单元与所述微处理单元之间；

其中当所述电子装置已占用所述总线时，所述接口控制单元向所述监视钟发出一忙碌信号，倘若所述监视钟在一预设周期内持续收到所述忙碌信号，则向所述微处理单元发出一重置信号。

5.如权利要求4所述的输出输入控制装置，其特征在于，当所述微处理单元收到所述重置信号，所述微处理单元重置并使所述多工器切换至所述唯读存储器，且所述微处理单元读取并执行所述判断程序码。

6.如权利要求5所述的输出输入控制装置，其特征在于，当重置后的所述微处理单元执行完所述判断程序码，所述微处理单元更根据是否还收到所述忙碌信号与否来进行切换，倘若收到所述忙碌信号则使所述多工器切换至所述随机存取存储器，且所述微处理单元读取并执行所述基本硬件运作程序码，倘若未收到所述忙碌信号则所述微处理单元使所述多工器切换至所述存储器装置，则所述微处理单元读取所述存储器装置的数据。

7.如权利要求6所述的输出输入控制装置，其特征在于，当所述多工器切换至所述随机存取存储器且所述微处理单元执行完所述基本硬件运作程序码之后，所述微处理单元更根据是否还收到所述忙碌信号与否来进行切换，倘若收到所述忙碌信号则使所述多工器切换至所述唯读存储器，倘若未收到所述忙碌信号则使所述多工器切换至所述存储器装置，且所述微处理单元读取所述存储器装置的数据。

8.如权利要求1所述的输出输入控制装置，其特征在于，所述总线为串行周边接口总线。

9.如权利要求1所述的输出输入控制装置，其特征在于，所述基本硬件运作程序码为关联于硬件监控或风扇控制。

10.如权利要求1所述的输出输入控制装置，其特征在于，所述接口控制单元所耦接的所述存储器装置为快闪存储器。

11.如权利要求3所述的输出输入控制装置，其特征在于，更与所述电子装置整合至同一芯片上。

12.如权利要求3所述的输出输入控制装置，其特征在于，更与所述电子装置整合至同一芯片封装结构中。

13.一种控制方法，其特征在于，适用于一输出输入控制装置，所述控制方法包括：

所述输出输入控制装置通过一总线耦接外部的一存储器装置；

当所述输出输入控制装置通电之后，其内部的一微处理单元从一唯读存储器读取并执行一判断程序码；以及

在初次执行完所述判断程序码后，所述微处理单元从所述存储器装置读取数据。

14.如权利要求13所述的控制方法，其特征在于，当所述输出输入控制装置得知外部的一电子装置欲占用所述总线时，所述微处理单元停止从所述存储器装置读取数据。

15.如权利要求14所述的控制方法，其特征在于，当所述电子装置已占用所述总线时，倘若在一预设周期内持续被占用时，则重置所述微处理单元。

16.如权利要求15所述的控制方法，其特征在于，当所述微处理单元因所述总线被占用而重置时，则所述微处理单元从所述唯读存储器读取并执行所述判断程序码。

17.如权利要求16所述的控制方法，其特征在于，当重置后的所述微处理单元执行完所述判断程序码，所述微处理单元更根据是否所述总线仍被占用来进行切换，倘若所述总线被占用，则所述微处理单元从所述输出输入控制装置内的一随机存取存储器读取并执行一基本硬件运作程序码，倘若所述总线未被占用，则所述微处理单元从所述存储器装置读取数据。

18.如权利要求17所述的控制方法，其特征在于，当所述微处理单元执行完所述基本硬件运作程序码之后，所述微处理单元更根据是否所述总线仍被占用来进行切换，倘若所述总线被占用，则所述微处理单元从所述唯读存储器进行读取，倘若所述总线未被占用，则所述微处理单元从所述存储器装置读取数据。

19.如权利要求14所述的控制方法，其特征在于，所述输出输入控制装置更与所述电子装置整合至同一芯片上。

20.如权利要求14所述的控制方法，其特征在于，所述输出输入控制装置更与所述电子装置整合至同一芯片封装结构中。

Images