TW201336107A - 裝置及發光二極體與其形成方法 - Google Patents

裝置及發光二極體與其形成方法 Download PDF

Info

Publication number
TW201336107A
TW201336107A TW102105122A TW102105122A TW201336107A TW 201336107 A TW201336107 A TW 201336107A TW 102105122 A TW102105122 A TW 102105122A TW 102105122 A TW102105122 A TW 102105122A TW 201336107 A TW201336107 A TW 201336107A
Authority
TW
Taiwan
Prior art keywords
layer
light
emitting diode
current blocking
doped
Prior art date
Application number
TW102105122A
Other languages
English (en)
Inventor
Zhen-Yu Li
Hsing-Kuo Hsia
Hao-Chung Kuo
Original Assignee
Tsmc Solid State Lighting Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tsmc Solid State Lighting Ltd filed Critical Tsmc Solid State Lighting Ltd
Publication of TW201336107A publication Critical patent/TW201336107A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/2654—Bombardment with radiation with high-energy radiation producing ion implantation in AIIIBV compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

本發明提供的裝置，包含具有多個層狀物的光學晶粒結構，且電流阻擋層位於這些層狀物之一者中。電流阻擋層為摻雜層。本發明亦提供發光二極體的形成方法，首先提供具有多個層狀物的發光二極體。接著形成圖案化遮罩於發光二極體上。圖案化遮罩具有開口，而摻質經由開口置入發光二極體之層狀物之一者的方法可為離子佈植製程或熱擴散製程。如此一來，可形成摻雜的電流阻擋物埋置於發光二極體的層狀物之一者中。

Description

裝置及發光二極體與其形成方法
本發明係關於發光元件，更特別關於具有埋置的電流阻擋層之發光二極體(LED)。
下述之發光二極體元件為半導體光源，可發出特定波長或波寬的光。由於發光二極體的諸多特性如小元件尺寸、長壽命、低耗能、與優異的耐久性及可靠性，發光二極體越來越普及。近年來，發光二極體已應用於多種領域如指示燈、感光器、交通號誌、寬帶數據傳輸、以及照明元件。當電壓施加至發光二極體時可讓其發光。
發光二極體的形成方法可為成長多個發光結構於成長基板上。接著將發光結構與下方的成長基板分開為個別的發光二極體晶粒。在分開步驟前，可先將電極或導電墊附加至每一發光二極體晶粒，使發光結構具有導電性。晶圓與形成其上的發光結構一般稱之為磊晶晶圓。接著以封裝基板、視情況採用之螢光材料、與光學元件如透鏡、與反射器封裝發光二極體晶粒，以形成光發射體。
一般的發光二極體含有電流阻擋層。形成電流阻擋層的一般方法為沉積介電材料與圖案化介電材料。然而這些 製程除了需要額外設備，還會降低元件效能。舉例來說，這些製程會造成元件表面不平，並惡化漏電流的問題。
綜上所述，現有製造發光二極體的方法僅適用於特定目的，而無法完全滿足所有需求。目前仍亟需較佳的電流阻擋層以應用於發光二極體。
本發明一實施例提供之發光裝置，包括：光學晶粒結構包含多個層狀物，其中電流阻擋層係埋置於層狀物之一者中，且其中電流阻擋層係掺雜層。
本發明一實施例提供之發光二極體，包括：基板；p型掺的III-V族化合物層與n型掺雜的III-V族化合物層各自位於基板上；多重量子井層位於p型掺的III-V族化合物層與n型掺雜的III-V族化合物層之間；以及電流阻擋層位於p型掺的III-V族化合物層、n型掺雜的III-V族化合物層、多重量子井層、與基板之一者中。電流阻擋層包括含有掺質之掺雜結構。
本發明一實施例提供之發光二極體的形成方法，包括：提供發光二極體，且該發光二極體包含多個層狀物；形成圖案化遮罩於發光二極體上，且圖案化遮罩包含開口；以及經由開口將掺質置入發光二極體的層狀物之一者中，以形成掺雜的電流阻擋物埋置於發光二極體的層狀物之一者中。
30A、30B、30C、30D‧‧‧發光二極體
40‧‧‧基板
50‧‧‧未掺雜之半導體層
60、100‧‧‧掺雜的半導體層
70‧‧‧預施應力層
80‧‧‧多重量子井層
90‧‧‧電子阻擋層
110‧‧‧金屬接觸物
130‧‧‧開口
150‧‧‧離子佈植製程
160‧‧‧電流阻擋層
170‧‧‧接觸層
180‧‧‧金屬接觸物
200‧‧‧基座
220‧‧‧III-V族化合物基板
250‧‧‧金屬層
300‧‧‧方法
310、320、330‧‧‧步驟
600‧‧‧發光模組
610‧‧‧底座
620‧‧‧支架
630‧‧‧燈具
第1至11圖係本發明多個實施例中，發光二極體結構之剖視圖； 第12圖係本發明多個實施例中，製備發光二極體之方法的流程圖；以及第13圖係本發明多個實施例中，含有第1至11圖之發光二極體的發光模組之示意圖。
可以理解的是，本發明提供多個不同實施例或實例，以實施多種實施例中的不同特徵。下述元件與組合的特定實例係用以簡化本發明，僅用以舉例而非侷限本發明。舉例來說，形成第一結構於第二構上的敘述，包括第一與第二結構直接接觸或隔有額外結構的情況。此外，用語如「頂部」、「底部」、「下方」、或「上方」等等，僅是為了描述方便而非限定實施例至任何特定方向。為簡潔起見，可依不同比例任意繪示多種結構。另一方面，本發明之多個實例可重複採用相同標號，但具有相同標號的元件並不必然具有相同的對應關係。
當打開發光二極體的電源時，可讓其發出射線如不同顏色的可見光、紫外線、或紅外線。與習知光源(比如白熾燈泡)相較，發光二極體的優點為小尺寸、低耗能、長壽命、多種光色、較佳的耐久性與可靠性。除了上述優點以外，發光二極的製程便宜且製程容忍度較高，均讓發光二極體在這幾年越來越普及。
然而現有的發光二極體製程技術有幾個缺點。現有的發光二極體具有電流阻擋層，其形成方法為沉積介電材料後，以微影製程圖案化介電材料。圖案化的電流阻擋層將殘留在發光二極體的表面層上，造成發光二極體的表面不平。發光 二極體的表面不平會使其效能降低，比如漏電流及/或增加操作電壓。此外用以形成習知發光二極體之電流阻擋層的微影製程，必然需要額外的微體設備，這將延長製程時間並增加製程成本。
在本發明多個實施例中的半導體光電元件與其形成方法，可藉由形成埋置的電流阻擋層以實質上克服上述問題。下述實施例的光電元件即發光二極體。更進一步來說，第1至11圖係本發明一實施例中，發光二極體於不同製程中的部份剖視圖。為了讓人更容易了解本發明的概念，已簡化第1至11圖。
如第1圖所示，發光二極體30A包含基板40。基板40為晶圓的一部份。在某些實施例中，基板40包含藍寶石材料。基板40之厚度可介於約200微米至約1000微米之間。
未掺雜之半導體層50係形成於基板40上。未掺雜之半導體層50不具有p型掺質或n型掺質。在某些實施例中，未掺雜之半導體材料包括III族元素與V族元素組成的化合物。舉例來說，III族元素可為硼、鋁、鎵、銦、或鉈，而V族元素可為氮、磷、砷、銻、或鉍。在一實施例中，未掺雜之半導體層50包含未掺雜之氮化鎵材料。
未掺雜之半導體層50，係作為基板40與後續形成於緩衝層上的其他層狀結構之間的緩衝層以降低應力。為了能有效的充當緩衝層，未掺雜之半導體層具有較少的錯位缺陷與良好的晶格結構品質。在一實施例中，未掺雜之半導體層50的厚度介於約1.5微米至約3微米之間。
掺雜的半導體層60係形成於未掺雜的半導體層50上。掺雜的半導體層60的形成方法為習知的磊晶成長製程。在一實施例中，掺雜的半導體層60可掺雜有n型掺質，比如碳或矽。在另一實施例中，掺雜的半導體層60可掺雜有p型掺質，比如鎂。掺雜的半導體層60包含III-V族化合物，此實施例中可為氮化鎵。如此一來，掺雜的半導體層60可稱之為掺雜的氮化鎵層。在某些實施例中，掺雜的半導體層60之厚度介於約2微米至約4微米之間。
預施應力層70係形成於掺雜的半導體層層60上。預施應力層70可釋放應力，並降低量子侷限史塔克效應(QCSE)。量子侷限史塔克效應指的是外部電場對量子井的吸收光譜造成的效應。舉例來說，量子井可為下述的多重量子井層80。預施應力層70之厚度可介於約30nm至約80nm之間。
多重量子井(MQW)層80係形成於預施應力層70上。多重量子井層80包括交錯的主動材料子層，比如氮化鎵與氮化銦鎵(InGaN)。舉例來說，多重量子井層80包含多個氮化鎵子層與多個氮化銦鎵子層彼此交錯，或以週期性方式排列。在一實施例中，多重量子井層80包含十個氮化鎵子層與十個氮化銦鎵子層彼此交錯。多重量子井層80中的每一子層，其掺雜的導電性均與其相鄰的子層之掺雜的導電性不同。如此一來，多重量子井層80中的多個子層係以交錯的p-n方式排列。多重量子井層80之發光效率取決於交錯的子層之數目與厚度。在某些實施例中，多重量子井層80之厚度介於約90nm至約200nm之間。
電子阻擋層90可視情況形成於多重量子井層80上。電子阻擋層90可限制多重量子井層80中電子-電洞載子再結合的現象，以改善多重量子井層80的量子效率，並減少所需帶寬以外的射線。在某些實施例中，電子阻擋層90可包含掺雜的氮化鋁鎵(AlGaN)材料，其掺質包含鎂。電子阻擋層90之厚度可介於約15nm至約20nm之間。
掺雜的半導體層100係形成於電子阻擋層90與多重量子井層80上。掺雜的半導體層100的形成方法可為習知的磊晶成長法。在某些實施例中，掺雜的半導體層100與掺雜的半導體層60，兩者掺雜的掺質導電性相反。如此一來，當掺雜的半導體層60掺有n型掺質時，掺雜的半導體層100將掺有p型掺質，反之亦然。掺雜的半導體層100包含III-V族化合物，比如氮化鎵化合物。此時掺雜的半導體層100亦可稱之為掺雜的氮化鎵層。在某些實施例中，掺雜的半導體層100之厚度介於約150nm至約200nm之間。
發光二極體30A之核心部份為掺雜之半導體層60與100之間的多重量子井層80。當電壓(或電荷)施加至發光二極體30A之掺雜層時，多重量子井層80將發出射線如光。多重量子井層80發出的光色取決於射線的波長。射線可為可見光如藍光，或不可見光如紫外光。藉由改變多重量子井層80之材料組成與結構，可調整其發出的光波長(或光色)。
如第2圖所示，蝕刻部份之掺雜的半導體層60、預施應力層70、多重量子井層80、電子阻擋層90、及掺雜的半導體層100，以露出部份之掺雜的半導體層60。接著形成金屬接 觸物110於露出部份之掺雜的半導體層60其表面上。金屬接觸物110之形成方法為一或多個沉積與圖案化製程。經由金屬接觸物110，可電性存取掺雜的半導體層60。
圖案化光阻層120係形成於掺雜的半導體層100、露出部份之掺雜的半導體層、與金屬接觸物110上。圖案化光阻層120包含開口130以露出部份之掺雜的半導體層100。接著對發光二極體30A進行離子佈植製程150，且圖案化光阻層120作為佈植遮罩。離子佈植製程150將掺質佈植至掺雜的半導體層100中。在某些實施例中，掺雜離子包含銫、氬、氖、氪、氮、鋁、氧、或硼。掺雜密度可介於約1.0×1010離子/cm2至約1.0×1018離子/cm2之間。在某些實施例中，掺雜密度可介於1.0×1012離子/cm2至1.0×1016離子/cm2之間。在某些實施例中，掺雜密度可介於1.0×1013離子/cm2至1.0×1017離子/cm2之間。在這些實施例中，離子佈植製程150之掺雜深度介於約0nm至約200nm之間。在進行離子佈植製程150後，可進行回火製程。在某些實施例中，回火製程的溫度小於或等於500℃，且時間小於或等於5分鐘。
離子佈植製程150完成後，將形成電流阻擋層160於開口130下方之掺雜的半導體層100中。電流阻擋層160具有高電阻率。在某些實施例中，電流阻擋層160之電阻率(ρ)大於或等於約104Ω-cm。在某些實施例中，可調整佈植能量以形成電流阻擋層160於發光二極體30A的其他層中。舉例來說，電流阻擋層160可形成於多重電子井層80、掺雜的半導體層60、或其他合適的層中。第4及5圖之其他實施例將揭示如下。
如第3圖所示，移除圖案化光阻層120，而此移除方法可為習知的剝除製程或灰化製程。之後形成接觸層170於掺雜的半導體層100與電流阻擋層160上。在某些實施例中，接觸層170包含導電透明材料如銦錫氧化物(ITO)、氧化鋅(ZnO)、或氧化鋁鎵鋅(AlGaZnO)。在這些實施中，接觸層170之厚度介於約2000 Å至約3000Å之間、透光度大於約85%、且電阻率小於約5×10-4Ω-cm。
金屬接觸物180係形成於接觸層170上。藉由金屬接觸物180，可電性存取掺雜的半導體層100。金屬接觸物180幾乎垂直對準電流阻擋層160。如前所述，電流阻擋層160具有高電阻率，使電流無法穿過而分流，如第3圖所示。電流阻擋層160可改善發光二極體30A的光輸出功率與量子效率，亦可幫助增加發光二極體30A之多重量子井層80中的電流。
由於電流阻擋層160的形成方法為離子佈植，電流阻擋層160可埋置於發光二極體30A的某一層中，比如埋置於掺雜的半導體層100中。如此一來，發光二極體30A中的電流阻擋層160，將不會會像習知的電流阻擋層一樣讓發光二極體的某一層狀結構具有不平的表面。掺雜的半導體層100具有平整的表面，可減少發光二極體30A的漏電流、其他缺陷、或效能劣化等問題。此外，電流阻擋層160的形成方法與微影設備無關。與需微影製程製備之電流阻擋層的習知發光二極體之製程相較，具有電流阻擋層160的發光二極體30A之製程更快且成本更低廉。
在上述實施例中，電流阻擋層160之形成方法為離 子佈植。在另一實施例中，電流阻擋層160之形成方法可為適合的熱擴散製程，經開口130(如第2圖所示)將掺質銫、氬、氖、氪、氮、鋁、氧、或硼掺雜入某一層狀結構，以形成掺雜的電流阻擋層。在這些以熱擴散形成掺雜的電流阻擋層之實施例中，暴露至擴散源(如掺質)之表面將靠近電流阻擋層形成的位置。
第4及5圖分別顯示發光二極體30B與發光二極體30C之剖視圖。在對應第4及5圖之實施例中，電流阻擋層位於發光二極體不同的其他層中。為了簡化說明與一致性，發光二極體30A、30B、與30C中相同的構件將採用相同標號標示。在第4圖中，電流阻擋層160係形成於多重量子井層80中，而非形成於掺雜的半導體層100(比如p型氮化鎵層)中。除了第4圖所示之情況以外，電流阻擋層160可貫穿或未貫穿多重量子井層80。舉例來說，電流阻擋層160只穿過部份(而非全部)的多重量子井層80。在另一實施例中，電流阻擋層160可穿過部份的預施應力層70或穿過部份的多重量子井層80。
如前所述，藉由調整離子佈植製程之參數(比如佈植能量)，可改變電流阻擋層160的位置與深度。如第5圖所示，電流阻擋層160係形成於掺雜之半導體層60(比如n型氮化鎵層)中，而非形成於掺雜的半導體層100或多重量子井層80中。如前所述，電流阻擋層160形成於何層中係取決於離子佈植製程之參數。此外，藉由調整離子佈植製程之某些參數可讓電流阻擋層160具有所需的深度(或垂直方向的尺寸)。
第2至5圖中的發光二極體30A、30B、及30C係水平 式發光二極體。用以形成發光二極體30A、30B、及30C之電流阻擋層的方法，可用於形成其他實施例的垂直式發光二極體，如第6至11圖所示。同樣為了簡化說明與一致性，垂直式與水平式發光二極體中相同的構件將採用相同標號。
如第8圖所示，垂直式的發光二極體30D具有基座(submount)200。某些實施例中，基座200包含金屬材料。在其他實施例中，基座200可包含矽材。掺雜的半導體層100係位於基座200上。在此實施例中，掺雜的半導體層100包含p型掺雜的氮化鎵(pGaN)，且電子阻擋層90形成其上。多重量子井層80係位於電子阻擋層90上，預施應力層70係位於多重量子井層80上，且掺雜的半導體層60係位於預施應力層70上。在此實施例中，掺雜的半導體層60包含n型掺雜的氮化鎵(nGaN)。電流阻擋層160係形成於掺雜的半導體層60中。接觸層170係位於掺雜的半導體層60及電流阻擋層160上。金屬接觸物180係位於接觸層170上。藉由金屬接觸物180與基座200，可電性存取發光二極體30D之掺雜的層狀結構。
電流阻擋層160之形成方法與第2圖之離子佈植製程150(或熱擴散製程)類似，差別在於製程參數。經由佈植或熱擴散等方法而非沉積與微影圖案化等方法，形成的電流阻擋層160可埋置於發光二極體30D中，而不會形成不平的表面輪廓。換言之，含有埋置的電流阻擋層160之掺雜的半導體層60具有實質上平整的表面，而形成於掺雜的半導體層60上的其他層亦具有平整的表面。綜上所述，埋置的電流阻擋層160可實質上減少漏電流與其他缺陷。
第7圖所示之發光二極體30E與第6圖所示之發光二極體30D實質上相同，差別在於發光二極體30E之電流阻擋層160係埋置於多重量子井層80中。藉由調整佈植製程的一或多個參數(比如佈植能量)，即可讓電流阻擋層160埋置於發光二極體30E的不同位置。不論電流阻擋層160位於何處，均可使電流無法穿過而分流，並減少缺陷如漏電流。
第8圖所示之發光二極體30F與第6及7圖所示之發光二極體30D與30E實質上相同，差別在於發光二極體30F之電流阻擋層160係埋置於掺雜之半導體層100中。藉由調整佈植製程的一或多個參數(比如佈植能量)，即可讓電流阻擋層160埋置於發光二極體30F的不同位置。不論電流阻擋層160位於何處，均可使電流無法穿過而分流，並減少缺陷如漏電流。
第9圖係另一實施例之垂直式發光二極體30G。發光二極體30G具有III-V族化合物基板220。在此實施例中，III-V族化合物基板220包含n型掺雜的氮化鎵。III-V族化合物基板220的一側接合至金屬層250，而另一側電性耦合至掺雜的半導體層60。在此實施例中，掺雜的半導體層60包含n型掺雜的氮化鎵(nGaN)。預施應力層70係位於掺雜的半導體層60上，多重量子井層80係位於預施應力層70上，電子阻擋層90係位於多重量子井層80上，而掺雜的半導體層100係位於電子阻擋層90上。在此實施例中，掺雜的半導體層100包含p型掺雜的氮化鎵(pGaN)。電流阻擋層160係形成於掺雜的半導體層100中。接觸層170係位於掺雜的半導體層100與電流阻擋層160上。金屬接觸物180係位於接觸層170上。藉由金屬接觸物180與金屬層 250，可電性存取發光二極體30G之掺雜的層狀結構。
電流阻擋層160之形成方法與第2圖之離子佈植製程150(或熱擴散製程)類似，差別在於製程參數。經由佈植或熱擴散等方法而非沉積與微影圖案化等方法，形成的電流阻擋層160可埋置於發光二極體30G中，而不會形成不平的表面輪廓。換言之，含有埋置的電流阻擋層160之掺雜的半導體層100具有實質上平整的表面，而形成於掺雜的半導體層100上的其他層亦具有平整的表面。綜上所述，埋置的電流阻擋層160可實質上減少漏電流與其他缺陷。
第10圖所示之發光二極體30H與第9圖所示之發光二極體30G實質上相同，差別在於發光二極體30H之電流阻擋層160係埋置於多重量子井層80中。藉由調整佈植製程的一或多個參數(比如佈植能量)，即可讓電流阻擋層160埋置於發光二極體30H的不同位置。不論電流阻擋層160位於何處，均可使電流無法穿過而分流，並減少缺陷如漏電流。
第11圖所示之發光二極體30I與第9及10圖所示之發光二極體30G與30H實質上相同，差別在於發光二極體30I之電流阻擋層160係埋置於摻雜的半導體層60中。藉由調整佈植製程的一或多個參數(比如佈植能量)，即可讓電流阻擋層160埋置於發光二極體30I的不同位置。不論電流阻擋層160位於何處，均可使電流無法穿過而分流，並減少缺陷如漏電流。
為了完成發光二極體30A、30B、30C、30D、30E、30F、30G、30H、及30I的製程，可進行額外製程如切割、封裝、與測試。為簡潔起見，在此不贅述上述額外製程。
第12圖為本發明多個實施例中，製作光學元件之方法300的流程圖。如第12圖所示，方法300之步驟310提供發光二極體。發光二極體包括多個層狀物。舉例來說，發光二極體包含p型掺雜的氮化鎵層、n型掺雜的氮化鎵層、與夾設於p型掺雜的氮化鎵層及n型掺雜的氮化鎵層之間的多重量子井層。在某些實施例中，發光二極體為具有藍寶石基板之水平式發光二極體。在某些其他的實施例中，發光二極體為具有氮化鎵基板、矽基座、或金屬基座的垂直式發光二極體。
方法300之步驟320形成圖案化遮罩於發光二極體上。圖案化遮罩可為含有開口的光阻遮罩。方法300之步驟330經由開口將掺質置入發光二極體的多個層狀物之一者中。置入掺質的步驟可為離子佈植製程或熱擴散製程。在某些實施例中，掺質包括離子如銫離子、氬離子、氖離子、氪離子、氮離子、鋁離子、氧離子、或硼離子。在某些實施例中，步驟330之佈植製程的劑量密度介於約1.0×1010離子/cm2至約1.0×1018離子/cm2之間。上述離子佈植製程可形成掺雜的電流阻擋物於發光二極體的層狀物之一者中。在某些實施例中，發光二極體為具有氮化鎵基板的垂直式發光二極體，而電流阻擋物係形成於多重量子井層、p型掺雜的氮化鎵層、n型掺雜的氮化鎵層、或氮化鎵基板中。
可以理解的是，在步驟310、320、及330之前、中、或後可進行額外步驟。舉例來說，某些實施例在步驟330後可移除圖案化遮罩，亦可回火發光二極體。接著形成接觸層於發光二極體上，再形成金屬接觸物於接觸層上。金屬接觸物幾乎 垂直對準電流阻擋物。為簡化說明起見，在此不詳述其他製程。
第13圖係本發明多個實施例中，包含上述製作之發光二極體的發光模組600。發光模組600包含底座610、連接至底座610之支架620、與連接至支架的燈具630。在某些實施例中，燈具630為筒燈(down lamp)或筒燈發光模組。在其他實施例中，燈具630可為其他合適的燈具。燈具630採用第1-12圖所述之發光二極體作為其光源。換言之，發光模組600之燈具630的發光二極體含有埋置的電流阻擋層，可改善發光二極體的表面形狀。如此一來，發光二極體可減少缺陷如漏電流或過高的操作電壓。
與現有的發光二極相較，本發明實施例中的發光二極體具有下列優點。可以理解的是，上述內容不必完全討論所有優點，不同實施例可提供額外優點，且所有實施例並不需符合特定優點。
由於電流阻擋層係埋置於發光二極體的多個層狀物之一者中，發光二極體可避免表面不平整的問題。習知的發光二極體中通常先沉積介電層於發光二極體上，再圖案化介電層以形成電流阻擋層。形成電流阻擋層的習知方法會讓發光二極體的某一層與形成其上的其他層表面不平整。上述不平整的表面會造成缺陷如漏電流及/或過高的操作電壓。與此相較，本發明的電流阻擋層之形成方法為離子佈植製程或熱擴散製程。電流阻擋層將會埋置於發光二極體的某一層中，而不會破壞發光二極體的表面平整度。如此一來，本發明將可實質上減少或消除缺陷如漏電流及/或高操作電壓。
本發明的另一個優點為電流阻擋層的形成方法為離子佈植或熱擴散，而非沉積/微影圖案化。本發明的發光二極體採用較簡單的製程。換言之，本發明的製程設備較少(不需沉積設備或微影設備)，且佈植製程或熱擴散製程所需的時間亦比沉積介電層再圖案化介電層所需的時間短。此外，本發明的電流阻擋層比現有的發光二極體製程具有競爭性。
本發明係關於發光裝置，包括：光學晶粒結構包含多個層狀物，其中電流阻擋層係埋置於層狀物之一者中，且其中電流阻擋層係掺雜層。
在某些實施例中，光學晶粒結構之多個層狀物包括多重量子井層位於p型掺雜的III-V族化合物層與n型掺雜的III-V族化合物層之間。
在某些實施例中，電流阻擋層係埋置於多重量子井層、p型掺雜的III-V族化合物層、與n型掺雜的III-V族化合物層中的一者。
在某些實施例中，電流阻擋層所埋置其中的層狀物，具有平整表面。
在某些實施例中，電流阻擋層包含掺質，且掺質係擇自銫、氬、氪、氮、鋁、氧、或硼。
在某些實施例中，光學晶粒結構包含金屬接觸物；且電流阻擋層對準金屬接觸物。
在某些實施例中，光學晶粒結構包含水平式發光二極體或垂直式發光二極體。
本發明亦關於發光二極體，包括：基板；p型掺的 III-V族化合物層與n型掺雜的III-V族化合物層各自位於基板上；多重量子井層位於p型掺的III-V族化合物層與n型掺雜的III-V族化合物層之間；以及電流阻擋層位於p型掺的III-V族化合物層、n型掺雜的III-V族化合物層、多重量子井層、與基板之一者中。電流阻擋層包括含有掺質之掺雜結構。
在某些實施例中，掺質係擇自銫、氬、氪、氮、鋁、氧、或硼。
在某些實施例中，電流阻擋層所埋置其中的p型掺的III-V族化合物層、n型掺雜的III-V族化合物層、多重量子井層、或基板，具有實質上平整的表面。
在某些實施例中，發光二極體更包括金屬接觸物實質上垂直對準電流阻擋層。
在某些實施例中，發光二極體係水平式發光二極體，且基板係藍寶石基板。
在某些實施例中，發光二極體係垂直式發光二極體，且基板係氮化鎵基板、矽基座、或金屬基座。
本發明亦關於發光二極體的形成方法，包括：提供發光二極體，且該發光二極體包含多個層狀物；形成圖案化遮罩於發光二極體上，且圖案化遮罩包含開口；以及經由開口將掺質置入發光二極體的層狀物之一者中，以形成掺雜的電流阻擋物埋置於發光二極體的層狀物之一者中。
在某些實施例中，掺質係擇自銫、氬、氪、氮、鋁、氧、或硼。
在某些實施例中，將掺質置入發光二極體的方法 為離子佈植製程，且離子佈植製程之劑量密度介於約1.0×1010離子/cm2至約1.0×1018離子/cm2之間。
在某些實施例中，將掺質置入發光二極體的方法為熱擴散製程。
在某些實施例中，在將掺質置入發光二極體之步驟後，更包括：移除圖案化遮罩；回火發光二極體；形成接觸層於發光二極體上；以及形成金屬接觸物於接觸層上，其中金屬接觸物幾乎垂直對準電流阻擋物。
在某些實施例中，發光二極體包括多重量子井層位於p型掺雜之氮化鎵層與n型掺雜的氮化鎵層之間；以及電流阻擋物係埋置於多重量子井層、p型掺雜的氮化鎵層、與n型掺的氮化鎵層之一者中。
在某些實施例中，發光二極體包括水平式發光二極體或垂直式發光二極體。
雖然本發明已以數個較佳實施例揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作任意之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
30A‧‧‧發光二極體
40‧‧‧基板
50‧‧‧未掺雜之半導體層
60、100‧‧‧掺雜的半導體層
70‧‧‧預施應力層
80‧‧‧多重量子井層
90‧‧‧電子阻擋層
110‧‧‧金屬接觸物
160‧‧‧電流阻擋層
170‧‧‧接觸層
180‧‧‧金屬接觸物

Claims (10)

  1. 一種裝置，包括：一光學晶粒結構包含多個層狀物，其中一電流阻擋層係埋置於該些層狀物之一者中，且其中該電流阻擋層係一掺雜層。
  2. 如申請專利範圍第1項所述之裝置，其中該光學晶粒結構之多個層狀物包括一多重量子井層位於一p型掺雜的III-V族化合物層與一n型掺雜的III-V族化合物層之間。
  3. 如申請專利範圍第1項所述之裝置，其中該電流阻擋層所埋置其中的該層狀物，具有一平整表面。
  4. 如申請專利範圍第1項所述之裝置，其中：該光學晶粒結構包含一金屬接觸物；以及該電流阻擋層對準該金屬接觸物。
  5. 一種發光二極體，包括：一基板；一p型掺的III-V族化合物層與一n型掺雜的III-V族化合物層各自位於該基板上；一多重量子井層位於該p型掺的III-V族化合物層與該n型掺雜的III-V族化合物層之間；以及一電流阻擋層位於該p型掺的III-V族化合物層、該n型掺雜的III-V族化合物層、該多重量子井層、與該基板之一者中，其中該電流阻擋層包括含有一掺質之掺雜結構。
  6. 如申請專利範圍第5項所述之發光二極體，其中該電流阻擋層所埋置其中的該p型掺的III-V族化合物層、該n型 掺雜的III-V族化合物層、該多重量子井層、或該基板，具有一實質上平整的表面。
  7. 如申請專利範圍第5項所述之發光二極體，更包括一金屬接觸物實質上垂直對準該電流阻擋層。
  8. 一種發光二極體的形成方法，包括：提供一發光二極體，且該發光二極體包含多個層狀物；形成一圖案化遮罩於該發光二極體上，且該圖案化遮罩包含一開口；以及經由該開口將一掺質置入該發光二極體的該些層狀物之一者中，以形成一掺雜的電流阻擋物埋置於該發光二極體的該些層狀物之一者中。
  9. 如申請專利範圍第8項所述之發光二極體的形成方法，在將該掺質置入該發光二極體之步驟後，更包括：移除該圖案化遮罩；回火該發光二極體；形成一接觸層於該發光二極體上；以及形成一金屬接觸物於該接觸層上，其中該金屬接觸物幾乎垂直對準該電流阻擋物。
  10. 如申請專利範圍第8項所述之發光二極體的形成方法，其中：該發光二極體包括一多重量子井層位於一p型掺雜之氮化鎵層與一n型掺雜的氮化鎵層之間；以及該電流阻擋物係埋置於該多重量子井層、該p型掺雜的氮化鎵層、與該n型掺的氮化鎵層之一者中。
TW102105122A 2012-02-27 2013-02-08 裝置及發光二極體與其形成方法 TW201336107A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/405,906 US20130221320A1 (en) 2012-02-27 2012-02-27 Led with embedded doped current blocking layer

Publications (1)

Publication Number Publication Date
TW201336107A true TW201336107A (zh) 2013-09-01

Family

ID=49001852

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102105122A TW201336107A (zh) 2012-02-27 2013-02-08 裝置及發光二極體與其形成方法

Country Status (3)

Country Link
US (1) US20130221320A1 (zh)
CN (1) CN103296167A (zh)
TW (1) TW201336107A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9755112B2 (en) 2015-01-21 2017-09-05 Advanced Optoelectronics Technology, Inc. LED die with barrier layer

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8507940B2 (en) 2010-04-05 2013-08-13 Taiwan Semiconductor Manufacturing Company, Ltd. Heat dissipation by through silicon plugs
US9312432B2 (en) 2012-03-13 2016-04-12 Tsmc Solid State Lighting Ltd. Growing an improved P-GaN layer of an LED through pressure ramping
US11322643B2 (en) 2014-05-27 2022-05-03 Silanna UV Technologies Pte Ltd Optoelectronic device
WO2015181656A1 (en) 2014-05-27 2015-12-03 The Silanna Group Pty Limited Electronic devices comprising n-type and p-type superlattices
JP6636459B2 (ja) 2014-05-27 2020-01-29 シランナ・ユー・ブイ・テクノロジーズ・プライベート・リミテッドＳｉｌａｎｎａ Ｕｖ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ｐｔｅ Ｌｔｄ 半導体構造と超格子とを用いた高度電子デバイス
WO2015181648A1 (en) * 2014-05-27 2015-12-03 The Silanna Group Pty Limited An optoelectronic device
EP3206237A1 (en) 2016-02-12 2017-08-16 Exalos AG Light emitting device with transparent conductive group-iii nitride layer
US10892356B2 (en) 2016-06-24 2021-01-12 Cree, Inc. Group III-nitride high-electron mobility transistors with buried p-type layers and process for making the same
US10192980B2 (en) 2016-06-24 2019-01-29 Cree, Inc. Gallium nitride high-electron mobility transistors with deep implanted p-type layers in silicon carbide substrates for power switching and radio frequency applications and process for making the same
US10840334B2 (en) 2016-06-24 2020-11-17 Cree, Inc. Gallium nitride high-electron mobility transistors with deep implanted p-type layers in silicon carbide substrates for power switching and radio frequency applications and process for making the same
US11430882B2 (en) * 2016-06-24 2022-08-30 Wolfspeed, Inc. Gallium nitride high-electron mobility transistors with p-type layers and process for making the same
US10396241B1 (en) * 2016-08-04 2019-08-27 Apple Inc. Diffusion revealed blocking junction
US11929428B2 (en) 2021-05-17 2024-03-12 Wolfspeed, Inc. Circuits and group III-nitride high-electron mobility transistors with buried p-type layers improving overload recovery and process for implementing the same
CN114156373B (zh) * 2021-11-19 2024-04-05 深圳市光科全息技术有限公司 发光二极管的制备方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4423699B2 (ja) * 1999-05-27 2010-03-03 ソニー株式会社 半導体レーザ素子及びその作製方法
JP3950604B2 (ja) * 1999-12-28 2007-08-01 日本オプネクスト株式会社 半導体レーザ装置、半導体レーザアレー装置及び光伝送装置
JP2005159299A (ja) * 2003-10-30 2005-06-16 Sharp Corp 半導体発光素子
US7795623B2 (en) * 2004-06-30 2010-09-14 Cree, Inc. Light emitting devices having current reducing structures and methods of forming light emitting devices having current reducing structures
US20090242929A1 (en) * 2008-03-31 2009-10-01 Chao-Kun Lin Light emitting diodes with patterned current blocking metal contact
US8399273B2 (en) * 2008-08-18 2013-03-19 Tsmc Solid State Lighting Ltd. Light-emitting diode with current-spreading region
US8017963B2 (en) * 2008-12-08 2011-09-13 Cree, Inc. Light emitting diode with a dielectric mirror having a lateral configuration
US20110298006A1 (en) * 2010-06-02 2011-12-08 Panasonic Corporation Semiconductor light emitting device and method for fabricating the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9755112B2 (en) 2015-01-21 2017-09-05 Advanced Optoelectronics Technology, Inc. LED die with barrier layer

Also Published As

Publication number Publication date
US20130221320A1 (en) 2013-08-29
CN103296167A (zh) 2013-09-11

Similar Documents

Publication Publication Date Title
TW201336107A (zh) 裝置及發光二極體與其形成方法
US8334542B2 (en) Light emitting diode and manufacturing method thereof
TWI557938B (zh) 元件與發光二極體與其製作方法
TWI535055B (zh) 氮化物半導體結構及半導體發光元件
US8183575B2 (en) Method and apparatus for providing a patterned electrically conductive and optically transparent or semi-transparent layer over a lighting semiconductor device
KR20100095134A (ko) 발광소자 및 그 제조방법
BRPI0721111A2 (pt) Dispositivo emissor de luz semicondutor
KR20180018659A (ko) 전달이 없는 마이크로엘이디 디스플레이
CN103681999A (zh) 具有嵌入空穴注入层以提高效率和下降率的光子器件
TW201431041A (zh) 發光二極體封裝結構與封裝發光二極體的方法及發光裝置
TWI505500B (zh) 發光二極體及其製造方法
WO2010074373A1 (ko) 발광소자 및 그 제조방법
KR20150086689A (ko) 반도체 발광소자
CN110504281A (zh) 显示阵列的制造方法
KR20130071142A (ko) 발광 소자 및 그 제조 방법
TW201248957A (en) Semiconductor light-emitting structure
KR20170091354A (ko) 자외선 발광소자 및 조명시스템
KR100683446B1 (ko) 요철 버퍼층을 갖는 발광소자 및 그 제조방법
US9768359B2 (en) Semiconductor device, method for manufacturing same, light-emitting diode, and method for manufacturing same
CN110504280A (zh) 显示阵列
WO2016108422A1 (en) Vertical light emitting diode with v-pit current spreading member and manufacturing method of the same
KR20150112483A (ko) 발광 소자 및 그 제조 방법
KR20180080932A (ko) 반도체 발광 장치
KR200370463Y1 (ko) 고밀도 평판형 발광다이오드 백색 조명램프
KR102463371B1 (ko) 발광 소자