CN103296167A - 具有嵌入式掺杂电流阻挡层的led - Google Patents

具有嵌入式掺杂电流阻挡层的led Download PDF

Info

Publication number
CN103296167A
CN103296167A CN2013100347489A CN201310034748A CN103296167A CN 103296167 A CN103296167 A CN 103296167A CN 2013100347489 A CN2013100347489 A CN 2013100347489A CN 201310034748 A CN201310034748 A CN 201310034748A CN 103296167 A CN103296167 A CN 103296167A
Authority
CN
China
Prior art keywords
layer
led
barrier layer
current barrier
iii
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2013100347489A
Other languages
English (en)
Inventor
李镇宇
夏兴国
郭浩中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Epistar Corp
Original Assignee
Chip Star Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chip Star Ltd filed Critical Chip Star Ltd
Publication of CN103296167A publication Critical patent/CN103296167A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/265Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/2654Bombardment with radiation with high-energy radiation producing ion implantation in AIIIBV compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

本发明涉及一种装置。装置包括含有多个层的光子管芯结构。电流阻挡层嵌入在多个层中的一层中。电流阻挡层是掺杂层。本发明也涉及一种制造发光二级管(LED)的方法。作为方法的一部分,提供了LED。LED包括多个层。在LED上方形成经图案化的掩模。经图案化的掩模包含开口。采用离子注入工艺或者热扩散工艺通过开口将掺杂物引入到LED的层。作为引入掺杂物的结果,形成嵌入LED的层内的掺杂电流阻挡元件。本发明提供了具有嵌入式掺杂电流阻挡层的LED。

Description

具有嵌入式掺杂电流阻挡层的LED
技术领域
一般而言,本发明涉及发光器件,更具体而言,涉及具有嵌入式电流阻挡层的发光二极管(LED)。
背景技术
本文中使用的LED器件或者LED是在特定波长或者波长范围下产生光的半导体光源。由于有利的特性,诸如器件尺寸小、使用寿命长、高效的能耗以及良好的耐用性和可靠性,LED日益受到欢迎。近年来,LED已扩展用于各种应用,包括指示器、光传感器、交通灯、宽带数据传输和照明器件。当施加电压时,LED发出光。
可以通过在生长衬底上生长多个发光结构来制造LED。将发光结构连同下面的生长衬底一起分离成单独的LED管芯。在分离之前或者之后的某一时刻,将电极或者导电焊盘加入到每一个LED管芯中以允许穿过结构导电。发光结构和其上形成有发光结构的晶圆在本文中被称为外延晶圆。然后通过加入封装基板、任选的磷光材料和诸如透镜和反射镜的光学系统来封装LED管芯以变成光发射体。
LED通常包括电流阻挡层。传统上,电流阻挡层的形成涉及沉积介电材料和图案化介电材料。但是,这些工艺不仅需要额外的制造工具而且还可能会导致降低器件性能,例如由于不均匀的器件表面导致的更差的电流泄漏性能。
因此,虽然现有的制造LED的方法大体上已足以实现它们的预期目的,但是它们不是在每个方面都令人完全满意。继续寻找用于LED的更好的电流阻挡层。
发明内容
为了解决上述技术问题,一方面,本发明提供了一种装置,包括:光子管芯结构,所述光子管芯结构包括多个层,其中,电流阻挡层嵌入所述多个层中的一层中,并且其中,所述电流阻挡层是掺杂层。
在所述的装置中,所述光子管芯结构包括设置在p掺杂的III-V族化合物层和n掺杂的III-V族化合物层之间的多量子阱(MQW)层。
在所述的装置中,所述光子管芯结构包括设置在p掺杂的III-V族化合物层和n掺杂的III-V族化合物层之间的多量子阱(MQW)层,其中,所述电流阻挡层嵌入以下层之一内:所述MQW层、所述p掺杂的III-V族化合物层以及所述n掺杂的III-V族化合物层。
在所述的装置中,嵌有所述电流阻挡层的层具有平坦表面。
在所述的装置中,所述电流阻挡层包含掺杂物,所述掺杂物选自由铯、氩、氖、氪、氮、铝、氧和硼组成的组。
在所述的装置中,所述光子管芯结构包括金属接触件;以及所述电流阻挡层与所述金属接触件对准。
在所述的装置中,所述光子管芯结构包括水平发光二极管(LED)和垂直LED中的一种。
所述的装置还包括:在其中应用所述光子管芯的发光模块。
另一方面,本发明提供了一种发光二级管(LED),包括:衬底;p掺杂的III-V族化合物层和n掺杂的III-V族化合物层,每一个都设置在所述衬底上方;多量子阱(MQW)层,设置在所述p掺杂的III-V族化合物层和所述n掺杂的III-V族化合物层之间;以及电流阻挡层,嵌入以下层之一中:所述p掺杂的III-V族化合物层、所述n掺杂的III-V族化合物层、所述MQW层和所述衬底,其中,所述电流阻挡层包括含掺杂物的掺杂部件。
在所述的LED中,所述掺杂物选自由铯、氩、氖、氪、氮、铝、氧和硼组成的组。
在所述的LED中,嵌有所述电流阻挡层的层具有基本上均匀的表面形貌。
所述的LED还包括:与所述电流阻挡层基本上垂直对准的金属接触元件。
在所述的LED中,所述LED是水平LED并且所述衬底是蓝宝石衬底。
在所述的LED中,所述LED是垂直LED并且所述衬底是氮化镓衬底、硅粘着基台或者金属粘着基台。
又一方面,本发明提供了一种制造发光二极管(LED)的方法,包括:提供包括多个层的LED;在所述LED的上方形成经图案化的掩模,所述经图案化的掩模包含开口;以及通过所述开口将掺杂物引入所述LED的层,从而形成嵌入所述LED的所述层中的掺杂电流阻挡元件。
在所述的方法中,所述掺杂物选自由铯、氩、氖、氪、氮、铝、氧和硼组成的组
在所述的方法中,通过离子注入工艺引入所述掺杂物,并且其中,采用范围为约1.0×1010离子/平方厘米至约1.0×1018离子/平方厘米的剂量密度实施所述离子注入工艺。
在所述的方法中,通过热扩散工艺引入所述掺杂物。
所述的方法,还包括在引入步骤之后:去除所述经图案化的掩模;对所述LED进行退火;在所述LED上方形成接触层;以及在所述接触层上方形成金属接触件,其中,所述金属接触件与所述电流阻挡元件近乎垂直对准。
在所述的方法中,所述LED包括设置在p掺杂的氮化镓层和n掺杂的氮化镓层之间的多量子阱(MQW)层;以及所述电流阻挡元件嵌入以下层之一内:所述MQW层、所述p掺杂的氮化镓层、和所述n掺杂的氮化镓层。
附图说明
当结合附图进行阅读时,根据下面详细的描述可以更好地理解本发明的各方面。应该强调的是,根据工业中的标准实践,对各种部件没有按比例绘制。实际上,为了清楚论述起见,各种部件的尺寸可以被任意增大或减小。
图1至图11是根据本发明各个方面的示例LED结构的示意性局部横截面侧视图。
图12是示出根据本发明各个方面的制造LED的方法的流程图。
图13是根据本发明各个方面的包括图1至图11的LED的发光模块的示意图。
具体实施方式
应当理解为了实施各个实施例的不同部件,以下公开内容提供了许多不同的实施例或实例。在下面描述元件和布置的特定实例以简化本发明。当然这些仅仅是实例并不打算用于限定。例如,在下面的描述中第一部件在第二部件上方或者在第二部件上的形成可以包括其中第一和第二部件以直接接触形成的实施例,并且也可以包括其中可以在第一和第二部件之间形成额外的部件,使得第一和第二部件可以不直接接触的实施例。此外,术语“顶部”、“底部”、“在...下方”、“在...上方”等是用于简便的目的,并不意味着将实施例的范围限制为任何具体方向。为了简明和清楚,可以任意地以不同的比例绘制各个部件。另外,本发明可以在各个实例中重复附图标号和/或字母。这种重复只是为了简明和清楚的目的且其本身并不一定指定所论述的各个实施例和/或结构之间的关系。
当开启时,发光二极管(LED)器件可以发出辐射,诸如可见光谱中的不同颜色的光,以及具有紫外或者红外波长的辐射。与传统光源(例如,白炽灯泡)相比,LED提供诸如更小的尺寸、更低的能耗、更长的使用寿命、各种可用的颜色和更大的耐用性和可靠性等优点。近年来,这些优点以及使LED更便宜和更稳健的LED制造技术方面的进步加强了LED的日益普及。
然而,现有LED制造技术可能面临某些缺点。其中一个缺点是现有LED通常具有通过沉积介电材料然后通过光刻工艺图案化电介质形成的电流阻挡层。经图案化的电流阻挡层位于LED的层表面上,从而使LED的层表面不均匀。这种表面不均匀度可以导致诸如电流泄漏和/或工作电压增大的性能问题。此外,用于形成传统LED的电流阻挡层的光刻工艺必然涉及额外的光刻装备,从而延长制造时间并增加制造成本。
根据本发明的各个方面,下面论述了半导体光子器件及其制造方法,该方法通过形成嵌入式电流阻挡层基本上克服了上面所讨论的问题。在下面论述的实施例中光子器件是LED。更具体而言,图1至图11是在各个制造阶段的LED的一部分的示意性横截面侧视图。为了更好地理解本发明的发明构思,而将图1至图11简化。
参照图1,LED30A包括衬底40。衬底40是晶圆的一部分。在一些实施例中,衬底40包括蓝宝石材料。衬底40的厚度可以在约200微米(μm)至约1000μm的范围内。
在衬底40上方形成未掺杂半导体层50。未掺杂半导体层50不包含p型掺杂物或者n型掺杂物。在一些实施例中,未掺杂半导体层50包括含有一个来自周期表“III”族(group或者family)的元素,以及来自周期表“V”族的另一元素的化合物。例如,III族元素可以包括硼、铝、镓、铟和钛,以及V族元素可以包括氮、磷、砷、锑和铋。在示出的实施例中,未掺杂半导体层50包括未掺杂的氮化镓(GaN)材料。
未掺杂半导体层50充当位于衬底40和将在未掺杂半导体层50上方形成的层之间的缓冲层(例如,用于降低应力)。为了有效地执行其作为缓冲层的功能,未掺杂半导体层50具有减少的位错缺陷和良好的晶格结构品质。在某些实施例中,未掺杂半导体层50的厚度在约1.5μm至约3.0μm的范围内。
在未掺杂半导体层50上方形成掺杂半导体层60。通过本领域已知的外延生长工艺形成掺杂半导体层60。在示出的实施例中,掺杂半导体层60掺杂有n型掺杂物,例如碳(C)或者硅(Si)。在可选的实施例中,掺杂半导体层60可以掺杂有p型掺杂物,例如镁(Mg)。掺杂半导体层60包括III-V族化合物,其在本实施例中是氮化镓化合物。因此,掺杂半导体层60也可以被称为掺杂氮化镓层。在一些实施例中,掺杂半导体层60的厚度在约2μm至约4μm的范围内。
在掺杂半导体层60上形成预应变层70。预应变层70可以掺杂有诸如硅的n型掺杂物。预应变层70可以用于释放应力以及减少量子限制斯塔克效应(QCSE)一根据在其上方形成的量子阱(即,下面论述的MQW层80)的光吸收光谱描述外部电场的效应。预应变层70的厚度可以在约30nm至约80nm的范围内。
在预应变层70上方形成多量子阱(MQW)层80。MQW层80包括诸如氮化镓和氮化镓铟(InGaN)的活性材料的交替(或者周期)子层。例如,MQW层80可以包括若干氮化镓子层和若干氮化镓铟子层,其中氮化镓子层和氮化镓铟子层以交替或者周期性的方式形成。在一个实施例中,MQW层80包括十个氮化镓子层和十个氮化镓铟子层,其中在一个氮化镓子层上形成一个氮化镓铟子层,而在该氮化镓铟子层上形成另一氮化镓子层,依此类推。MQW层内的每一个子层都掺杂有与其邻近的子层不同的导电类型。即,MQW层内的各个子层以交替的p-n形式掺杂。发光效率取决于交替层的层数及其厚度。在一些实施例中,MQW层80的厚度在约90纳米(nm)至约200nm的范围内。
可以在MOW层80的上方任选地形成电子阻挡层90。电子阻挡层90有助于限制MQW层80中的电子-空穴载流子复合,这可以提高MQW层80的量子效率并且减少不期望带宽中的辐射。在一些实施例中,电子阻挡层90可以包括掺杂的氮化镓铝(AlGaN)材料,并且该掺杂物包含镁。电子阻挡层90的厚度可以在约15nm至约20nm的范围内。
在电子阻挡层90的上方(并因此在MQW层80的上方)形成掺杂半导体层100。通过本领域已知的外延生长工艺形成掺杂半导体层100。在一些实施例中,掺杂半导体层100掺杂有与掺杂半导体层60具有相反(或者不同)导电类型的掺杂物。因此,在掺杂半导体层60掺杂有n型掺杂物的实施例中,掺杂半导体层100掺杂有p型掺杂物,反之亦然。掺杂半导体层100包括III-V族化合物,其在示出的实施例中是氮化镓化合物。因此,掺杂半导体层100也可以被称为掺杂的氮化镓层。在一些实施例中,掺杂半导体层100的厚度在约150nm至约200nm的范围内。
通过在掺杂层60和100之间设置MQW层80形成LED30A的核心部分。当对LED30A的掺杂层施加电压(或者电荷)时,MQW层80发出诸如光的辐射。由MQW层80发出的光的颜色对应于辐射的波长。辐射可以是诸如蓝光的可见光;或者是诸如紫外(UV)光的不可见光。可以通过改变制成MQW层80的材料的组分和结构来调整光的波长(并因此调整光的颜色)。
参照图2,蚀刻掉层60至层100的一部分从而暴露出一部分掺杂半导体层60。在暴露的掺杂半导体层60的表面上形成金属接触件110。通过一个或多个沉积和图案化工艺形成金属接触件110。金属接触件110允许电接入掺杂半导体层60。
在掺杂半导体层100的上方形成经图案化的光刻胶层120。经图案化的光刻胶层120包括暴露出一部分掺杂半导体层100的开口130。然后对LED30A实施离子注入工艺150。经图案化的光刻胶层120在离子注入工艺150期间充当注入掩模。离子注入工艺150将掺杂物离子注入到掺杂半导体层100中。在一些实施例中,掺杂物离子包括铯(Cs)、氩(Ar)、氖(Ne)、氪(Kr)、氮(N)、铝(Al)、氧(O)或者硼(B)。剂量密度可以在1.0×1010离子/平方厘米(ions/centimeter2)到1.0×1018离子/平方厘米之间变化。在一些实施例中,剂量密度可以在约1.0×1012离子/平方厘米至约1.0×1016离子/平方厘米的范围内。在一些其他实施例中,剂量密度可以在约1.0×1013离子/平方厘米至约1.0×1017离子/平方厘米的范围内。在某些实施例中,作为离子注入工艺150的结果,注入深度在约0nm至约200nm的范围内。在实施离子注入工艺150之后,可以实施退火工艺。在一些实施例中,退火工艺的退火温度可以小于或者等于约500摄氏度并且退火时间可以小于或者等于约5分钟。
作为离子注入工艺150的结果,在开口130下方的掺杂半导体层100中形成电流阻挡层160。电流阻挡层160具有高电阻率。在一些实施例中,电阻率(ρ)大于或者等于约104欧姆-厘米。在一些可选的实施例中,可以调整注入能量以在LED30A的其他层(例如在MQW层80或者掺杂半导体层60中或者另一合适的层)中形成电流阻挡层160。在下面参照图4和图5论述其中一些可选实施例。
现参照图3,例如采用本领域已知的剥离工艺或者灰化工艺去除光刻胶层120。然后,在掺杂半导体层100的上方(和电流阻挡层160的上方)形成接触层170。在一些实施例中,接触层170包括诸如ITO、ZnO或者(AlGa)ZnO的透明导电材料。在某些实施例中,接触层170的厚度在约2000埃至约3000埃的范围内,传输速率大于约85%,并且电阻率小于约5×10-4欧姆-厘米。
然后在接触层170上方形成金属接触件180。金属接触件180允许电接入掺杂半导体层100。金属接触件180与电流阻挡层160近乎垂直对准。如上所述,电流阻挡层160具有高电阻率并且因此使电流绕过其转移开。这种效应通过图3中所示箭头示出。在这种情况下,电流阻挡层160可以提高LED30A的光输出功率和量子效率,因为其可以有助于增大LED30A的MQW层80中的电流。
因为电流阻挡层160通过离子注入工艺形成,其嵌入在LED30A的层内,例如嵌入在掺杂半导体层100内。鉴于此,不同于常规LED,电流阻挡层160的形成不引起LED30A中的任何层的不均匀表面。掺杂半导体层100的平坦表面降低LED30A的电流泄漏或者其他缺陷或者性能降低的可能性。此外,因为电流阻挡层160的形成不涉及光刻设备,与需要光刻工艺来形成它的电流阻挡层的常规LED相比,可以更快地并且以更低的成本完成LED30A的制造。
在上述的实施例中,通过离子注入工艺形成电流阻挡层160。但是,在可选的实施例中,可以通过合适的热扩散工艺形成电流阻挡层160,热扩散工艺也可以涉及通过开口130(图2)引入诸如铯、氩、氖、氪、氮、铝、氧或者硼的掺杂物以形成掺杂电流阻挡层。在这些应用热扩散来形成掺杂电流阻挡层的实施例中,接近暴露于扩散物(即,掺杂物)的表面形成电流阻挡层。
图4和图5分别是根据两个可选实施例的LED30B和LED30C的示意性横截面侧视图。在图4至图5中的这些可选实施例中,在LED内的不同其他层中形成相应LED的电流阻挡层。为了一致和清楚,将LED30A至30C中的相似的元件标记为相同的。参照图4,在MQW层80,而不是在掺杂半导体层100(例如,pGaN层)中形成电流阻挡层160。不管图4(其仅是实施例)中示出的,电流阻挡层160可以完全穿过或者可以不完全穿过MQW层80来形成。例如,可以在MQW层80中仅部分地形成电流阻挡层160。作为另一实例,可以穿过层70的一部分或者还穿过层80的一部分形成电流阻挡层160。
如上所述,可以通过调整用于形成电流阻挡层160的离子注入工艺的工艺参数(例如,注入能量)来实现电流阻挡层的位置和深度。参照图5,在掺杂半导体层60(例如,nGaN层)中,而不是在掺杂半导体层100中或者在MQW层80中形成电流阻挡层160。如上所述,这可以通过调整用于形成电流阻挡层160的离子注入工艺的工艺参数来实现。此外,可以通过调整一些离子注入工艺参数来实现电流阻挡层160的期望深度(或者垂直尺寸)。
上面图2至图5中示出的LED30A至30C属于水平LED。形成用于LED30A至30C的嵌入式电流阻挡层160的方法也可以用于制造垂直LED,垂直LED的各种实施例在图6至图11中示出。再次,为了一致和清楚,将垂直和水平LED中的相似的元件标记成相同的。
参照图6,垂直LED30D具有粘着基台(submount)200。在示出的实施例中,粘着基台200包含金属材料。在其他实施例中,粘着基台200可以包含硅材料。掺杂半导体层100设置在粘着基台200上。在示出的实施例中,掺杂半导体层100包含p掺杂的氮化镓(pGaN)。电子阻挡层90设置在掺杂半导体层100上。MQW层80设置在电子阻挡层90上。预应变层70设置在MQW层80上。掺杂半导体层60设置在预应变层70上。在示出的实施例中,掺杂半导体层60包括n掺杂的氮化镓(nGaN)。在掺杂半导体层60中形成电流阻挡层160。在掺杂半导体60上以及在电流阻挡层160上方设置接触层170。金属接触件180设置在接触层170上。可以通过金属元件180和粘着基台200获得电接入LED30D的掺杂层。
通过与上面参照图2所论述的工艺150(或者热扩散工艺)类似的离子注入工艺,采用经调整的工艺参数形成电流阻挡层160。由于这种形成方法(即,通过注入或者热扩散而不是沉积和光刻图案化),电流阻挡层160嵌入LED30D内并且没有导致不均匀的表面形貌(surface topography)。换句话说,掺杂半导体层60(包含嵌入式电流阻挡层160)的表面是基本上平坦的,在层60上形成的层的表面也是基本上平坦的。如上所述,由于嵌入式电流阻挡层160,可以基本上减少电流泄漏和其他缺陷。
参照图7,垂直LED30E与上面参照图6所论述的垂直LED30D基本上类似。但是,不同于垂直LED30D,电流阻挡层160嵌入LED30E的MQW层80中。可以通过调整用于形成其的离子注入工艺的一个或多个工艺参数(例如,注入能量)来实现LED30E中的电流阻挡层160的不同嵌入位置。然而,不管位置在哪,电流阻挡层160仍可以使电流绕过其转移开,并且它的嵌入式性质减少诸如电流泄漏的缺陷。
参照图8,垂直LED30F与上面参照图6至图7所论述的垂直LED30D和30E基本上类似。但是,不同于垂直LED30D至30E,电流阻挡层160嵌入LED30F的掺杂半导体层100中。可以通过调整用于形成其的离子注入工艺的一个或多个工艺参数(诸如,注入能量)来实现LED30F中的电流阻挡层160的不同嵌入位置。然而,不管位置在哪,电流阻挡层160仍可以使电流绕过其转移开,并且它的嵌入式性质减少诸如电流泄漏的缺陷。
参照图9,示出垂直LED30G的另一实施例。LED30G具有III-V族化合物衬底220。在示出的实施例中,衬底220包含n掺杂的氮化镓。将III-V族化合物衬底220的一面接合至金属层250。将III-V族化合物衬底220的另一面电连接至掺杂半导体层60。在示出的实施例中,掺杂半导体层60包含n掺杂的氮化镓(nGaN)。预应变层70设置在掺杂半导体层60上。MQW层80设置在预应变层70上。电子阻挡层90设置在MQW层80上。掺杂半导体层100设置在电子阻挡层90上。在示出的实施例中,掺杂半导体层100包括p掺杂的氮化镓(pGaN)。在掺杂半导体层100中形成电流阻挡层160。在掺杂半导体层100上以及在电流阻挡层160上方形成接触层170。金属接触件180设置在接触层170上。可以通过金属元件180和金属层250获得电接入LED30G的掺杂层。
通过上面参照图2所论述的工艺150(或者热扩散工艺)类似的离子注入工艺,采用经调整的工艺参数形成电流阻挡层160。由于这种形成方法(即,通过注入或者热扩散而不是沉积和光刻图案化),电流阻挡层160嵌入LED30E内并且没有导致不均匀的表面形貌。换句话说,掺杂半导体层100(包括嵌入式电流阻挡层160)的表面是基本上平坦的,在层100上形成的层的表面也是基本上平坦的。如上所述,由于嵌入式电流阻挡层160,可以基本上减少电流泄漏和其他缺陷。
参照图10,垂直LED30H与上面参照图9所论述的垂直LED30G基本上类似。但是,不同于垂直LED30G,电流阻挡层160嵌入LED30H的MQW层80中。可以通过调整用于形成其的离子注入工艺的一个或多个工艺参数(例如,注入能量)来实现LED30H中的电流阻挡层160的不同嵌入位置。然而,不管位置在哪,电流阻挡层160仍可以使电流绕过其转移开,并且它的嵌入式性质减少诸如电流泄漏的缺陷。
参照图11,垂直LED30I与上面参照图9至图10所论述的垂直LED30G和30H基本上类似。但是,不同于垂直LED30G和30H,电流阻挡层160嵌入LED30I的掺杂半导体层60中。可以通过调整用于形成其的离子注入工艺的一个或多个工艺参数(例如,注入能量)来实现LED30I中的电流阻挡层160的不同嵌入位置。然而,不管位置在哪,电流阻挡层160仍可以使电流绕过其转移开,并且它的嵌入式性质减少诸如电流泄漏的缺陷。
为了完成LED30A至30I的制造,也可以实施其他工艺,诸如切割、封装和测试工艺,但是为了简明的目的在本文中未示出这些工艺。
图12是根据本发明的各个方面用于制造光子器件的方法300的流程图。参照图12,方法300包括框310,其中,提供了LED。LED包括多个层。例如,LED可以包括p掺杂的氮化镓层和n掺杂的氮化镓层以及设置在p掺杂和n掺杂的氮化镓层之间的多量子阱(MQW)层。在一些实施例中,LED是具有蓝宝石衬底的水平LED。在一些其他实施例中,LED是具有氮化镓衬底或者硅粘着基台或者金属粘着基台的垂直LED。
方法300包括框320,其中,在LED上方形成经图案化的掩模。经图案化的掩模可以是光刻胶掩模并且包含开口。方法包括框330,其中,通过开口将掺杂物引入LED的层。可以通过离子注入工艺或者热扩散工艺引入掺杂物。在一些实施例中,掺杂物包括诸如铯离子、氩离子、氖离子、氪离子、氮离子、铝离子、氧离子或者硼离子的离子。在一些实施例中,采用范围为约1.0×1010离子/平方厘米至约1.0×1018离子/平方厘米的剂量密度实施框330中的注入工艺。作为掺杂物引入工艺的结果,在LED的层中形成掺杂电流阻挡元件。在一些实施例中,在LED是具有氮化镓衬底的垂直LED的情况下,其中形成电流阻挡元件的层是MQW层、p掺杂的氮化镓层、n掺杂的氮化镓层、或者氮化镓衬底。
可以理解,为了完成光子器件的制造可以在框310至框330之前、期间、或者之后实施其他工艺。例如,在一些实施例中,在实施框330之后,去除经图案化的掩模。也可以对LED进行退火。然后,可以在LED上方形成接触层。也可以在接触层的上方形成金属接触件。金属接触件与电流阻挡元件近乎垂直对准。为了简明的目的在本文中不具体论述其他工艺。
图13示出包括根据上述的本发明各个方面所制造的LED的发光模块600的简化示意图。发光模块600具有基底610、接合至基底610的主体620、和接合至主体620的灯630。在一些实施例中,灯630是下照灯(或者下照灯发光模块)。在其他实施例中,灯630可以是其他合适的照明设备。灯630使用上面参照图1至图12论述的LED作为它的光源。换句话说,发光模块600的灯630的LED包括嵌入式电流阻挡层,其导致改进的LED表面形貌。因此,LED减少了诸如电流泄漏或者超额工作电压的缺陷。
根据本文公开的实施例论述的LED提供优于现有LED的优点。但是,可以理解,不是所有的优点都必然要在本文中进行论述,并且不同实施例可以提供其他优点,以及没有特定优点是所有实施例都必需的。
一个优点是因为形成嵌入LED的层内的电流阻挡层,LED将不会出现不均匀的表面形貌。在传统LED中,通常通过在LED的层的上方沉积介电层和并图案化该介电层以形成电流阻挡层来形成电流阻挡层。形成电流阻挡层的传统方法导致不均匀的LED层表面,因为电流阻挡层设置在其上形成有电流阻挡层的层的上方或者上面。这可能导致诸如电流泄漏和/或过高工作电压的缺陷。相比之下,因为本文公开的电流阻挡层通过注入工艺或者热扩散工艺形成,将其嵌入LED的给定层内并因此对LED的表面形貌没有产生不利影响。因此,可以基本上减少或者消除诸如电流泄漏和/或高工作电压的缺陷。
另一个优点是因为采用离子注入方法或者热扩散方法,而不是沉积/光刻图案化方法形成电流阻挡层,本文公开的LED必然采用更简单的制造工艺。换句话说,本文公开的LED需要更少的制造工具(即,不需要沉积工具或者光刻工具),并且可以比沉积介电层和图案化介电层更快速地实施注入工艺或者热扩散工艺。此外,本文公开的电流阻挡层的实现与现有的LED制造工艺兼容。
本发明的一种更广泛的形式涉及一种发光装置。发光装置包括含多个层的光子管芯结构,其中电流阻挡层嵌入多个层中的一层中。电流阻挡层是掺杂层。
在一些实施例中,光子管芯结构包括设置在p掺杂的III-V族化合物层和n掺杂的III-V族化合物层之间的多量子阱(MQW)层。
在一些实施例中,电流阻挡层嵌入以下层之一内:MQW层、p掺杂的III-V族化合物层、和n掺杂的III-V族化合物层。
在一些实施例中,其中嵌有电流阻挡层的层具有平坦表面。
在一些实施例中,掺杂层可以包含掺杂物,该掺杂物是铯、氩、氖、氪、氮、铝、氧或者硼。
在一些实施例中,光子管芯结构包括金属接触件;并且电流阻挡层与金属接触件对准。
在一些实施例中,光子管芯结构包括水平发光二极管(LED)和垂直LED中的一种。
本发明的另一更广泛形式涉及LED。LED包括:衬底;每一个都设置在衬底上方的p掺杂的III-V族化合物层和n掺杂的III-V族化合物层;设置在p掺杂的III-V族化合物层和n掺杂的III-V族化合物层之间的多量子阱(MQW)层;以及嵌入以下层之一中的电流阻挡层:p掺杂的III-V族化合物层、n掺杂的III-V族化合物层、MQW层和衬底。电流阻挡层包括含有掺杂物的掺杂部件。
在一些实施例中,掺杂物可以是铯、氩、氖、氪、氮、铝、氧或者硼。
在一些实施例中,其中嵌有电流阻挡层的层具有基本上均匀的表面形貌。
在一些实施例中,LED还包括与电流阻挡层基本上垂直对准的金属接触元件。
在一些实施例中,LED是水平LED并且衬底是蓝宝石衬底。
在一些实施例中,LED是垂直LED并且衬底是氮化镓衬底、硅粘着基台或者金属粘着基台。
本发明的又一更广泛形式涉及一种制造LED的方法。方法包括:提供包括多个层的LED;在LED上方形成经图案化的掩模,经图案化的掩模包含开口;以及通过开口将掺杂物引入LED的层,从而形成嵌入LED的所述层内的掺杂电流阻挡元件。
在一些实施例中,掺杂物离子是铯、氩、氖、氪、氮、铝、氧或者硼。
在一些实施例中,通过离子注入工艺引入掺杂物,并且用范围为约1.0×1010离子/平方厘米至约1.0×1018离子/平方厘米的剂量密度实施离子注入工艺。
在一些实施例中,通过热扩散工艺引入掺杂物。
在一些实施例中,方法还包括:去除经图案化的掩模;对LED进行退火;在LED上方形成接触层;以及在接触层上方形成金属接触件,其中金属接触件与电流阻挡元件近乎垂直对准。
在一些实施例中,LED包括设置在p掺杂的氮化镓层和n掺杂的氮化镓层之间的多量子阱(MQW)层;以及嵌入以下层之一内的电流阻挡层:MQW层、p掺杂的氮化镓层和n掺杂的氮化镓层。
在一些实施例中,LED包括水平LED或者垂直LED。
上面论述了若干实施例的部件,使得本领域技术人员可以更好地理解以下的详细描述。本领域技术人员应该理解,他们可以很容易地使用本发明作为基础来设计或更改其他用于达到与本文所介绍实施例相同的目的和/或实现相同优点的工艺和结构。本领域技术人员也应该意识到,这些等效结构并不背离本发明的精神和范围,并且在不背离本发明的精神和范围的情况下,在其中可以对其进行多种变化、替换以及改变。

Claims (10)

1.一种装置,包括:
光子管芯结构,所述光子管芯结构包括多个层,其中,电流阻挡层嵌入所述多个层中的一层中,并且其中,所述电流阻挡层是掺杂层。
2.根据权利要求1所述的装置,其中,所述光子管芯结构包括设置在p掺杂的III-V族化合物层和n掺杂的III-V族化合物层之间的多量子阱(MQW)层。
3.根据权利要求1所述的装置,其中,嵌有所述电流阻挡层的层具有平坦表面。
4.根据权利要求1所述的装置,其中,所述电流阻挡层包含掺杂物,所述掺杂物选自由铯、氩、氖、氪、氮、铝、氧和硼组成的组。
5.根据权利要求1所述的装置,其中:
所述光子管芯结构包括金属接触件;以及
所述电流阻挡层与所述金属接触件对准。
6.根据权利要求1所述的装置,还包括:在其中应用所述光子管芯的发光模块。
7.一种发光二级管(LED),包括:
衬底;
p掺杂的III-V族化合物层和n掺杂的III-V族化合物层,每一个都设置在所述衬底上方;
多量子阱(MQW)层,设置在所述p掺杂的III-V族化合物层和所述n掺杂的III-V族化合物层之间;以及
电流阻挡层,嵌入以下层之一中:所述p掺杂的III-V族化合物层、所述n掺杂的III-V族化合物层、所述MQW层和所述衬底,其中,所述电流阻挡层包括含掺杂物的掺杂部件。
8.根据权利要求7所述的LED,还包括:与所述电流阻挡层基本上垂直对准的金属接触元件。
9.一种制造发光二极管(LED)的方法,包括:
提供包括多个层的LED;
在所述LED的上方形成经图案化的掩模,所述经图案化的掩模包含开口;以及
通过所述开口将掺杂物引入所述LED的层,从而形成嵌入所述LED的所述层中的掺杂电流阻挡元件。
10.根据权利要求9所述的方法,还包括,在引入步骤之后:
去除所述经图案化的掩模;
对所述LED进行退火;
在所述LED上方形成接触层;以及
在所述接触层上方形成金属接触件,其中,所述金属接触件与所述电流阻挡元件近乎垂直对准。
CN2013100347489A 2012-02-27 2013-01-29 具有嵌入式掺杂电流阻挡层的led Pending CN103296167A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/405,906 US20130221320A1 (en) 2012-02-27 2012-02-27 Led with embedded doped current blocking layer
US13/405,906 2012-02-27

Publications (1)

Publication Number Publication Date
CN103296167A true CN103296167A (zh) 2013-09-11

Family

ID=49001852

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2013100347489A Pending CN103296167A (zh) 2012-02-27 2013-01-29 具有嵌入式掺杂电流阻挡层的led

Country Status (3)

Country Link
US (1) US20130221320A1 (zh)
CN (1) CN103296167A (zh)
TW (1) TW201336107A (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8507940B2 (en) 2010-04-05 2013-08-13 Taiwan Semiconductor Manufacturing Company, Ltd. Heat dissipation by through silicon plugs
US9312432B2 (en) 2012-03-13 2016-04-12 Tsmc Solid State Lighting Ltd. Growing an improved P-GaN layer of an LED through pressure ramping
JP6986349B2 (ja) 2014-05-27 2021-12-22 シランナ・ユー・ブイ・テクノロジーズ・プライベート・リミテッドSilanna Uv Technologies Pte Ltd n型超格子及びp型超格子を備える電子デバイス
US11322643B2 (en) 2014-05-27 2022-05-03 Silanna UV Technologies Pte Ltd Optoelectronic device
JP6817072B2 (ja) * 2014-05-27 2021-01-20 シランナ・ユー・ブイ・テクノロジーズ・プライベート・リミテッドSilanna Uv Technologies Pte Ltd 光電子デバイス
CN106537617B (zh) 2014-05-27 2019-04-16 斯兰纳Uv科技有限公司 使用半导体结构和超晶格的高级电子装置结构
CN105870280B (zh) 2015-01-21 2019-07-09 展晶科技(深圳)有限公司 发光二极管晶粒
EP3206237A1 (en) * 2016-02-12 2017-08-16 Exalos AG Light emitting device with transparent conductive group-iii nitride layer
US10840334B2 (en) 2016-06-24 2020-11-17 Cree, Inc. Gallium nitride high-electron mobility transistors with deep implanted p-type layers in silicon carbide substrates for power switching and radio frequency applications and process for making the same
US11430882B2 (en) * 2016-06-24 2022-08-30 Wolfspeed, Inc. Gallium nitride high-electron mobility transistors with p-type layers and process for making the same
US10192980B2 (en) 2016-06-24 2019-01-29 Cree, Inc. Gallium nitride high-electron mobility transistors with deep implanted p-type layers in silicon carbide substrates for power switching and radio frequency applications and process for making the same
US10892356B2 (en) 2016-06-24 2021-01-12 Cree, Inc. Group III-nitride high-electron mobility transistors with buried p-type layers and process for making the same
US10396241B1 (en) * 2016-08-04 2019-08-27 Apple Inc. Diffusion revealed blocking junction
US11929428B2 (en) 2021-05-17 2024-03-12 Wolfspeed, Inc. Circuits and group III-nitride high-electron mobility transistors with buried p-type layers improving overload recovery and process for implementing the same
CN114156373B (zh) * 2021-11-19 2024-04-05 深圳市光科全息技术有限公司 发光二极管的制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050093428A1 (en) * 2003-10-30 2005-05-05 Sharp Kabushiki Kaisha Semiconductor light-emitting device
CN101552316A (zh) * 2008-03-31 2009-10-07 普瑞光电股份有限公司 具有图案化电流阻挡金属接触的发光二极管及其方法
CN101656287A (zh) * 2008-08-18 2010-02-24 台湾积体电路制造股份有限公司 发光二极管装置及其形成方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4423699B2 (ja) * 1999-05-27 2010-03-03 ソニー株式会社 半導体レーザ素子及びその作製方法
JP3950604B2 (ja) * 1999-12-28 2007-08-01 日本オプネクスト株式会社 半導体レーザ装置、半導体レーザアレー装置及び光伝送装置
US7795623B2 (en) * 2004-06-30 2010-09-14 Cree, Inc. Light emitting devices having current reducing structures and methods of forming light emitting devices having current reducing structures
US8017963B2 (en) * 2008-12-08 2011-09-13 Cree, Inc. Light emitting diode with a dielectric mirror having a lateral configuration
US20110298006A1 (en) * 2010-06-02 2011-12-08 Panasonic Corporation Semiconductor light emitting device and method for fabricating the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050093428A1 (en) * 2003-10-30 2005-05-05 Sharp Kabushiki Kaisha Semiconductor light-emitting device
CN101552316A (zh) * 2008-03-31 2009-10-07 普瑞光电股份有限公司 具有图案化电流阻挡金属接触的发光二极管及其方法
CN101656287A (zh) * 2008-08-18 2010-02-24 台湾积体电路制造股份有限公司 发光二极管装置及其形成方法

Also Published As

Publication number Publication date
TW201336107A (zh) 2013-09-01
US20130221320A1 (en) 2013-08-29

Similar Documents

Publication Publication Date Title
CN103296167A (zh) 具有嵌入式掺杂电流阻挡层的led
KR101282775B1 (ko) 수직형 발광 소자 및 그 제조방법
US8247791B2 (en) Compound semiconductor light emitting element, illuminating apparatus using compound semiconductor light emitting element, and method for manufacturing compound semiconductor light emitting element
KR102227771B1 (ko) 나노구조 반도체 발광소자
CN102368526A (zh) 一种近紫外led器件的制造方法
US9312432B2 (en) Growing an improved P-GaN layer of an LED through pressure ramping
JP5306779B2 (ja) 発光素子及びその製造方法
TW201411877A (zh) 光學裝置以及發光裝置及其製造方法
TW201411875A (zh) 在基底成長iii-v族化合物層的方法及具有該iii-v族化合物層的半導體裝置與照明裝置
CN113809207B (zh) 一种Micro-LED制备方法
KR102464030B1 (ko) 발광소자
Zhou et al. High-efficiency GaN-based LED with patterned SiO2 current blocking layer deposited on patterned ITO
Zhou et al. Improved light output power of LEDs with embedded air voids structure and SiO2 current blocking layer
KR102145912B1 (ko) 발광소자 및 이를 포함하는 발광소자 패키지
KR102050052B1 (ko) 발광소자
KR102244218B1 (ko) 나노구조 반도체 발광소자 제조방법
WO2016108422A1 (en) Vertical light emitting diode with v-pit current spreading member and manufacturing method of the same
KR20150112483A (ko) 발광 소자 및 그 제조 방법
KR101972048B1 (ko) 전극 구조물 및 이를 포함하는 발광소자
KR102715924B1 (ko) 반도체 소자
KR102252473B1 (ko) 발광소자
KR20170086237A (ko) 질화물계 반도체층 및 그 성장 방법
KR200370463Y1 (ko) 고밀도 평판형 발광다이오드 백색 조명램프
TWI377707B (en) White light emitting device and method for making same
Tian Novel micro-pixelated III-nitride light emitting diodes: fabrication, efficiency studies and applications

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20151225

Address after: Taiwan, China Hsinchu Science Park Road, No. five, No. 5

Applicant after: Jingyuan Optoelectronics Co., Ltd.

Address before: Hsinchu, Taiwan, China

Applicant before: Tsmc Solid State Lighting Ltd.

C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20130911