TW201336048A - 半導體結構及發光二極體驅動電路 - Google Patents
半導體結構及發光二極體驅動電路 Download PDFInfo
- Publication number
- TW201336048A TW201336048A TW101105844A TW101105844A TW201336048A TW 201336048 A TW201336048 A TW 201336048A TW 101105844 A TW101105844 A TW 101105844A TW 101105844 A TW101105844 A TW 101105844A TW 201336048 A TW201336048 A TW 201336048A
- Authority
- TW
- Taiwan
- Prior art keywords
- substrate
- region
- source
- conductivity type
- type doping
- Prior art date
Links
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本發明提供了一種半導體結構,包含一基板、一耐壓區、一第一源/汲極區、一第二源/汲極區、一閘極以及一基極區。基板具有一第一導電型摻雜。耐壓區形成於基板內並具有一第二導電型摻雜。第一源/汲極區形成於基板內並具有第二導電型摻雜。第二源/汲極區形成於耐壓區內並具有第一導電型摻雜。閘極形成於基板之上方並位於耐壓區及第一源/汲極區之間,且閘極與基板之間具有一絕緣層。基極區形成於基板內並具有第一導電型摻雜。
Description
本發明係關於一種半導體結構及使用該半導體結構之發光二極體驅動電路,尤指一種具有逆流防止之一種半導體結構及使用該半導體結構之發光二極體驅動電路。
第一圖為傳統之高壓N型增強式金氧半場效電晶體之剖面圖及其等效電路圖。請參見第一圖之左側,N型增強式金氧半場效電晶體包含一P型基板Psub,並於P型基板Psub之內形成一源極區S、一汲極區D、一基極區B。而一閘極G形成於P型基板Psub之上,並位於源極區S及汲極區D之間,且閘極G與P型基板Psub之間存在一絕緣層Iso。而為了提高N型增強式金氧半場效電晶體之耐壓能力,會另外形成一耐壓區HV於汲極區D與P型基板Psub之間,以提高N型增強式金氧半場效電晶體之耐壓能力。圖中n+代表該區為n型重摻雜區,p+代表該區為p型重摻雜區。耐壓區HV與汲極區D具有相同之n型導電型摻雜,而井區為低摻雜區。
然而,P型基板Psub與耐壓區HV具有不同的導電型摻雜,請同時參見第一圖之右側,基極區B與汲極區D之間將等效形成一寄生二極體Di。當高壓N型增強式金氧半場效電晶體的汲極區D與源極區S之間被施加一逆偏壓(即源極區S之電位高於汲極區D之電位)時,一逆向電流Ir即流經寄生二極體Di。對於一些應用環境,逆向電流Ir之產生將造成電路毀損。
鑑於先前技術中的增強式金氧半場效電晶體,於逆偏壓時會產生一逆向電流流經寄生二極體。本發明利用形成一與寄生二極體反相之二極體,藉此避免逆向電流之產生。
為達上述目的,本發明提供了一種半導體結構,包含一基板、一耐壓區、一第一源/汲極區、一第二源/汲極區、一閘極以及一基極區。基板具有一第一導電型摻雜。耐壓區形成於基板內並具有一第二導電型摻雜。第一源/汲極區形成於基板內並具有第二導電型摻雜。第二源/汲極區形成於耐壓區內並具有第一導電型摻雜。閘極形成於基板之上方並位於耐壓區及第一源/汲極區之間,且閘極與基板之間具有一絕緣層。基極區形成於基板內並具有第一導電型摻雜。
本發明提供了另一種半導體結構,包含一基板、一溝槽、一第一源/汲極區、一第二源/汲極區、一閘極、一井區及一基極區。基板具有一第一導電型摻雜。溝槽形成於基板之內。井區位於溝槽之側邊,並具有一第二導電型摻雜。第一源/汲極區形成於井區內並臨接溝槽,第一源/汲極區具有第一導電型摻雜。閘極形成於溝槽之內,且閘極與基板之間具有一絕緣層。基極區形成於井區內並具有第二導電型摻雜。第二源/汲極區位於基板之下方並具有第二導電型摻雜。通道區形成於基板內並位於溝槽之側邊,通道區具有第一導電型摻雜並連接第一源/汲極區及基板。
本發明也提供了一種發光二極體驅動電路,利用上述的半導體結構作為穩流元件。發光二極體驅動電路,包含一發光二極體模組以及一穩流元件。發光二極體模組之一端耦接一驅動電壓源。穩流元件耦接發光二極體模組之另一端,用以使發光二極體模組穩定流經一電流。其中,穩流元件為一增強式金氧半場效電晶體,具有一基板及一汲極,基板與汲極之間形成兩寄生二極體,該兩寄生二極體串聯且其導通方向相反。
以上的概述與接下來的詳細說明皆為示範性質,是為了進一步說明本發明的申請專利範圍。而有關本發明的其他目的與優點,將在後續的說明與圖示加以闡述。
請參見第二圖,為根據本發明之一第一較佳實施例之N型增強式金氧半場效電晶體之半導體結構剖面圖及其等效電路圖。請先參見第二圖左側,此半導體結構包含一P型基板Psub、一耐壓區HV、一源極區S、一汲極區D、一閘極G以及一基極區B。P型基板具有一P型導電型摻雜,可以是一基材(Substrate)或一P型井(Well),用以形成本發明半導體結構於其上。耐壓區HV形成於P型基板Psub內並具有N型導電型摻雜。源極區S形成於P型基板Psub內並具有N型導電型摻雜。汲極區D形成於耐壓區HV內並具有P型導電型摻雜。閘極G形成於P型基板Psub之上方並位於耐壓區HV及源極區S之間,且閘極G與P型基板Psub之間具有一絕緣層Iso,以電性隔離閘極G與P型基板Psub。基極區B形成於P型基板Psub內並具有P型導電型摻雜。圖中n+代表該區為n型重摻雜區,p+代表該區為p型重摻雜區。耐壓區HV的摻雜濃度及厚度可視所需之耐壓程度調整。
由於耐壓區HV與P型基板Psub的導電型摻雜不同,因此耐壓區HV與P型基板Psub之間會形成一第一二極體D1。本發明的汲極區D與耐壓區HV的導電型摻雜亦不同,因此汲極區D與P型基板Psub之間也會形成一第二二極體D2,而且第二二極體D2與第一二極體D1的導通方向相反。請同時參見第二圖右側。當半導體結構為導通時,電流將由汲極區D流入,經第二二極體D2後由源極區S流出。當半導體結構為截止時,由於第二二極體D2與第一二極體D1的導通方向相反,因此一逆向電流Ir無法形成而達到防止逆電流之優點。
請參見第三圖,為根據本發明之一第一較佳實施例之P型增強式金氧半場效電晶體之半導體結構剖面圖及其等效電路圖。與第二圖之N型增強式金氧半場效電晶體相較,主要是基板改為N型基板Nsub,因此,耐壓區HV、源極區S、汲極區D以及閘極G的導電型摻雜與第二圖所示半導體結構為相反。因此,耐壓區HV與N型基板Nsub之間以及汲極區D與N型基板Nsub之間也會分別形成一第三二極體D3、一第四二極體D4。而且第三二極體D3與第四二極體D4的導通方向仍為相反,因此第三圖所示之半導體結構能達到防止逆電流之優點。
根據上述說明,本發明係利用耐壓區與第一源/汲極區具有相同導電型摻雜,而且基板與第二源/汲極區具有相同之另一種導電型摻雜之結構,藉此在基板與耐壓區之間以及耐壓區與第二源/汲極區之間分別形成兩寄生二極體,而此兩寄生二極體串聯且其導通方向相反,藉此達到防止逆電流。
本發明除可以應用至如上述兩實施例般之平面式金氧半場效電晶體外,亦可應用至溝槽式金氧半場效電晶體。以下以溝槽式N型增強式金氧半場效電晶體為例說明。請參見第四圖,為根據本發明之一第三較佳實施例之溝槽式N型增強式金氧半場效電晶體之半導體結構剖面圖。半導體結構包含一N型基板Nepi、一溝槽Tw、一源極區S、一汲極區D、一閘極G、一P型井區PW及一基極區B。N型基板Nepi具有N型導電型摻雜。溝槽Tw形成於N型基板Nepi之內。P型井區PW位於溝槽Tw之側邊,並具有P型導電型摻雜。源極區S形成於P型井區PW內並臨接溝槽Tw,源極區S具有N型導電型摻雜。閘極G形成於溝槽Tw之內,且閘極G與N型基板Nepi之間具有一絕緣層Iso以電性隔離閘極G與N型基板Nepi。基極區B形成於P型井區PW內並具有P型導電型摻雜。汲極區D位於N型基板Nepi之下方並具有P型導電型摻雜。
藉由上述之結構,井區與基板之間以及基板與汲極區之間分別形成導通方向相反之寄生二極體,藉此也可以達到防止逆電流。
請參見第五圖,為利用本發明之半導體結構於發光二極體驅動電路之電路示意圖。本發明之半導體結構係作為穩流元件。發光二極體驅動電路包含一發光二極體模組IM以及一穩流元件CS。發光二極體模組LM之一端耦接一驅動電壓源AC,在本實施例為一交流電源。穩流元件CS耦接發光二極體模組LM之另一端,用以使發光二極體模組LM穩定流經一電流。其中,穩流元件CS可以為上述實施例中任一增強式金氧半場效電晶體,因此基板與汲極之間形成兩寄生二極體,即第一二極體D1及第二二極體D2,此第一二極體D1及第二二極體D2串聯且其導通方向相反。當驅動電壓源AC提供正電壓於發光二極體模組LM之上,且正電壓超過發光二極體模組LM之發光臨界電壓時,穩流元件CS將控制流經發光二極體模組LM之電流大體上穩定於一電流上。當驅動電壓源AC提供負電壓於發光二極體模組LM之上,穩流元件CS中導通方向相反的第一二極體D1及第二二極體D2會截止逆偏電流,而且負電壓跨壓於第二二極體D2之上,以避免過高的逆偏電壓跨於發光二極體模組LM之上時,會超過發光二極體模組LM中的發光二極體之逆向崩潰電壓而損壞發光二極體模組LM。尤其,發光二極體之逆向崩潰電壓僅略大於發光二極體的正向導通臨界電壓,在驅動電壓源AC為交流電源時,在傳統的增強式金氧半場效電晶體經常會在負電壓時造成發光二極體模組燒毀之問題。
本發明之半導體結構可以與其他電路,例如:發光二極體、發光二極體驅動控制電路等,同時生成於晶圓。藉由這樣的整合,可以達到降低成本、製程之準確度高及可靠度高等優點。
請參見第六圖,為根據本發明之一第四較佳實施例之N型增強式金氧半場效電晶體之半導體結構剖面圖及其等效電路圖。先參見第六圖上方之半導體結構SCRD之剖面圖,半導體結構SCRD之右側之結構與第二圖所示之N型增強式金氧半場效電晶體相同。而半導體結構SCRD之左側為傳統之N型增強式金氧半場效電晶體,因此除無耐壓區外,一第二源極區S’與一第二汲極區D’具有相同的導電型摻雜。右側的N型增強式金氧半場效電晶體的基極區B與左側的N型增強式金氧半場效電晶體的一第二基極區B’彼此電性連接。右側的N型增強式金氧半場效電晶體的閘極G與左側的N型增強式金氧半場效電晶體的一第二閘極G’彼此電性連接。右側的N型增強式金氧半場效電晶體的源極區S與左側的N型增強式金氧半場效電晶體的第二汲極區D’彼此電性連接。請再參見第六圖下方之半導體結構SCRD之等效電路圖。當半導體結構SCRD的一閘極Gate與一源極Source施加一適當的固定電壓差而使半導體結構SCRD為導通時,一正電壓施加於半導體結構SCRD的一汲極Drain,則上端的N型增強式金氧半場效電晶體的閘極D與源極區S之間會維持一幾乎固定之壓差,約等於其導通臨界電壓。此時,下端的N型增強式金氧半場效電晶體的第二源極區S’、第二汲極區D’、第二閘極G’的電壓差均維持在定值而與施加於半導體結構SCRD的正電壓的電壓值無關。也就是說,半導體結構SCRD的導通電流與施加的電壓大小無關,避免了傳統增強式金氧半場效電晶體的電流於飽和區仍隨汲極-源極壓差變化之問題。因此,半導體結構SCRD可以視為一超級穩流二極體(Super Current Regulator Diode)。
本發明之半導體結構亦可使用於橋式整流器以取代其二極體,藉此除整流之作用外,更達到穩定電流之作用。請參見第七圖,為本發明之半導體結構應用於橋式整流器之電路示意圖。一橋式整流器BD耦接一驅動電壓源AC以進行整流而驅動一發光二極體模組LM,而橋式整流器BD具有兩個半導體結構Din以及兩個二極體Dr。兩個半導體結構Din可以為第二圖、第三圖、第四圖、第六圖所示或其變形所得之增強式金氧半場效電晶體。兩個半導體結構Din分別位於驅動電壓源AC的正半波導通路徑及負半波導通路徑上。因此,本發明之橋式整流器BD亦為一穩流元件,驅動電壓源AC經本發明之橋式整流器BD整流後,於橋式整流器BD導通時,可以提供一穩定的電流,非常適合用於發光二極體的驅動。
如上所述,本發明完全符合專利三要件:新穎性、進步性和產業上的利用性。本發明在上文中已以較佳實施例揭露,然熟習本項技術者應理解的是,該實施例僅用於描繪本發明,而不應解讀為限制本發明之範圍。應注意的是,舉凡與該實施例等效之變化與置換,均應設為涵蓋於本發明之範疇內。因此,本發明之保護範圍當以下文之申請專利範圍所界定者為準。
Psub...P型基板
S...源極區
D...汲極區
B...基極區
G...閘極
Iso...絕緣層
HV...耐壓區
Di...寄生二極體
Ir...逆向電流
p+...p型重摻雜區
n+...n型重摻雜區
Psub...P型基板
HV...耐壓區
S...源極區
D...汲極區
G...閘極
B...基極區
S’...第二源極區
D’...第二汲極區
G’...第二閘極
B’...第二基極區
D1...第一二極體
D2...第二二極體
Iso...絕緣層
Ir...逆向電流
Nsub...N型基板
D3...第三二極體
D4...第四二極體
Nepi...N型基板
Tw...溝槽
PW...P型井區
LM...發光二極體模組
CS...穩流元件
Din...半導體結構
BD...橋式整流器
AC...驅動電壓源
Dr...二極體
p+...p型重摻雜區
n+...n型重摻雜區
Gate...閘極
Drain...汲極
Source...源極
第一圖為傳統之高壓N型增強式金氧半場效電晶體之剖面圖及其等效電路圖。
第二圖為根據本發明之一第一較佳實施例之N型增強式金氧半場效電晶體之半導體結構剖面圖及其等效電路圖。
第三圖,為根據本發明之一第二較佳實施例之P型增強式金氧半場效電晶體之半導體結構剖面圖及其等效電路圖。
第四圖為根據本發明之一第三較佳實施例之溝槽式N型增強式金氧半場效電晶體之半導體結構剖面圖。
第五圖為利用本發明之半導體結構於發光二極體驅動電路之電路示意圖。
第六圖為根據本發明之一第四較佳實施例之N型增強式金氧半場效電晶體之半導體結構剖面圖及其等效電路圖。
第七圖為使用第六圖所示的半導體結構SCRD應用於橋式整流器之電路示意圖。
Psub...P型基板
HV...耐壓區
S...源極區
D...汲極區
G...閘極
B...基極區
D1...第一二極體
D2...第二二極體
Ir...逆向電流
Iso...絕緣層
p+...p型重摻雜區
n+...n型重摻雜區
Claims (10)
- 一種半導體結構,包含:一基板,該基板具有一第一導電型摻雜;一耐壓區,形成於該基板內並具有一第二導電型摻雜;一第一源/汲極區,形成於該基板內並具有該第二導電型摻雜;一第二源/汲極區,形成於該耐壓區內並具有該第一導電型摻雜;一閘極,形成於該基板之上方並位於該耐壓區及該第一源/汲極區之間,且該閘極與該基板之間具有一絕緣層;以及一基極區,形成於該基板內並具有該第一導電型摻雜。
- 如申請專利範圍第1項所述之半導體結構,更包含一增強式金氧半場效電晶體,其中該增強式金氧半場效電晶體具有一第二基極、一第二源極、一第二汲極以及一第二閘極,該第二基極電性連接該基極區,該第二汲極區電性連接該第一源/汲極區,而該第二閘極電性連接該閘極。
- 一種半導體結構,包含:一基板,該基板具有一第一導電型摻雜;一溝槽,形成於該基板之內;一井區,位於該溝槽之側邊,並具有一第二導電型摻雜;一第一源/汲極區,形成於該井區內並臨接該溝槽,該第一源/汲極區具有該第一導電型摻雜;一閘極,形成於該溝槽之內,且該閘極與該基板之間具有一絕緣層;一基極區,形成於該井區內並具有該第二導電型摻雜;以及一第二源/汲極區,位於該基板之下方並具有該第二導電型摻雜。
- 如申請專利範圍第3項所述之半導體結構,更包含一增強式金氧半場效電晶體,其中該增強式金氧半場效電晶體具有一第二基極、一第二源極、一第二汲極以及一第二閘極,該第二基極電性連接該基極區,該第二汲極區電性連接該第一源/汲極區,而該第二閘極電性連接該閘極。
- 一種發光二極體驅動電路,包含:一發光二極體模組,一端耦接一驅動電壓源;以及一穩流元件,耦接該發光二極體模組之另一端,用以使該發光二極體模組穩定流經一電流;其中,該穩流元件包含一增強式金氧半場效電晶體,該增強式金氧半場效電晶體具有一基板及一汲極,該基板與該汲極之間形成兩寄生二極體,該兩寄生二極體串聯且其導通方向相反。
- 如申請專利範圍第5項所述之發光二極體驅動電路,其中該增強式金氧半場效電晶體包含:該基板,該基板具有一第一導電型摻雜;一耐壓區,形成於該基板內並具有一第二導電型摻雜;一源極,形成於該基板內並具有該第二導電型摻雜;該汲極,形成於該耐壓區內並具有該第一導電型摻雜;一閘極,形成於該基板之上方並位於該耐壓區及該源極之間,且該閘極與該基板之間具有一絕緣層;以及一基極區,形成於該基板內並具有該第一導電型摻雜。
- 如申請專利範圍第5項所述之發光二極體驅動電路,其中該增強式金氧半場效電晶體包含:該基板,該基板具有一第一導電型摻雜;一溝槽,形成於該基板之內;一井區,位於該溝槽之側邊,並具有一第二導電型摻雜;一源極,形成於該井區內並臨接該溝槽,該源極具有該第一導電型摻雜;一閘極,形成於該溝槽之內,且該閘極與該基板之間具有一絕緣層;一基極區,形成於該井區內並具有該第二導電型摻雜;以及該汲極,位於該基板之下方並具有該第二導電型摻雜。
- 如申請專利範圍第第6項或第7項所述之發光二極體驅動電路,其中該穩流元件更包含一第二增強式金氧半場效電晶體,其中該第二增強式金氧半場效電晶體具有一第二基極、一第二源極、一第二汲極以及一第二閘極,該第二基極電性連接該基極區,該第二汲極區電性連接該源極,而該第二閘極電性連接該閘極。
- 如申請專利範圍第5項所述之發光二極體驅動電路,其中該穩流元件為一橋式整流器,該橋式整流器提供一正半波導通路徑及一負半波導通路徑,該正半波導通路徑及該負半波導通路徑各自具有一增強式金氧半場效電晶體,該增強式金氧半場效電晶體包含:該基板,具有一第一導電型摻雜;一耐壓區,形成於該基板內並具有一第二導電型摻雜;一源極,形成於該基板內並具有該第二導電型摻雜;該汲極,形成於該耐壓區內並具有該第一導電型摻雜;一閘極,形成於該基板之上方並位於該耐壓區及該源極之間,且該閘極與該基板之間具有一絕緣層;以及一基極區,形成於該基板內並具有該第一導電型摻雜。
- 如申請專利範圍第5項所述之發光二極體驅動電路,其中該穩流元件為一橋式整流器,該橋式整流器提供一正半波導通路徑及一負半波導通路徑,該正半波導通路徑及該負半波導通路徑各自具有一增強式金氧半場效電晶體,該增強式金氧半場效電晶體包含:該基板,具有一第一導電型摻雜;一溝槽,形成於該基板之內;一井區,位於該溝槽之側邊,並具有一第二導電型摻雜;一源極區,形成於該井區內並臨接該溝槽,該源極區具有該第一導電型摻雜;一閘極,形成於該溝槽之內,且該閘極與該基板之間具有一絕緣層;一基極區,形成於該井區內並具有該第二導電型摻雜;以及該汲極區,位於該基板之下方並具有該第二導電型摻雜。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW101105844A TW201336048A (zh) | 2012-02-22 | 2012-02-22 | 半導體結構及發光二極體驅動電路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW101105844A TW201336048A (zh) | 2012-02-22 | 2012-02-22 | 半導體結構及發光二極體驅動電路 |
Publications (1)
Publication Number | Publication Date |
---|---|
TW201336048A true TW201336048A (zh) | 2013-09-01 |
Family
ID=49627479
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW101105844A TW201336048A (zh) | 2012-02-22 | 2012-02-22 | 半導體結構及發光二極體驅動電路 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TW201336048A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11322542B2 (en) | 2020-03-27 | 2022-05-03 | Harvatek Corporation | Light-emitting diode (LED) assembly and method of manufacturing an LED cell of the same |
-
2012
- 2012-02-22 TW TW101105844A patent/TW201336048A/zh unknown
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11322542B2 (en) | 2020-03-27 | 2022-05-03 | Harvatek Corporation | Light-emitting diode (LED) assembly and method of manufacturing an LED cell of the same |
TWI767539B (zh) * | 2020-03-27 | 2022-06-11 | 宏齊科技股份有限公司 | 製造發光二極體單元的方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9184230B2 (en) | Silicon carbide vertical field effect transistor | |
TWI658568B (zh) | 高壓半導體元件以及同步整流控制器 | |
US8785988B1 (en) | N-channel metal-oxide field effect transistor with embedded high voltage junction gate field-effect transistor | |
US20160056303A1 (en) | Bootstrap MOS for High Voltage Applications | |
US9337187B2 (en) | Semiconductor device | |
US20110115019A1 (en) | Cmos compatible low gate charge lateral mosfet | |
US20130207636A1 (en) | Reference voltage generator | |
TWI548029B (zh) | 半導體元件及其操作方法以及抑制漏電的結構 | |
US20150061008A1 (en) | Ldmosfet having a bridge region formed between two gate electrodes | |
US8507981B2 (en) | Method of manufacturing NMOS transistor with low trigger voltage | |
TWI632683B (zh) | 高壓金氧半導體電晶體元件 | |
JP2008235933A (ja) | 半導体装置 | |
US9030855B2 (en) | Semiconductor device, start-up circuit having first and second circuits and a single voltage output terminal coupled to a second node between the semiconductor unit and the first circuit, and operating method for the same | |
TWI615966B (zh) | 半導體元件 | |
US20140167158A1 (en) | Integrated device and method for fabricating the integrated device | |
US20210043623A1 (en) | Anti-static metal oxide semiconductor field effect transistor structure | |
TW201336048A (zh) | 半導體結構及發光二極體驅動電路 | |
US8294215B2 (en) | Low voltage power supply | |
TW201336045A (zh) | 半導體結構及發光二極體驅動電路 | |
CN115913215A (zh) | 功率晶体管装置 | |
US9076764B2 (en) | Tunneling transistor with asymmetric gate | |
CN108305872B (zh) | 高压半导体元件以及同步整流控制器 | |
US20180097517A1 (en) | Integrated high-side driver for p-n bimodal power device | |
US20120007170A1 (en) | High source to drain breakdown voltage vertical field effect transistors | |
US20170271505A1 (en) | N-type lateral double-diffused metal-oxide-semiconductor field-effect transistor |