TW201335972A - 於矽基板上成長氮化物的製作方法 - Google Patents

於矽基板上成長氮化物的製作方法 Download PDF

Info

Publication number
TW201335972A
TW201335972A TW101105082A TW101105082A TW201335972A TW 201335972 A TW201335972 A TW 201335972A TW 101105082 A TW101105082 A TW 101105082A TW 101105082 A TW101105082 A TW 101105082A TW 201335972 A TW201335972 A TW 201335972A
Authority
TW
Taiwan
Prior art keywords
nitride
buffer layer
germanium substrate
layer
fabricating
Prior art date
Application number
TW101105082A
Other languages
English (en)
Other versions
TWI445055B (zh
Inventor
Chih-Chung Yang
Chih-Yen Chen
Original Assignee
Univ Nat Taiwan
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Univ Nat Taiwan filed Critical Univ Nat Taiwan
Priority to TW101105082A priority Critical patent/TWI445055B/zh
Priority to US13/442,885 priority patent/US9281184B2/en
Publication of TW201335972A publication Critical patent/TW201335972A/zh
Application granted granted Critical
Publication of TWI445055B publication Critical patent/TWI445055B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H01L21/02507—Alternating layers, e.g. superlattice
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

一種於矽基板上成長氮化物的製作方法，其包括以下步驟。提供一矽基板。形成一緩衝層於矽基板上，在緩衝層的成膜過程中包括多階段的溫度調變，且各階段的溫度調變包括逐步遞減。形成一氮化物於緩衝層上。

Description

於矽基板上成長氮化物的製作方法
本發明是有關於一種成長氮化物的製作方法，且特別是關於一種於矽基板上成長氮化物的製作方法。
矽基板由於其價格低廉、晶元尺寸大、高導熱導電特性及其與電路整合的潛力，已受到廣大的關注，並被廣泛地運用於磊晶的技術中，例如是作為含有氮化物之半導體元件的成長基板。
然而，由於矽基板的熱膨脹係數(thermal expansion coefficient)與磊晶所形成之膜層(以含有氮化物之半導體元件為例)的熱膨脹係數不同，因此在成膜後的降溫過程中氮化物內會產生一擴張應力，拉扯氮化物之晶格結構，造成氮化物之龜裂。是以，如何在矽基板上形成一無龜裂(crack-free)之磊晶結構，實為當前研發人員亟欲解決的議題之一。
目前，已有習知技術藉由在矽基板上形成溝渠(trench)，藉以釋放應力，然而此種作法易限制元件佈局的自由度。另外，亦有技術藉由在氮化物與矽基板之間形成一緩衝層的結構來減少熱應力所造成的不良影響。舉例而言，在三元(ternary)的氮化鋁鎵(AlxGa1-xN)緩衝層的成膜過程中，藉由逐步調變鋁與鎵的比例，來產生一壓縮應力(compressive stress)，以補償在氮化物成膜後的降溫過程中，於氮化物內所產生的擴張應力(tensile stress)，來減少熱應力所造成的不良影響，進而得到無龜裂(crack-free)之磊晶品質。然而，此種作法相當複雜。
本發明提供一種於矽基板上成長氮化物的製作方法，其具有無龜裂之氮化物結構。
本發明提供一種於矽基板上成長氮化物的製作方法，其包括以下步驟。提供一矽基板。形成一緩衝層於矽基板上，在緩衝層的成膜過程中包括多階段之溫度調變，且各階段的溫度調變包括逐步遞減。形成一氮化物於緩衝層上。
在本發明之一實施例中，前述之各階段的溫度介於攝氏600度至1200度之間。
在本發明之一實施例中，前述之緩衝層的厚度介於100奈米(nm)至600奈米之間。
在本發明之一實施例中，前述之緩衝層的材料包括氮化鋁。
在本發明之一實施例中，前述之氮化物的製作方法包括形成氮化物的一第一部份以及在第一部分上形成氮化物的一第二部份，且所述之於矽基板上成長氮化物的製作方法更包括在形成第一部分後，且在形成該第二部份前，形成一插入層於第一部分上。
在本發明之一實施例中，前述之插入層包括至少一層的超晶格疊層。
在本發明之一實施例中，前述之超晶格疊層包括一氮化鋁層以及一氮化鎵層。
基於上述，本發明一實施例之於矽基板上成長氮化物的製作方法可利用多階段之溫度調變所形成之緩衝層，改善熱應力所造成後續磊晶品質的影響。具體而言，例如是在緩衝層的成膜過程中，利用溫度逐步遞減的調變方式，在各階段所形成之緩衝層產生一壓縮應力，以補償在氮化物成膜後的降溫過程中，在氮化物內所產生之擴張應力，藉此製作出無龜裂之氮化物結構。
為讓本發明之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
圖1A與圖1B為本發明一實施例之於矽基板上成長氮化物的製作流程剖面示意圖。
請先參照圖1A，首先，提供一矽基板110。並於矽基板110上形成一緩衝層120。緩衝層120的材料可以是金屬氮化物材料。在本實施例中，緩衝層120的材料包括氮化鋁。此外，緩衝層的成膜方法例如是有機金屬化學氣相沈積法(Metal Organic Chemical Vapor Deposition,MOCVD)，但本實施例不以此為限。
另外，在緩衝層120的成膜過程中包括多階段之溫度調變，其中各階段的溫度介於攝氏600度至1200度之間，且各階段的溫度調變包括逐步遞減。具體而言，溫度調變可以是從攝氏1000度逐步遞減，且溫度的調變幅度可以是以攝氏50度或是100度為單位，但本實施例不以此為限。實務上，溫度調變之階段數量以及溫度的調變幅度可視不同需求而定。
相較於習知技術藉由調變三元的元素成分所形成之緩衝層，本實施例可由二元(binary)的元素組成(在本實施例中二元指的是氮與鋁元素)以及多階段之溫度調變的方式形成緩衝層120。因此，本實施例之緩衝層120的製程較為簡易且緩衝層120的厚度可小於1微米(μm)。在本實施例中，緩衝層120的厚度例如是介於100nm至600nm之間。
請參照圖1B，接著，於緩衝層120上形成一氮化物130。在本實施例中，氮化物130的材質例如是氮化鎵。要說明的是，由於矽基板110之熱膨脹係數(約為2.59*10-6K-1)較氮化鎵之熱膨脹係數(約為5.59*10-6K-1)小，因此在氮化鎵成膜後的降溫過程中，氮化鎵收縮的量會較矽基板110大。如此一來，氮化鎵受矽基板影響，其內會產生一擴張應力，拉扯氮化鎵之晶格結構，易造成氮化鎵之龜裂。是以，本實施例可在形成氮化鎵結構之前，藉由多階段之溫度逐步遞減的調變方式，形成可提供補償擴張應力之壓縮應力之緩衝層120於矽基板110上，藉此減少熱應力(此處亦指擴張應力)在後續氮化物130成膜後降溫的過程中所造成的負面影響。
另外，本實施例更可選擇性地包括一插入層140以進一步提供壓縮應力。插入層140可以是超晶格結構(superlattice structure)。具體而言，插入層140例如是包括至少一層的超晶格疊層，其中超晶格疊層包括一氮化鋁層以及一氮化鎵層。在本實施例中，插入層140例如是三層的超晶格疊層，其厚度H140例如約為200奈米。
在本實施例中，插入層140的製作方法例如是包括以下步驟：形成氮化物130的一第一部份130a於緩衝層120上。接著，形成插入層140於第一部份130a遠離緩衝層120的一側。然後再形成氮化物130的一第二部份130b於插入層140遠離第一部份130a的一側。換句話說，插入層140位於氮化物130中。如此一來，由插入層140所提供之壓縮應力可以不因氮化物130過厚而失去其補償擴張應力之作用。在本實施例中，第一部份130a的厚度H130a例如是2.3微米，而第二部份130b的厚度H130b例如是1.4微米，但本實施例不以此為限。
值得一提的是，由本實施例之製作方法可接而製作成發光二極體(Light-emitting Diode,LED)元件。簡言之，例如是在氮化物130遠離矽基板110的一側相繼形成發光層、半導體層以及多個電極。當然，除了上述發光二極體元件，由本實施例之製作方法所形成之元件亦可接而製作成高功率的電子元件，例如是場效電晶體(Field Effect Transistor,FET)或高速電子遷移電晶體(High Electron Mobility Transistor,HEMT)等元件。
為清楚說明本實施例之於矽基板上成長氮化物的製作方法可利用多階段之溫度調變所形成之緩衝層，改善熱應力所造成後續磊晶品質的影響，以下將以表1進行說明。
表1為本發明之實施例在不同溫度調變之階段數量下的比較。在實例1至實例4中，材質為氮化鋁的緩衝層皆成長於矽基板上，其中緩衝層的厚度如表1所示，介於100至300nm之間。此外，在形成緩衝層後會先行形成氮化鎵的第一部分，其厚度為2.3μm。接而成長插入層(三層的超晶格疊層結構)，約為0.2μm。繼而再成長氮化鎵的第二部分，其厚度為1.4μm。在實例1至實例4中，氮化鎵的總厚度為3.7μm。這些實施例皆是成長於(111)面之矽基板上，但本發明不以此種矽基板為限。
實例1與實例2至實例4不同處在於：實例1之緩衝層在溫度維持在攝氏1000度下形成於矽基板上，而實例2至實例4，在緩衝層的成膜過程中，溫度調變之階段數量皆大於1。具體而言，實例2至實例4的溫度調變之階段數量分別為3、5、7。以實例2為例，其緩衝層的成膜溫度從攝氏1000度降至900度，再降至800度，共有三階段的溫度調變。
為清楚說明多階段之溫度調變所形成之緩衝層有助於提升氮化物的磊晶品質，以下將以表1搭配圖2至圖4加以說明。
圖2為本發明之實施例在不同溫度調變之階段數量下之拉曼散射頻譜(Raman scattering spectra)的特性曲線圖。如圖2所示，在550至575cm-1時，可得知氮化鎵的應力狀況。一般而言，在無應力的條件下，氮化鎵之拉曼位移的峰值當落在568cm-1處。然而，由於氮化鎵與矽基板的熱膨脹係數不同，因此在氮化鎵成膜後的降溫過程中，氮化鎵內形成擴張應力。於此，上述實例藉由多階段之溫度調變所形成之緩衝層以及插入層，提供補償擴張應力之壓縮應力，藉此減少擴張應力對後續氮化鎵的磊晶品質所造成的負面影響。
如表1第六列所示，當溫度調變之階段數量增加時，氮化鎵之拉曼位移的峰值會往568cm-1處移動。第七列之Δω即實例1至實例4之各峰值與568cm-1相減所得，負號代表擴張應力。由表1的第七列可知，當溫度調變之階段數量增加時，Δω的絕對值越小。換言之，由緩衝層所提供之壓縮應力可漸與降溫後在氮化鎵內所產生之擴張應力相抗衡。又如表1的第八列所示，氮化鎵與矽基板間的殘餘應力隨著溫度調變之階段數量增加而漸漸減少，在此負號亦代表擴張應力。換言之，本實施例之緩衝層結構藉由適當地調變溫度的階段數量可有效地降低殘餘在氮化鎵內的應力。
圖3為本發明之實施例在不同溫度調變之階段數量下之光致發螢光(photoluminescence)頻譜的特性曲線圖。如圖3所示，當溫度調變之階段數量增加時，會有藍移(blueshift)的現象發生。換言之，當溫度調變之階段數量增加時，電子耀遷的能隙(band gap)隨之增加。此亦代表在氮化鎵內的應力有漸往壓縮應力改變的趨勢。如表1的最後一列所示，在低溫時(如10K)，光致發螢光的峰值能量隨溫度調變之階段數量增加而增加。換句話說，溫度調變之階段數量增加時，存在有較大之壓縮應力可與降溫所產生之擴張應力相抗衡。
圖4為本發明之實施例在不同溫度調變之階段數量下於掃描式電子顯微鏡(Scanning Electron Microscope,SEM)所觀測到的氮化鎵表面影像。如圖4所示，隨著溫度調變之階段數量增加，本發明之實施例可製作出無龜裂之氮化鎵結構(如實例4所示)。
綜上所述，本發明實施例之於矽基板上成長氮化物的製作方法可藉由多階段之溫度逐步遞減的調變方式所形成之緩衝層，提供一壓縮應力，藉此補償在氮化物成膜後的降溫過程中，於氮化物內所產生的擴張應力。是以，相較於習知技術藉由調變三元的元素成分所形成之緩衝層，本實施例藉由二元的元素所形成之緩衝層的製程較為簡易且其厚度可小於1μm。此外，本發明實施例之於矽基板上成長氮化物的製作方法更可藉由一插入層進一步提供壓縮應力來與擴張應力相抗衡，藉此製作出無龜裂之氮化物結構雖然本發明已以實施方式揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。
110．．．矽基板
120．．．緩衝層
130．．．氮化物
130a．．．第一部份
130b．．．第二部份
140．．．插入層
H130a、H130b、H140．．．厚度
圖1A與圖1B為本發明一實施例之於矽基板上成長氮化物的製作流程剖面示意圖。
圖2為本發明之實施例在不同溫度調變之階段數量下之拉曼散射頻譜的特性曲線圖。
圖3為本發明之實施例在不同溫度調變之階段數量下之光致發螢光頻譜的特性曲線圖。
圖4為本發明之實施例在不同溫度調變之階段數量下於掃描式電子顯微鏡所觀測到的氮化鎵表面影像。
110．．．矽基板
120．．．緩衝層
130．．．氮化物
130a．．．第一部份
130b．．．第二部份
140．．．插入層
H130a、H130b、H140．．．厚度

Claims (7)

  1. 一種於矽基板上成長氮化物的製作方法，包括：提供一矽基板；形成一緩衝層於該矽基板上，在該緩衝層的成膜過程中包括多階段之溫度調變，且各該階段的溫度調變包括逐步遞減；以及形成一氮化物於該緩衝層上。
  2. 如申請專利範圍第1項所述之於矽基板上成長氮化物的製作方法，其中各該階段的溫度介於攝氏600度至1200度之間。
  3. 如申請專利範圍第1項所述之於矽基板上成長氮化物的製作方法，其中該緩衝層的厚度介於100nm至600nm之間。
  4. 如申請專利範圍第1項所述之於矽基板上成長氮化物的製作方法，其中該緩衝層的材料包括氮化鋁。
  5. 如申請專利範圍第1項所述之於矽基板上成長氮化物的製作方法，其中該氮化物的製作方法包括形成該氮化物的一第一部份以及在該第一部分上形成該氮化物的一第二部份，且所述之於矽基板上成長氮化物的製作方法更包括：在形成該第一部分後，且在形成該第二部份前，形成一插入層於該第一部分上。
  6. 如申請專利範圍第5項所述之於矽基板上成長氮化物的製作方法，其中該插入層包括至少一層的超晶格疊層。
  7. 如申請專利範圍第6項所述之於矽基板上成長氮化物的製作方法，其中該超晶格疊層包括一氮化鋁層以及一氮化鎵層。
TW101105082A 2012-02-16 2012-02-16 於矽基板上成長氮化物的製作方法 TWI445055B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW101105082A TWI445055B (zh) 2012-02-16 2012-02-16 於矽基板上成長氮化物的製作方法
US13/442,885 US9281184B2 (en) 2012-02-16 2012-04-10 Fabrication method of nitride forming on silicon substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW101105082A TWI445055B (zh) 2012-02-16 2012-02-16 於矽基板上成長氮化物的製作方法

Publications (2)

Publication Number Publication Date
TW201335972A true TW201335972A (zh) 2013-09-01
TWI445055B TWI445055B (zh) 2014-07-11

Family

ID=48982591

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101105082A TWI445055B (zh) 2012-02-16 2012-02-16 於矽基板上成長氮化物的製作方法

Country Status (2)

Country Link
US (1) US9281184B2 (zh)
TW (1) TWI445055B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9147805B2 (en) 2013-10-03 2015-09-29 National Taiwan University Semiconductor device having trench and fabrication method thereof

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5944873B2 (ja) * 2013-09-20 2016-07-05 新日鉄住金マテリアルズ株式会社 炭化珪素単結晶ウェハの内部応力評価方法、及び炭化珪素単結晶ウェハの反りの予測方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3778765B2 (ja) * 2000-03-24 2006-05-24 三洋電機株式会社 窒化物系半導体素子およびその製造方法
KR100661709B1 (ko) * 2004-12-23 2006-12-26 엘지이노텍 주식회사 질화물 반도체 발광소자 및 그 제조방법
CN100433372C (zh) * 2005-04-15 2008-11-12 香港理工大学 一种紫外线检测装置
JP2009099893A (ja) * 2007-10-19 2009-05-07 Showa Denko Kk Ｉｉｉ族窒化物半導体発光素子
TW200929758A (en) 2007-12-28 2009-07-01 Univ Nat Chiao Tung Electric excitation surface emitting lasers with transparent electrodes and crack-free AlN/GaN reflector, and the fabrication method thereof
TWI479688B (zh) 2010-01-15 2015-04-01 Epistar Corp 發光二極體裝置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9147805B2 (en) 2013-10-03 2015-09-29 National Taiwan University Semiconductor device having trench and fabrication method thereof
TWI504018B (zh) * 2013-10-03 2015-10-11 Univ Nat Taiwan 半導體元件及其製造方法

Also Published As

Publication number Publication date
TWI445055B (zh) 2014-07-11
US9281184B2 (en) 2016-03-08
US20130217212A1 (en) 2013-08-22

Similar Documents

Publication Publication Date Title
TWI585863B (zh) 適於具有異質基板的三族氮化物元件的緩衝層結構
TWI447959B (zh) 製造氮化物半導體晶體層的方法
US8785943B2 (en) Nitride semiconductor device, nitride semiconductor wafer, and method for manufacturing nitride semiconductor layer
JP5785103B2 (ja) ヘテロ接合型電界効果トランジスタ用のエピタキシャルウエハ
TWI487063B (zh) 形成積體電路結構的方法
TWI655790B (zh) 包含在緩衝層堆疊上的三五族主動半導體層的半導體結構以及用於產生半導體結構的方法
CN104518062B (zh) 制造半导体发光器件的方法
JP4860736B2 (ja) 半導体構造物及びそれを製造する方法
TWI481027B (zh) 高品質ＧａＮ高電壓矽異質結構場效電晶體
TWI685884B (zh) 半導體異質結構及其製造方法
WO2022062974A1 (zh) 氮化物外延结构和半导体器件
TWI550921B (zh) 氮化物半導體結構
TWI683372B (zh) 半導體元件及其形成方法
KR101178505B1 (ko) 반도체 기판과 이의 제조 방법
JP5159858B2 (ja) 窒化ガリウム系化合物半導体基板とその製造方法
JP5139567B1 (ja) 窒化物半導体層を成長させるためのバッファ層構造を有する基板
TWI445055B (zh) 於矽基板上成長氮化物的製作方法
JP5378128B2 (ja) 電子デバイス用エピタキシャル基板およびｉｉｉ族窒化物電子デバイス用エピタキシャル基板
JP4535935B2 (ja) 窒化物半導体薄膜およびその製造方法
JP2013145782A (ja) ヘテロ接合型電界効果トランジスタ用のエピタキシャルウエハ
WO2015198492A1 (ja) エピタキシャルウェーハの製造方法およびエピタキシャルウェーハ
TWI504018B (zh) 半導體元件及其製造方法
JPH10303510A (ja) Ｉｉｉ 族窒化物半導体素子およびその製造方法
WO2016166949A1 (ja) 半導体ウエハ及び半導体装置
JPWO2019035274A1 (ja) テンプレート基板、電子デバイス，発光デバイス，テンプレート基板の製造方法および電子デバイスの製造方法