TW201331947A - 記憶控制裝置、記憶裝置、資訊處理系統及其中之處理方法 - Google Patents

記憶控制裝置、記憶裝置、資訊處理系統及其中之處理方法 Download PDF

Info

Publication number
TW201331947A
TW201331947A TW101141401A TW101141401A TW201331947A TW 201331947 A TW201331947 A TW 201331947A TW 101141401 A TW101141401 A TW 101141401A TW 101141401 A TW101141401 A TW 101141401A TW 201331947 A TW201331947 A TW 201331947A
Authority
TW
Taiwan
Prior art keywords
value
mode
bit
bits
memory
Prior art date
Application number
TW101141401A
Other languages
English (en)
Inventor
Naohiro Adachi
Hideaki Okubo
Makiko Yamamoto
Keiichi Tsutsui
Kenichi Nakanishi
Yasushi Fujinami
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of TW201331947A publication Critical patent/TW201331947A/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0035—Evaluating degradation, retention or wearout, e.g. by counting writing cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
    • G11C7/1009—Data masking during input/output
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1045—Read-write mode select circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/564—Miscellaneous aspects
    • G11C2211/5646—Multilevel memory with flag bits, e.g. for showing that a "first page" of a word line is programmed but not a "second page"

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Theoretical Computer Science (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Read Only Memory (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

本發明之記憶控制裝置可消除非揮發性記憶體的資料保持特性之差異。記憶控制裝置係具備記錄資訊保持部與位元操作部。記錄資訊保持部係就使每個位元保持第1值或第2值中之任一者之值之記憶體單元的特定資料區域，在使所有位元成為第1值後再使任意位元成為第2值之第1模式、與在使所有位元成為第2值後再使任意位元成為第1值之第2模式之中，保持顯示在前次寫入動作時係採用了哪一者之記錄資訊。位元操作部係在記錄資訊顯示第1模式之情形下，利用第2模式進行寫入動作，而在記錄資訊顯示第2模式之情形下，則利用第1模式進行寫入動作。

Description

記憶控制裝置、記憶裝置、資訊處理系統及其中之處理方法
本技術係關於一種記憶控制裝置。詳細而言，係關於用於非揮發性記憶體之記憶控制裝置、記憶裝置、資訊處理系統、及該等中之處理方法，以及使電腦執行該方法之程式。
在資訊處理系統中，作為工作記憶體可使用DRAM(Dynamic Random Access Memory，動態隨機存取記憶體)等。該DRAM一般係為揮發性記憶體，當電源供給停止時，其記憶內容會消失。另一方面，近年來開始使用非揮發性記憶體(NVM：Non-Volatile Memory)。作為該非揮發性記憶體，係大致區分成對應以大尺寸為單位之資料存取之快閃記憶體、及可進行小單位之高速隨機存取之非揮發性隨機存取記憶體(NVRAM：Non-Volatile RAM)。此處，作為快閃記憶體的代表例，可舉出NAND型快閃記憶體。另一方面，作為非揮發性隨機存取記憶體之例，可舉出ReRAM(Resistance RAM，阻抗隨機存取記憶體)、PCRAM(Phase-Change RAM，相變隨機存取記憶體)、MRAM(Magnetoresistive RAM，磁阻隨機存取記憶體)等。
ReRAM係使用可變電阻元件之非揮發性記憶體，其無需在資料寫入前以區塊單位進行消去，而可只直接更新必要頁面。就此點而言，與以浮動閘極的電荷儲存量之臨限值為資料而進行記憶之NAND快閃記憶體等不同。可變電阻 元件係可於高電阻狀態(HRS：High Resistive State)與低電阻狀態(LRS：Low Resistive State)之2個狀態下，記錄1個位元的資訊。該可變電阻元件在連續多次施加相同極性的電壓之情形下，會有可變電阻處理的電阻值產生變化而使電阻分佈混亂之問題。例如，隨著相同極性連續之次數增加，會導致HRS變成LRS、LRS變成HRS。一旦電阻值產生如此的變化，接著施加反極性電壓時，會有以與通常相同之電壓無法正確地進行記錄、及為正確地進行記錄而需要絕對值較大的電壓之虞。因此，先前提案有一種寫入方法(例如，參照專利文獻1)，其係在寫入處理時，讀取已寫入資料並與寫入資料進行比較，而僅選擇性地更新及消去必要的位元。
[先前技術文獻] [專利文獻]
[專利文獻1]日本特表2007-525785號公報
在上述先前技術中，只要已寫入資料與寫入資料為同一資料，就不會產生寫入脈衝，藉此使同一資料不會被連續寫入。然而，在進行此種控制之情形下反覆寫入週期，使得某個位元被顯著地多次更新、或某個位元完全未被更新，即縱使係同一頁面內的記憶體單元之間，記憶體單元的使用頻率係不同。也就是說，重複寫入之結果，會使同一頁面內的記憶體單元之可更新次數(Endurance，耐久性) 產生差異，進而造成至資料消失為止之時間(Retention，保留性)產生差異。在使用頻率較高之位元與較低之位元之間，記憶體單元的特性會產生差異，而使電阻分佈混亂。一旦頁面內的每個位元之可更新次數及資料消失時間產生差異，在實際使用上，計算寫入及消去週期，並預測該頁面的記憶體之壽命會變得困難。又，在欲進行如讀取或動態地變更其驗證的臨限值等控制之情形，該頁面中的記憶體單元之特性差異較少較為理想。
本技術係鑒於此種狀況而完成者，其目的在於消除非揮發性記憶體的資料保持特性之差異。
本技術係為消除上述問題點而完成者，其第1態樣之記憶控制裝置係具備：記錄資訊保持部，其係就使每個位元保持第1值或第2值中任一者之值之記憶體單元的特定資料區域，在使所有位元成為上述第1值後再使任意位元設為上述第2值之第1模式、與在使所有位元成為上述第2值後再使任意位元成為上述第1值之第2模式之中，保持顯示在前次寫入動作時係採用了哪一者之記錄資訊；及位元操作部，其係在上述記錄資訊顯示上述第1模式之情形下，利用上述第2模式進行寫入動作，而在上述記錄資訊顯示上述第2模式之情形下，則利用上述第1模式進行寫入動作。藉此，在記憶控制裝置中，便會帶來每次對記憶體單元的特定資料區域進行寫入動作時，交替地重複所有位元成為第1值、或所有位元成為第2值之作用。
又，於該第1態樣中，進而具備在寫入動作前，從寫入對象的資料區域讀取預讀資料之預讀處理部；且上述位元操作部亦可在上述第1模式之寫入動作時，為使所有位元成為上述第1值，而僅將上述預讀資料顯示為上述第2值之位元改寫成上述第1值；而在上述第2模式之寫入動作時，則為了使所有位元成為上述第2值，而僅將上述預讀資料顯示為上述第1值之位元改寫成上述第2值。藉此，在使所有位元成為第1值或第2值時，會帶來抑制過量消去或過量編排之作用。
又，於該第1態樣中，上述位元操作部亦可在上述第1模式之寫入動作時，為了使所有位元成為上述第1值，而將寫入對象的資料區域之所有位元改寫成上述第1值；而在上述第2模式之寫入動作時，則為了使所有位元成為上述第2值，而將寫入對象的資料區域之所有位元改寫成上述第2值。藉此，在使所有位元成為第1值或第2值時，會帶來一併消去或一併編排之作用。另外，藉此，同一極性的寫入可抑制在最多到2次。即，對於可變電阻元件之過量消去或過量編排，可各自抑制在最多到1次。
又，於該第1態樣中，進而具備在寫入動作前，從寫入對象的資料區域讀取預讀資料之預讀處理部；且上述位元操作部亦可在上述第1模式之寫入動作時，為了使所有位元成為上述第1值，而將寫入對象的資料區域之所有位元改寫成上述第1值；而在上述第2模式之寫入動作時，則為了使所有位元成為上述第2值，而僅將上述預讀資料顯示 上述第1值之位元改寫成上述第2值。藉此，會帶來在使所有位元成為第1值時抑制過量編排，而在使所有位元成為第2值時一併消去之作用。
又，本技術之第2態樣之記憶裝置係具備：記憶體單元，其係使每個位元保持第1值或第2值中任一者之值；記錄資訊保持部，其係就上述記憶體單元的特定資料區域，在使所有位元成為上述第1值後再使任意位元成為上述第2值之第1模式、與在使所有位元成為上述第2值後再使任意位元成為上述第1值之第2模式之中，保持顯示在前次寫入動作時係採用了哪一者之記錄資訊；及位元操作部，其係在上述記錄資訊顯示上述第1模式之情形下，利用上述第2模式進行寫入動作，而在上述記錄資訊顯示上述第2模式之情形下，則利用上述第1模式進行寫入動作。藉此，於記憶體單元的特定資料區域，每次進行寫入動作時，會帶來交替地重複所有位元成為第1值、或所有位元成為第2值之作用。
另外，於該第2態樣中，上述記憶體單元亦可是可變電阻元件。
又，本技術之第3態樣之資訊處理系統係具備：記憶體單元，其係使每個位元保持第1值或第2值中任一者之值；記錄資訊保持部，其係就上述記憶體單元的特定資料區域，在使所有位元成為上述第1值後再使任意位元成為上述第2值之第1模式、與在使所有位元成為上述第2值後再使任意位元成為上述第1值之第2模式之中，保持顯示在前 次寫入動作時係採用了哪一者之記錄資訊；位元操作部，其係在上述記錄資訊顯示上述第1模式之情形下，利用上述第2模式進行寫入動作，而在上述記錄資訊顯示上述第2模式之情形下，則利用上述第1模式進行寫入動作；及主電腦，其發出相對於上述記憶體單元之讀取指令或寫入指令。藉此，於記憶體單元的特定資料區域，每次進行來自主電腦的寫入動作時，會帶來交替地重複所有位元成為第1值、或所有位元成為第2值之作用。
又，本技術之第3態樣之記憶控制方法係具備：記錄資訊獲取程序，其係就使每個位元保持第1值或第2值之任一者之值之記憶體單元的特定資料區域，在使所有位元成為上述第1值後再使任意位元成為上述第2值之第1模式、與在使所有位元成為上述第2值後再使任意位元成為上述第1值之第2模式之中，獲取顯示在前次寫入動作時係採用了哪一者之記錄資訊；及位元操作程序，其係在上述記錄資訊顯示上述第1模式之情形下，利用上述第2模式進行寫入動作，而在上述記錄資訊顯示上述第2模式之情形下，則利用上述第1模式進行寫入動作。藉此，每次對記憶體單元的特定資料區域進行寫入動作時，會帶來交替地重複所有位元成為第1值、或所有位元成為第2值之作用。
根據本技術，可獲得能夠消除非揮發性記憶體的資料保持特性之差異之優異效果。
以下，茲就用於實施本技術之形態(以下，稱為實施形態)進行說明。說明係依以下順序進行。
1.第1實施形態(為使所有位元成為同一值而進行預讀之例)
2.第2實施形態(使所有位元成為同一值時，未進行預讀之例)
3.第3實施形態(使所有位元成為同一值時，每隔1次進行預讀之例)
<1.第1實施形態>
[資訊處理系統的構成]
圖1係顯示本技術實施形態中資訊處理系統的一構成例之圖。該資訊處理系統係具備：主電腦100、記憶體300、及記憶體控制部200。記憶體控制部200及記憶體300構成記憶體系統400。主電腦100係對於記憶體系統400發出請求資料的讀取或寫入之指令者。
記憶體300係除了通常的揮發性記憶體303以外，還包含非揮發性記憶體。非揮發性記憶體係大致區分成：對應以大尺寸為單位之資料存取之快閃記憶體302、及可進行小單位之高速隨機存取之非揮發性隨機存取記憶體(NVRAM)301。此處，作為快閃記憶體302的代表例，可舉出NAND型快閃記憶體。另一方面，作為NVRAM301之例，雖可舉出ReRAM、PCRAM、MRAM等，但在本實施形態中，係假定特別使用可變電阻元件之ReRAM。揮發性記憶體303係作為作業區域使用，又，亦用於儲存管理用 資料。此外，揮發性記憶體303亦可作為快取記憶體使用。揮發性記憶體303可利用DRAM、SRAM等而實現。儲存於揮發性記憶體303中之資料，為防電源中斷，可視需要而預先保存於NVRAM301或快閃記憶體302中，於下次電源開啟時再利用。
記憶體控制部200係具備：處理器210、內建記憶體220、ECC處理部230、周邊電路250、主機介面201、及記憶體介面291至293。該等係利用匯流排280而彼此連接。
處理器210係解譯來自主電腦100的控制指令並執行之處理裝置。該處理器210係將內建記憶體220中之記憶區域作為程式儲存區域及工作區域來執行程式。
內建記憶體220係包含未圖示之內建ROM及內建RAM之記憶體。程式既可預儲存於內建ROM中，又，亦可在起動時自NVRAM301或快閃記憶體302傳送至內建RAM。該內建RAM係用於工作區域及管理用資料等之暫存等各種用途上。
ECC處理部230係進行對應各資料而附加之錯誤更正碼(ECC：Error Correcting Code)的生成，且使用該ECC進行錯誤更正者。該ECC處理部230既可作為硬體而實現，又，亦可在處理器210中藉由執行程式作為軟體而實現。
周邊電路250係處理器210的周邊電路，其包含例如內建計時器及通用輸入輸出(GPIO：General Purpose Input/Output)等。
主機介面201係進行與主電腦100之交換之介面。記憶體 系統400係經由主機介面201而連接，並自主電腦100接收用於控制記憶體300之控制指令，以該控制指令進行控制，作為記憶體系統來動作。作為該主機介面201，可利用例如SATA、PCI Express、eMMC、USB等。
記憶體介面291係進行與NVRAM301之交換之介面。記憶體介面292係進行與快閃記憶體302之交換之介面。記憶體介面293係進行與揮發性記憶體303之交換之介面。
記憶體系統400係根據寫入指令將資料寫入記憶體300，並根據讀取指令進行自記憶體300的資料讀取。寫入指令及讀取指令，係將對象資料所存在之初始邏輯位址及資料尺寸作為參數而指定。一旦記憶體系統400接收寫入指令的資料，便會對該資料附加ECC，並寫入非揮發性記憶體(NVRAM301或快閃記憶體302)中。
圖2係顯示本技術第1實施形態中非揮發性隨機存取記憶體(NVRAM)301的一構成例之圖。NVRAM301係具備：記憶體陣列310、感測放大器314、寫入緩衝器320、讀取緩衝器330、邏輯評估部340、控制部350、及控制介面309。
控制介面309係管理與記憶體控制部200之間的連接之介面。於該控制介面309連接有寫入緩衝器320、讀取緩衝器330、邏輯評估部340、及控制部350。
記憶體陣列310係將使每個位元保持特定狀態之記憶體單元排列成晶格狀者。記憶體陣列310的記憶體單元，係由可變電阻元件所構成之電阻變化型記憶體。記憶體陣列310係由複數個頁面所構成。於頁面內除資料311以外，還 儲存有ECC312與記錄資訊313。ECC312係用於進行資料311的錯誤檢測更正之錯誤更正碼。記錄資訊313係顯示在前次寫入動作中使用了何種模式者。在寫入動作的模式有2種之情形下，該記錄資訊313雖只要1個位元即足夠，但為提高可靠性，其亦可使用複數個位元，例如以多數決來進行判定。記憶體陣列310係經由感測放大器314來進行讀取或寫入。
感測放大器314係用於放大來自記憶體陣列310的電壓之放大電路。於該感測放大器314連接有寫入緩衝器320、讀取緩衝器330、邏輯評估部340及控制部350。
寫入緩衝器320係暫時性保持要寫入記憶體陣列310中之資料之緩衝器。於該寫入緩衝器320中，經由信號線305保持來自控制介面309的寫入資料，並經由信號線328輸出至感測放大器314。保持於該寫入緩衝器320中之寫入資料，係由主電腦100所指示之作為寫入對象之新資料、及由ECC處理部230所生成之新錯誤更正碼。以下，將該等新資料與新錯誤更正碼稱為寫入資料。
讀取緩衝器330係暫時性保持自記憶體陣列310所讀取之資料311、ECC312及記錄資訊313之緩衝器。於該讀取緩衝器330中，在寫入時，會保持寫入前所讀取之預讀資料(資料311、ECC312及記錄資訊313)。於該讀取緩衝器330中，經由信號線318保持來自感測放大器314之讀取資料，並經由信號線338輸出至控制介面309。
邏輯評估部340係基於保持於寫入緩衝器320及讀取緩衝 器330中之資料(資料311、ECC312及記錄資訊313)進行邏輯評估，來生成遮罩資料者。於該邏輯評估部340中所生成之遮罩資料，係經由信號線348供給至記憶體陣列310。又，記錄資訊313係經由信號線349供給於控制部350。
控制部350係控制NVRAM301內各區塊之控制器。該控制部350係利用例如序列器而實現。該控制部350係經由信號線306接受來自控制介面309的讀取或寫入等之指示，並經由信號線357傳遞對控制介面309之應答。又，控制部350係經由信號線358傳遞對感測放大器314之控制信號，並經由信號線319接受來自感測放大器314的應答。又，控制部350係經由信號線359傳遞對邏輯評估部340之控制信號。
圖3係顯示本技術實施形態之功能構成例之圖。此處，假定邏輯評估部340具有遮罩生成部341的功能，且於記憶體陣列310具有位元操作部315、記憶體單元316及讀取處理部317的功能。
遮罩生成部341係生成由各自對應之位元所構成之消去遮罩或編排遮罩者。消去遮罩係對於預讀資料為H位準且寫入資料為L位準之位元，表示將H位準消去成L位準之意旨，對於除此以外之位元則表示遮蔽之意旨。編排遮罩係對於預讀資料為L位準且寫入資料為H位準之位元，表示將L位準編排成H位準之意旨，對於除此以外之位元則表示遮蔽之意旨。在本技術實施形態中，無須進行預讀資料與寫入資料之比較，即可生成遮罩，並進行位元操作。如 後述般，在該第1實施形態中，係僅從預讀資料生成用於使所有位元一次全部成為L、或全部成為H之遮蔽資料，且僅從寫入資料生成用於使任意位元成為L或H之遮蔽資料。
位元操作部315係按照利用遮罩生成部341所生成之消去遮罩或編排遮罩，在記憶體單元316的寫入位址之資料區域中，進行各位元的消去或編排。即，在賦予消去遮罩之情形，僅對於表示消去之意旨之位元，進行消去成L位準之操作，而除此以外之位元並不會進行任何更新。又，在賦予編排遮罩之情形，僅對於表示編排之意旨之位元，進行編排成H位準之操作，而除此以外的位元並不會進行任何更新。
記憶體單元316係由可變電阻元件所構成。可變電阻元件的電阻分佈可大致分成2種分佈，分別稱為低電阻狀態(LRS：Low-Resistance State)及高電阻狀態(HRS：High-Resistance State)。藉由使可變電阻元件的高電阻狀態及低電阻狀態，分別與邏輯0值或邏輯1值中之任一者產生關聯，來使可變電阻元件作為記憶體單元發揮功能。要與邏輯0值或邏輯1值中之哪一者產生關聯係為任意。在使高電阻狀態與邏輯0值產生關聯，並使低電阻狀態與邏輯1值產生關聯之情形下，將低電阻狀態的單元以成為高電阻狀態之方式消去，並將高電阻狀態的單元以成為低電阻狀態之方式編排。在使低電阻狀態與邏輯0值加產生關聯，並使高電阻狀態與邏輯1值產生關聯之情形下，將高電阻狀態 的單元以成為低電阻狀態之方式消去，並將低電阻狀態的單元以成為高電阻狀態之方式編排。
讀取處理部317係在寫入動作前，自記憶體單元316的寫入位址之資料區域讀取資料(資料311、ECC312及記錄資訊313)者。以上述方式在寫入動作前所讀取之資料，係作為預讀資料而保持於讀取緩衝器330中。另外，讀取處理部317係專利申請範圍所記載之預讀處理部之一例。
該功能構成例中之處理，係利用控制部350視需要而適2當地重複。在該第1實施形態中，每次對各資料區域進行寫入動作時，便會交替地重複以下之全消去模式之寫入動作與全編排模式之寫入動作。即，在全消去模式中，係從利用讀取處理部317所獲得之預讀資料，於遮罩生成部341生成消去遮罩。而後，藉由按照該消去遮罩，於位元操作部315進行消去，來使所有位元成為邏輯0值。然後，於遮罩生成部341從寫入資料生成編排遮罩，並藉由按照該編排遮罩，於位元操作部315進行必要的位元編排，來完成寫入資料的寫入。另一方面，在全編排模式中，係從利用讀取處理部317所獲得之預讀資料，於遮罩生成部341生成編排遮罩。然後，藉由按照該編排遮罩，於位元操作部315進行編排，來使所有位元成為邏輯1值。而後，於遮罩生成部341從寫入資料生成消去遮罩，並藉由按照該消去遮罩，於位元操作部315進行必要的位元消去，來完成寫入資料之寫入。前次利用了哪一模式進行寫入動作，係記錄於記錄資訊313中。另外，在該例中，分別使「L」位準 與邏輯0值、「H」位準與邏輯1值產生關聯。
[寫入動作之具體例]
圖4係顯示於本技術第1實施形態中，對可變電阻元件進行寫入之具體例之圖。在該例中，假定於記憶有「LHHLHLHL」之資料區域，寫入寫入資料「LLLLHHHH」。在該第1實施形態中，交替地重複全消去模式與全編排模式，並於此時進行預讀，僅對必要的位元進行消去或編排。
同圖之a係顯示記錄資訊313作為前次模式顯示全編排模式之情形的動作例，即全消去模式的動作例。在預讀資料「LHHLHLHL」中，以顯示「L」之位元不會再次產生消去成「L」之寫入之方式，利用遮罩生成部341生成消去遮罩。即，以應消去成「L」之位元僅限目前之值為「H」的位元位置之方式，生成消去遮罩「MEEMEMEM」。此處，「E」意味著成為消去對象之位元，「M」則意味著非消去對象之位元。藉由使用該消去遮罩，利用位元操作部315使寫入對象的資料區域全部成為「L」。
又，於寫入資料「LLLLHHHH」中，為對顯示「H」之位元進行寫入，而利用遮罩生成部341生成編排遮罩。即，以僅使寫入資料為「H」的位元位置產生寫入之方式，生成編排遮罩「MMMMPPPP」。此處，「P」意味著成為編排對象之位元，「M」意味著非編排對象之位元。藉由使用該編排遮罩，利用位元操作部315使寫入對象的資料區域成為「LLLLHHHH」。
同圖之b係顯示記錄資訊313作為前次模式顯示全消去模式之情形的動作例，即全編排模式的動作例。於預讀資料「LHHLHLHL」中，以顯示「H」之位元不會再次產生編排成「H」之寫入之方式，利用遮罩生成部341生成編排遮罩。即，以應編排成「H」之位元僅限目前之值為「L」的位元位置之方式，生成編排遮罩「PMMPMPMP」。藉由使用該編排遮罩，利用位元操作部315使寫入對象的資料區域全部成為「H」。
又，於寫入資料「LLLLHHHH」中，為對顯示「L」之位元進行寫入，而利用遮罩生成部341生成消去遮罩。即，以僅使寫入資料為「L」的位元位置產生寫入之方式，生成編排遮罩「EEEEMMMM」。藉由使用該消去遮罩，利用位元操作部315使寫入對象的資料區域成為「LLLLHHHH」。
[資訊處理系統的動作]
圖5係顯示本技術第1實施形態中，資訊處理系統的寫入處理程序例之流程圖。首先，一旦對NVRAM301發出寫入資料及寫入指示，便會從記憶體單元316進行資料311、ECC312及記錄資訊313的預讀(步驟S911)。該預讀係由讀取處理部317執行。寫入資料係保持於寫入緩衝器320中，預讀資料(資料311、ECC312及記錄資訊313)係保持於讀取緩衝器330中。然後，在所預讀之記錄資訊313作為前次模式係顯示全編排模式之情形下(步驟S912)，會進行全消去模式之寫入處理(步驟S920)。另一方面，在所預讀之記錄 資訊313作為前次模式係顯示全消去模式之情形下，會進行全編排模式之寫入處理(步驟S940)。
圖6係顯示本技術第1實施形態中，利用全消去模式之寫入處理(步驟S920)的程序例之流程圖。首先，於預讀資料中，以顯示「L」之位元不會再次產生消去成「L」之寫入之方式，利用遮罩生成部341生成消去遮罩(步驟S922)。然後，按照該消去遮罩，進行資料311、ECC312及記錄資訊313的消去處理(步驟S923)。此時，在該第1實施形態中，關於記錄資訊313，亦可消去成「L」。另外，該記錄資訊313只要是「L」，便表示前次係利用全消去模式進行了寫入處理。在該消去時進行驗證(Verify)(步驟S924)，並重複至驗證成功為止(步驟S925：No)。但，當達到重複上限次數時(步驟S926：Yes)，便會異常終止。
接著，將寫入資料安置於寫入緩衝器320中(步驟S931)。然後，於寫入資料中，為對顯示「H」之位元進行寫入，而利用遮罩生成部341生成編排遮罩(步驟S932)。然後，按照該編排遮罩，進行資料311的編排處理(步驟S933)。在該編排時進行驗證(Verify)(步驟S934)，並重複至驗證成功為止(步驟S935：No)。但，當達到重複上限次數時(步驟S936：Yes)，便會異常終止。
圖7係顯示本技術第1實施形態中全編排模式之寫入處理(步驟S940)的程序例之流程圖。首先，於預讀資料中，以顯示「H」之位元不會再次產生消去成「H」之寫入之方式，利用遮罩生成部341生成編排遮罩(步驟S942)。然 後，按照該編排遮罩，進行資料311、ECC312及記錄資訊313的編排處理(步驟S943)。此時，在該第1實施形態中，關於記錄資訊313，亦可編排成「H」。另外，該記錄資訊313只要是「H」，便表示前次係利用全編排模式進行了寫入處理。在該編排時進行驗證(Verify)(步驟S944)，並重複至驗證成功(步驟S945：No)。但，當達到重複上限次數時(步驟S946：Yes)，便會異常終止。
接著，將寫入資料安置於寫入緩衝器320中(步驟S951)。然後，於寫入資料中，為對顯示「L」之位元進行消去寫入，而利用遮罩生成部341生成消去遮罩(步驟S952)。然後，按照該消去遮罩，進行資料311的消去處理(步驟S953)。該消去時進行驗證(Verify)(步驟S954)，並重複至驗證成功為止(步驟S955：No)。但，當達到重複上限次數時(步驟S956：Yes)，便會異常終止。
如此，根據本技術第1實施形態，由於每次於各資料區域進行寫入處理時，會交替地產生全消去及全編排之狀態，因此可消除非揮發性記憶體的資料保持特性之差異。特別是於該第1實施形態中藉由僅消除或編排視預讀結果而必要的位元，可避免過量消去或過量寫入。此時，由於不參照寫入資料，因此可在寫入資料確定前，先行設成全消去或全編排之狀態。又，藉由於資料讀取之同時讀取記錄資訊，並於資料更新之同時更新記錄資訊，可將有關記錄資訊之處理程序簡單化。又，由於使基於記錄資訊之寫入處理於NVRAM301的內部封閉地進行，因此無需於其外 部進行辨識。
<2.第2實施形態>
[資訊處理系統的構成]
圖8係顯示本技術第2實施形態中NVRAM301的一構成例之圖。作為前提之資訊處理系統的構成，係與第1實施形態相同。在上述第1實施形態中，雖將記錄資訊作為記錄資訊313儲存於記憶體陣列310中，但在該第2實施形態中，係於內建記憶體220或揮發性記憶體303等中管理記錄資訊。因此，記錄資訊係自NVRAM301的外部經由控制介面309，而供給於控制部350及邏輯評估部340。除此以外NVRAM301的構成，係與第1實施形態相同。又，關於功能構成，雖與第1實施形態相同，但全消去模式與全編排模式的重複控制，係於控制介面309實現。但，不會有用於使所有位元一次全部成為L、或全部成為H之遮蔽資料生成，而係如後述般地一併消去或一併編排。
圖9係顯示本技術第2實施形態中記錄資訊平台的一構成例之圖。此處，假定將記錄資訊儲存於內建記憶體220的記錄資訊平台中。在內建記憶體220係為揮發性記憶體之情形下，為防止因失去電源而引起資訊消失，亦可以特定間隔保存於快閃記憶體302等非揮發性記憶體中。該記錄資訊平台，係對應各資料區域而儲存有邏輯位址221、物理位址222及記錄資訊223。
邏輯位址221係於主電腦100中分配於資料區域中之邏輯位址。物理位址222係用於特定對應邏輯位址221之 NVRAM301的記憶區域之位址。在主電腦100指定了邏輯位址之情形下，係利用成對之邏輯位址221與物理位址222，將位置變換成物理位址。
記錄資訊223係對應邏輯位址221及物理位址222之區域的寫入處理之記錄資訊，其係顯示於前次寫入動作中使用了何種模式者。在寫入動作的模式有2種之情形下，該記錄資訊223雖只要1個位元即足夠，但為提高可靠性，亦可使用複數個位元，例如以多數決來進行判定。
[寫入動作的具體例]
圖10係顯示本技術第2實施形態中對於可變電阻元件進行寫入之具體例之圖。在該例中，假定於記憶有「LHHLHLHL」之資料區域中，寫入寫入資料「LLLLHHHH」。在該第2實施形態中，交替地重複全消去模式與全編排模式，於此時無須進行預讀，而對寫入對象的資料區域的所有位元，進行消去或編排之寫入。
同圖之a係顯示記錄資訊223作為前次模式顯示全編排模式之情形的動作例，即全消去模式的動作例。寫入對象的資料區域，可無須預讀而一併消去。即，利用位元操作部315，將寫入對象的資料區域全部消去成「L」。
又，在寫入資料「LLLLHHHH」中，為對顯示「H」之位元進行寫入，而利用遮罩生成部314生成編排遮罩。即，以僅使寫入資料為「H」的位元位置產生寫入之方式，生成編排遮罩「MMMMPPPP」。此處，「P」意味著成為編排對象之位元，「M」意味著非編排對象之位元。藉 由使用該編排遮罩，利用位元操作部315使寫入對象的資料區域成為「LLLLHHHH」。
同圖之b係顯示記錄資訊223作為前次模式顯示全消去模式之情形的動作例，即全編排模式的動作例。寫入對象的資料區域，可無須預讀而一併編排。即，利用位元操作部315，將寫入對象的資料區域全部編排成「H」。
又，於寫入資料「LLLLHHHH」中，為對顯示「L」之位元進行寫入，而利用遮罩生成部341生成消去遮罩。即，以僅使寫入資料為「L」的位元位置產生寫入之方式，生成編排遮罩「EEEEMMMM」。藉由使用該消去遮罩，利用位元操作部315使寫入對象的資料區域成為「LLLLHHHH」。
[資訊處理系統的動作]
圖11係顯示本技術第2實施形態中資訊處理系統的寫入處理程序例之流程圖。首先，一旦對NVRAM301發出寫入資料及寫入指示，便會判定記錄資訊平台的記錄資訊223，在記錄資訊223作為前次模式係顯示全編排模式之情形下(步驟S913)，會進行全消去模式之寫入處理(步驟S960)。另一方面，在記錄資訊223作為前次模式係顯示全消去模式之情形下，則會進行全編排模式之寫入處理(步驟S980)。
圖12係顯示本技術第2實施形態中全消去模式之寫入處理(步驟S960)的程序例之流程圖。基本的處理程序雖與圖6的第1實施形態相同，但在該第2實施形態中由於未進行 預讀，因此不會生成用於全消去之消去遮罩。取而代之，會進行寫入對象的資料區域之一併消去(步驟S963)。又，在該第2實施形態中，由於未於記憶體陣列310中管理記錄資訊，因此於該時間點不會進行記錄資訊的消去，且作為最後處理，會將記錄資訊平台的記錄資訊223更新成「L」(步驟S979)。另外，該記錄資訊223只要是「L」，便表示前次係利用全消去模式進行了寫入處理。
圖13係顯示本技術第2實施形態中全編排模式之寫入處理(步驟S980)的程序例之流程圖。基本的處理程序雖與圖7之第1實施形態相同，但在該第2實施形態中由於未進行預讀，因此不會生成用於實現全編排之編排遮罩。取而代之，會進行寫入對象的資料區域之一併編排(步驟S983)。又，於該第2實施形態中，由於未於記憶體陣列310中管理記錄資訊，因此於該時間點不會進行記錄資訊之編排，且作為最後處理，會將記錄資訊平台的記錄資訊223編排成「H」(步驟S999)。另外，該記錄資訊223只要是「H」，便表示前次係利用全編排模式進行了寫入處理。
如此，根據本技術的第2實施形態，由於每次於各資料區域中進行寫入處理時，會交替地產生全消去及全編排的狀態，因此可消除非揮發性記憶體的資料保持特性之差異。特別是由於於該第2實施形態中，在寫入動作前未進行預讀，因此可高速地進行寫入處理。在該情形下，雖會有因寫入對象的資料區域之狀態而產生過量消去或過量編排之虞，但將同一極性的寫入抑制在最多到2次。即，對 於可變電阻元件之過量消去或過量編排，最多僅各容許到1次，係在較重視高速性之情形下，特別適合之寫入處理方式。
[變化例]
在該第2實施形態中，係以將記錄資訊儲存於NVRAM301的外部之記錄資訊平台中之構成為前提，而採用了在寫入動作前不進行預讀之處理程序。相對於此，亦可一樣以將記錄資訊儲存於NVRAM301的外部之構成為前提，但卻與第1實施形態相同地基於預讀結果而生成消去遮罩或編排遮罩，來進行消去或編排。在該情形下，與第1實施形態相同，可避免過量消去或過量寫入。
<3.第3實施形態>
在上述第2實施形態中，係以將記錄資訊儲存於NVRAM301的外部之記錄資訊平台中之構成為前提，採用了在寫入動作前不進行預讀之處理程序。另一方面，其變形例顯示了可以相同構成來進行預讀。在本第3實施形態中，係以與第2實施形態相同之構成為前提，採用在全編排時基於預讀結果生成編排遮罩並進行編排，而在全消去時進行一併消去之處理程序。
[寫入動作的具體例]
圖14係顯示本技術第3實施形態中，對可變電阻元件進行寫入之具體例之圖。在該例中，假定於記憶有「LHHLHLHL」之資料區域中，寫入寫入資料「LLLLHHHH」。在該第3實施形態中，雖交替地重複全消去模式與全編排 模式，並在全消去模式時進行預讀，僅對必要的位元進行消去，但在全編排模式時，則不會進行預讀，而進行一併編排。
同圖之a顯示記錄資訊223作為前次模式顯示全編排模式之情形的動作例，即全消去模式的動作例。寫入對象的資料區域，可無須預讀而一併消去。即，利用位元操作部315，將寫入對象的資料區域全部消去成「L」。
又，於寫入資料「LLLLHHHH」中，為對顯示「H」之位元進行寫入，而利用遮罩生成部341生成編排遮罩。即，以僅使寫入資料為「H」的位元位置產生寫入之方式，生成編排遮罩「MMMMPPPP」。此處，「P」意味著成為編排對象之位元，「M」意味著非編排對象之位元。藉由使用該編排遮罩，利用位元操作部315使寫入對象的資料區域成為「LLLLHHHH」。
同圖之b係顯示記錄資訊223作為前次模式顯示全消去模式之情形的動作例，即全編排模式的動作例。在預讀資料「LHHLHLHL」中，以顯示「H」之位元不會再次產生編排成「H」之寫入之方式，利用遮罩生成部341生成編排遮罩。即，以應編排成「H」之位元僅限目前之值為「L」的位元位置之方式，生成編排遮罩「PMMPMPMP」。藉由使用該編排遮罩，利用位元操作部315使寫入對象的資料區域全部成為「H」。
又，於寫入資料「LLLLHHHH」中，為對顯示「L」之位元進行寫入，而利用遮罩生成部341生成消去遮罩。 即，以僅使寫入資料為「L」的位元位置產生寫入之方式，生成編排遮罩「EEEEMMMM」。藉由使用該消去遮罩，利用位元操作部315使寫入對象的資料區域成為「LLLLHHHH」。
[資訊處理系統的動作]
圖15係顯示本技術第3實施形態中資訊處理系統的寫入處理程序例之流程圖。首先，一旦對NVRAM301發出寫入資料及寫入指示，便會判定記錄資訊平台的記錄資訊223，在記錄資訊223作為前次模式顯示係全編排模式之情形下(步驟S914)，進行全消去模式之寫入處理(步驟S960)。利用該全消去模式之寫入處理，係與利用圖12已說明之第2實施形態的處理程序相同。另一方面，在記錄資訊223作為前次模式係顯示全消去模式之情形下，進行全編排模式之寫入處理(步驟S840)。利用該全編排模式之寫入處理，雖與有預讀之第1實施形態的處理程序相同，但在以將記錄資訊儲存於NVRAM301的外部之記錄資訊平台中之構成為前提之點上，係有如下之差異。
圖16係顯示本技術第3實施形態中全編排模式之寫入處理(步驟S840)的程序例之流程圖。首先，利用讀取處理部317從記憶體單元316進行資料311、ECC312的預讀(步驟S841)。然後，於該預讀資料中，以顯示「H」之位元不會再次產生消去成「H」之寫入之方式，利用遮罩生成部341生成編排遮罩(步驟S842)。然後，按照該編排遮罩，進行資料311及ECC312的編排處理(步驟S843)。在該編排時進 行驗證(Verify)(步驟S844)，並重複至驗證成功為止(步驟S845：No)。但，當達到重複上限次數時(步驟S846：Yes)，便會異常終止。
接著，將寫入資料安置於寫入緩衝器320中(步驟S851)。然後，於寫入資料中，為對顯示「L」之位元進行消去之寫入，而利用遮罩生成部341生成消去遮罩(步驟S852)。然後，按照該消去遮罩，進行資料311及ECC312的消去處理(步驟S953)。在該消去時進行驗證(Verify)(步驟s854)，並重複至驗證成功為止(步驟S855：No)。但，當達到重複上限次數時(步驟S856：Yes)，便會異常終止。
在該第3實施形態中，由於未於記憶體陣列310中管理記錄資訊，因此於步驟S843中不會進行記錄資訊的編排，且作為最後處理，會將記錄資訊平台的記錄資訊223編排成「H」(步驟S859)。另外，該記錄資訊223只要是「H」，便表示前次係利用全編排模式進行了寫入處理。
如此，根據本技術第3實施形態，由於每次於各資料區域進行寫入處理時，便會交替地產生全消去及全編排的狀態，因此可消除非揮發性記憶體的資料保持特性之差異。特別是在該第3實施形態中，藉由僅在全編排時進行預讀，可均衡地實現寫入處理之高速化與過量全編排之防止。
另外，上述實施形態係用於將本技術具體化所顯示之一例者，實施形態中之事項與專利申請範圍中之發明特定事項，係各自具有對應關係。同樣地，專利申請範圍中之發 明特定事項，與對其標注同一名稱之本技術實施形態中之事項，係各自具有對應関係。但，本技術並不限定於實施形態，在未脫離其主旨之範圍內，可藉由對實施形態施加各種變化而具體實現。例如，依可容許記憶體單元過量消去或過量編排至何種程度，亦可使用1個位元以上的記錄，在一方之模式連續複數次後，再切換成另一方之模式。
又，於上述實施形態中所說明之處理程序，亦可理解成具有該等一連串程序之方法，又，亦可理解成用於於電腦中執行該等一連串程序之程式、或記憶該程式之記錄媒體。作為其記錄媒體，可使用例如CD(Compact Disc，光碟)、MD(Mini Disc，迷你光碟)、DVD(Digital Versatile Disk，數位多功能光碟)、記憶卡、藍光光碟(Blu-ray Disc(註冊商標))等。
另外，本技術亦可採取如以下般之構成。
(1)一種記憶控制裝置，其係具備：記錄資訊保持部，其就使每個位元保持第1值或第2值中任一者之值之記憶體單元的特定資料區域，在使所有位元成為前述第1值後再使任意位元成為前述第2值之第1模式、與在使所有位元成為前述第2值後再使任意位元成為前述第1值之第2模式之中，保持顯示在前次寫入動作時係採用了哪一者之記錄資訊；及位元操作部，其係在前述記錄資訊顯示前述第1模式之情形下，利用前述第2模式進行寫入動作，而在前述記錄 資訊顯示前述第2模式之情形下，則利用前述第1模式進行寫入動作。
(2)如前述(1)記載之記憶控制裝置，其中進而具備在寫入動作前，從寫入對象的資料區域讀取預讀資料之預讀處理部；且前述位元操作部係在前述第1模式之寫入動作時，為了使所有位元成為前述第1值，而僅將前述預讀資料顯示為前述第2值之位元，改寫成前述第1值；而在前述第2模式之寫入動作時，則為了使所有位元成為前述第2值，而僅將前述預讀資料顯示為前述第1值之位元，改寫成前述第2值。
(3)如前述(1)記載之記憶控制裝置，其中前述位元操作部在前述第1模式之寫入動作時，為了使所有位元成為前述第1值，而將寫入對象的資料區域之所有位元，改寫成前述第1值；而在前述第2模式之寫入動作時，則為了使所有位元成為前述第2值，而將寫入對象的資料區域之所有位元，改寫成前述第2值。
(4)如前述(1)記載之記憶控制裝置，其中進而具備在寫入動作前，從寫入對象的資料區域讀取預讀資料之預讀處理部；且前述位元操作部在前述第1模式之寫入動作時，為了使所有位元成為前述第1值，而將寫入對象的資料區域之所有位元改寫成前述第1值；而在前述第2模式之寫入動作時，則為了使所有位元成為前述第2值，而僅將前述預讀 資料顯示為前述第1值之位元，改寫成前述第2值。
(5)一種記憶裝置，其具備：記憶體單元，其係使每個位元保持第1值或第2值中任一者之值；記錄資訊保持部，其係就前述記憶體單元的特定資料區域，在使所有位元成為前述第1值後再使任意位元成為前述第2值之第1模式、與在使所有位元成為前述第2值後再使任意位元成為前述第1值之第2模式之中，保持顯示在前次寫入動作時係採用了哪一者之記錄資訊；及位元操作部，其係在前述記錄資訊顯示前述第1模式之情形下，利用前述第2模式進行寫入動作，而在前述記錄資訊顯示前述第2模式之情形下，則利用前述第1模式進行寫入動作。
(6)如前述(5)記載之記憶裝置，其中前述記憶體單元係為可變電阻元件。
(7)一種資訊處理系統，其具備：記憶體單元，其係使每個位元保持第1值或第2值中任一者之值；記錄資訊保持部，其係就前述記憶體單元的特定資料區域，在使所有位元成為前述第1值後再使任意位元成為前述第2值之第1模式、與在使所有位元成為前述第2值後再使任意位元成為前述第1值之第2模式之中，保持顯示在前次寫入動作時係採用了哪一者之記錄資訊；位元操作部，其係在前述記錄資訊顯示前述第1模式之 情形下，利用前述第2模式進行寫入動作，而在前述記錄資訊顯示前述第2模式之情形下，則利用前述第1模式進行寫入動作；及主電腦，其發出相對於前述記憶體陣列之讀取指令或寫入指令。
(8)一種記憶控制方法，其係具備：記錄資訊獲取程序，其係就使每個位元保持第1值或第2值之任一者之值之記憶體單元的特定資料區域，在使所有位元成為前述第1值後再使任意位元成為前述第2值之第1模式、與在使所有位元成為前述第2值後再使任意位元成為前述第1值之第2模式之中，獲取顯示在前次寫入動作時係採用了哪一者之記錄資訊；及位元操作程序，其係在前述記錄資訊顯示前述第1模式之情形下，利用前述第2模式進行寫入動作，而在前述記錄資訊顯示前述第2模式之情形下，則利用前述第1模式進行寫入動作。
100‧‧‧主電腦
200‧‧‧記憶體控制部
201‧‧‧主機介面
210‧‧‧處理器
220‧‧‧內建記憶體
230‧‧‧ECC處理部
250‧‧‧周邊電路
280‧‧‧匯流排
291‧‧‧記憶體介面
292‧‧‧記憶體介面
293‧‧‧記憶體介面
300‧‧‧記憶體
301‧‧‧非揮發性隨機存取記憶體(NVRAM)
302‧‧‧快閃記憶體
303‧‧‧揮發性記憶體
309‧‧‧控制介面
310‧‧‧記憶體陣列
314‧‧‧感測放大器
315‧‧‧位元操作部
316‧‧‧記憶體單元
317‧‧‧讀取處理部
320‧‧‧寫入緩衝器
330‧‧‧讀取緩衝器
340‧‧‧邏輯評估部
341‧‧‧遮罩生成部
350‧‧‧控制部
400‧‧‧記憶體系統
圖1係顯示本技術實施形態中資訊處理系統的一構成例之圖。
圖2係顯示本技術第1實施形態中非揮發性隨機存取記憶體(NVRAM)301的一構成例之圖。
圖3係顯示本技術實施形態之功能構成例之圖。
圖4係顯示本技術第1實施形態中，對可變電阻元件進行寫入之具體例之圖。
圖5係顯示本技術第1實施形態中資訊處理系統的寫入處理程序例之流程圖。
圖6係顯示本技術第1實施形態中全消去模式之寫入處理的程序例之流程圖。
圖7係顯示本技術第1實施形態中全編排模式之寫入處理的程序例之流程圖。
圖8係顯示本技術第2實施形態中NVRAM301的一構成例之圖。
圖9係顯示本技術第2實施形態中記錄資訊平台的一構成例之圖。
圖10係顯示本技術第2實施形態中，對可變電阻元件進行寫入之具體例之圖。
圖11係顯示本技術第2實施形態中資訊處理系統的寫入處理程序例之流程圖。
圖12係顯示本技術第2實施形態中全消去模式之寫入處理的程序例之流程圖。
圖13係顯示本技術第2實施形態中全編排模式之寫入處理的程序例之流程圖。
圖14係顯示本技術第3實施形態中，對可變電阻元件進行寫入之具體例之圖。
圖15係顯示本技術第3實施形態中資訊處理系統的寫入處理程序例之流程圖。
圖16係顯示本技術第3實施形態中全編排模式之寫入處理的程序例之流程圖。
100‧‧‧主電腦
200‧‧‧記憶體控制部
201‧‧‧主機介面
210‧‧‧處理器
220‧‧‧內建記憶體
230‧‧‧ECC處理部
250‧‧‧周邊電路
280‧‧‧匯流排
291‧‧‧記憶體介面
292‧‧‧記憶體介面
293‧‧‧記憶體介面
300‧‧‧記憶體
301‧‧‧NVRAM
302‧‧‧快閃記憶體
303‧‧‧揮發性記憶體
400‧‧‧記憶體系統

Claims (8)

  1. 一種記憶控制裝置，其係包含：記錄資訊保持部，其係就使每個位元保持第1值或第2值中任一者之值之記憶體單元的特定資料區域，在使所有位元成為前述第1值後再使任意位元成為前述第2值之第1模式、與在使所有位元成為前述第2值後再使任意位元成為前述第1值之第2模式之中，保持顯示在前次寫入動作時係採用了哪一者之記錄資訊；及位元操作部，其係在前述記錄資訊顯示前述第1模式之情形下，利用前述第2模式進行寫入動作，而在前述記錄資訊顯示前述第2模式之情形下，則利用前述第1模式進行寫入動作。
  2. 如請求項1之記憶控制裝置，其中進而包含在寫入動作前，從寫入對象的資料區域讀取預讀資料之預讀處理部；且前述位元操作部，係在前述第1模式之寫入動作時，為了使所有位元成為前述第1值，而僅將前述預讀資料顯示為前述第2值之位元改寫成前述第1值；而在前述第2模式之寫入動作時，則為了使所有位元成為前述第2值，而僅將前述預讀資料顯示為前述第1值之位元改寫成前述第2值。
  3. 如請求項1之記憶控制裝置，其中前述位元操作部在前述第1模式之寫入動作時，為了使所有位元成為前述第1值，而將寫入對象的資料區域 之所有位元改寫成前述第1值；而在前述第2模式之寫入動作時，則為了使所有位元成為前述第2值，而將寫入對象的資料區域之所有位元改寫成前述第2值。
  4. 如請求項1之記憶控制裝置，其中進而包含在寫入動作前，從寫入對象的資料區域讀取預讀資料之預讀處理部；且前述位元操作部在前述第1模式之寫入動作時，為了使所有位元成為前述第1值，而將寫入對象的資料區域之所有位元改寫成前述第1值；而在前述第2模式之寫入動作時，則為了使所有位元成為前述第2值，而僅將前述預讀資料顯示為前述第1值之位元改寫成前述第2值。
  5. 一種記憶裝置，其係包含：記憶體單元，其係使每個位元保持第1值或第2值中任一者之值；記錄資訊保持部，其係就前述記憶體單元的特定資料區域，在使所有位元成為前述第1值後再使任意位元成為前述第2值之第1模式、與在使所有位元成為前述第2值後再使任意位元成為前述第1值之第2模式之中，保持顯示在前次寫入動作時係採用了哪一者之記錄資訊；及位元操作部，其係在前述記錄資訊顯示前述第1模式之情形下，利用前述第2模式進行寫入動作，而在前述記錄資訊顯示前述第2模式之情形下，則利用前述第1模 式進行寫入動作。
  6. 如請求項5之記憶裝置，其中前述記憶體單元係為可變電阻元件。
  7. 一種資訊處理系統，其係包含：記憶體單元，其係使每個位元保持第1值或第2值中任一者之值；記錄資訊保持部，其係就前述記憶體單元的特定資料區域，在使所有位元成為前述第1值後再使任意位元成為前述第2值之第1模式、與在使所有位元成為前述第2值後再使任意位元成為前述第1值之第2模式之中，保持顯示在前次寫入動作時係採用了哪一者之記錄資訊；位元操作部，其係在前述記錄資訊顯示前述第1模式之情形下，利用前述第2模式進行寫入動作，而在前述記錄資訊顯示前述第2模式之情形下，則利用前述第1模式進行寫入動作；及主電腦，其發出對於前述記憶體單元之讀取指令或寫入指令。
  8. 一種記憶控制方法，其係包含：記錄資訊獲取程序，其係就使每個位元保持第1值或第2值之任一者之值之記憶體單元的特定資料區域，在使所有位元成為前述第1值後再使任意位元成為前述第2值之第1模式、與在使所有位元成為前述第2值後再使任意位元成為前述第1值之第2模式之中，獲取顯示在前次寫入動作時係採用了哪一者之記錄資訊；及 位元操作程序，其係在前述記錄資訊顯示前述第1模式之情形下，利用前述第2模式進行寫入動作，而在前述記錄資訊顯示前述第2模式之情形下，則利用前述第1模式進行寫入動作。
TW101141401A 2012-01-16 2012-11-07 記憶控制裝置、記憶裝置、資訊處理系統及其中之處理方法 TW201331947A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012005780 2012-01-16

Publications (1)

Publication Number Publication Date
TW201331947A true TW201331947A (zh) 2013-08-01

Family

ID=48798893

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101141401A TW201331947A (zh) 2012-01-16 2012-11-07 記憶控制裝置、記憶裝置、資訊處理系統及其中之處理方法

Country Status (7)

Country Link
US (1) US20140301132A1 (zh)
EP (1) EP2799998A1 (zh)
JP (1) JPWO2013108456A1 (zh)
KR (1) KR20140113657A (zh)
CN (1) CN104067247A (zh)
TW (1) TW201331947A (zh)
WO (1) WO2013108456A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015111039A1 (en) * 2014-01-27 2015-07-30 Cronus Cyber Technologies Ltd Automated penetration testing device, method and system
EP3021326B1 (en) * 2014-11-17 2020-01-01 EM Microelectronic-Marin SA Apparatus and method to accelerate the testing of a memory array by applying a selective inhibition of address input lines.
US9721639B1 (en) * 2016-06-21 2017-08-01 Micron Technology, Inc. Memory cell imprint avoidance
JP6151830B1 (ja) * 2016-07-05 2017-06-21 ウィンボンド エレクトロニクス コーポレーション 不揮発性半導体記憶装置
CN108536475B (zh) * 2017-12-27 2023-08-15 贵阳忆芯科技有限公司 完整编程命令处理方法与装置
US11139034B1 (en) 2020-07-15 2021-10-05 Micron Technology, Inc. Data-based polarity write operations

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6512775B1 (en) * 1996-11-08 2003-01-28 The Trustees Of Columbia University In The City Of New York Method and apparatus for a programmable bitstream parser for audiovisual and generic decoding systems
JP4330396B2 (ja) * 2003-07-24 2009-09-16 株式会社ルネサステクノロジ 半導体記憶装置
DE102004019860B4 (de) 2004-04-23 2006-03-02 Infineon Technologies Ag Verfahren und Vorrichtung zur Programmierung von CBRAM-Speicherzellen
US7224598B2 (en) * 2004-09-02 2007-05-29 Hewlett-Packard Development Company, L.P. Programming of programmable resistive memory devices
US20060215437A1 (en) * 2005-03-28 2006-09-28 Trika Sanjeev N Recovering from memory imprints
JP5162846B2 (ja) * 2005-07-29 2013-03-13 ソニー株式会社 記憶装置、コンピュータシステム、および記憶システム
KR100784866B1 (ko) * 2006-12-13 2007-12-14 삼성전자주식회사 쓰기 시간을 줄일 수 있는 불 휘발성 메모리 장치 및그것을 포함한 메모리 카드
KR100819061B1 (ko) * 2007-03-06 2008-04-03 한국전자통신연구원 쓰기 전력 계산 및 데이터 반전 기능을 통한 상 변화메모리에서의 데이터 쓰기 장치 및 방법
KR100942940B1 (ko) * 2007-09-28 2010-02-22 주식회사 하이닉스반도체 반도체 메모리 장치 및 그 구동방법
JP2009087526A (ja) * 2007-09-28 2009-04-23 Hynix Semiconductor Inc 半導体メモリ装置およびその駆動方法
US7826248B2 (en) * 2008-05-20 2010-11-02 Seagate Technology Llc Write verify method for resistive random access memory
CN102422361B (zh) * 2010-03-30 2014-03-19 松下电器产业株式会社 非易失性存储装置和对非易失性存储装置的写入方法
JP5000026B2 (ja) * 2010-10-29 2012-08-15 パナソニック株式会社 不揮発性記憶装置

Also Published As

Publication number Publication date
EP2799998A1 (en) 2014-11-05
US20140301132A1 (en) 2014-10-09
CN104067247A (zh) 2014-09-24
WO2013108456A1 (ja) 2013-07-25
KR20140113657A (ko) 2014-09-24
JPWO2013108456A1 (ja) 2015-05-11

Similar Documents

Publication Publication Date Title
JP5853899B2 (ja) 記憶制御装置、記憶装置、情報処理システム、および、それらにおける処理方法
CN105701021B (zh) 数据储存装置及其数据写入方法
EP2800097B1 (en) Storage control device, storage device, information processing system, and processing methods therefor
US9229714B2 (en) Memory control apparatus, memory apparatus, information processing system, and processing method for use therewith
KR20180026993A (ko) 비휘발성 메모리 장치 및 비휘발성 메모리 장치의 온도 조절 방법
TW201331947A (zh) 記憶控制裝置、記憶裝置、資訊處理系統及其中之處理方法
JP6497393B2 (ja) メモリコントローラ、記憶装置、情報処理システムおよびメモリの制御方法
TW201734797A (zh) 資料儲存裝置及其資料維護方法
WO2016035451A1 (ja) 記憶制御装置、記憶装置、および、記憶制御方法
KR20210097353A (ko) 메모리 시스템, 메모리 컨트롤러 및 메모리 시스템의 동작 방법
TWI639112B (zh) 儲存裝置及其控制單元、可用於儲存裝置的資料儲存方法
KR20150050376A (ko) 메모리 장치
JP2014022004A (ja) 記憶制御装置、記憶装置、および、それらにおける処理方法
KR20210152706A (ko) 메모리 장치, 메모리 시스템 및 메모리 장치의 동작 방법
TW201621668A (zh) 資料儲存裝置及其資料寫入方法
CN103530238A (zh) 存储控制设备、存储设备、信息处理系统及其处理方法
TWI578320B (zh) 記憶體的操作方法及應用其之記憶體裝置
WO2017047272A1 (ja) 半導体記憶装置および半導体記憶装置におけるデータ消去方法
US10528287B2 (en) Memory, memory controller, storage apparatus, information processing system, and control method for tracking erase count and rewrite cycles of memory pages
TWI639113B (zh) 儲存裝置及其控制單元、可用於儲存裝置的資料儲存方法