TW201329571A - 具有包含埋置離散場放大器之畫素的液晶顯示器 - Google Patents

Abstract

本發明揭示了一種多區域液晶顯示器。該顯示器包含埋置離散場放大器，該等埋置離散場放大器係位於該顯示器之色點後面。具體而言，埋置離散場放大器具有一極性，該極性係不同於色點之極性，色點係位於埋置離散場放大器前面。此極性之不同會增強色點之離散場電場或在某些情形中可形成額外離散場。增強之離散場或額外離散場會提高該顯示器之效能。

Description

具有包含埋置離散場放大器之畫素的液晶顯示器

本發明係關於一種液晶顯示器，特別是指一種可以平滑型基板製造的大畫素多區域垂直配向液晶顯示器。

初次使用在如計算機與電子錶的簡單單色顯示器的液晶顯示器(Liquid Crystal Display，LCD)，係已變成最優勢的顯示科技。液晶顯示器係經常用來取代陰極射線管(Cathode Ray Tube，CRT)在電腦顯示與電視顯示上的應用。液晶顯示器的各種缺點已經被克服以改善液晶顯示器的品質。舉例來說，廣泛地取代被動矩陣顯示器的主動矩陣顯示器，係相對於被動矩陣顯示器具有降低鬼影(Ghosting)且改善解析度(Resolution)、色階(Color Gradation)、視角(Viewing Angle)、對比(Contrast Ratio)以及反應時間(Response Time)的成效。

然而，傳統扭轉向列液晶顯示器(Twisted Nematic LCD)的主要缺點係為非常窄的視角以及非常低的對比。甚至連主動式矩陣的視角更窄於陰極射線管的視角。尤其是當觀看者直接地在液晶顯示器前面收看一高畫質影像時，在液晶顯示器側旁的其他觀看者則無法看到此一高畫質影像。多區域垂直配向液晶顯示器(Multi-domain Vertical Alignment Liquid Crystal Display，MVALCD)係被發展來改善液晶顯示器的視角以及對比。請參考圖1(a)-1(c)，係表示一垂直配向液晶顯示器100的畫素基本功能。為了清楚地解說，圖1的液晶顯示器係僅使用單一區域(Single Domain)。再者，為了清楚地解說，圖1(a)-1(c)(以及圖2)的液晶顯示器係依據灰階操作來敘述。

液晶顯示器100具有一第一偏光片105、一第一基板110、一第一電極120、一第一配向層125、多個液晶130、一第二配向層140、一第二電極 145、一第二基板150以及一第二偏光片155。一般而言，第一基板110與第二基板150係由透明玻璃所製成。第一電極120與第二電極145係由如氧化銦錫(Indium Tin Oxide，ITO)之透明導電材質所製成。第一配向層125與第二配向層140係由聚醯亞氨(Polyimide，PI)所製成，且與在靜止態之液晶130垂直地配向。在操作時，一光源(圖未示)係從貼附在第一基板110之在下面的第一偏光片105射出光線。第一偏光片105係通常在一第一方向偏振，且貼附在第二基板150的第二偏光片155係與第一偏光片104垂直地偏振。因此，從光源而來的光線並不會同時穿透第一偏光片105與第二光偏光片155，除非光線的偏振在第一偏光片105與第二偏光片155之間旋轉90度。為了清楚說明，並未顯示很多的液晶。在實際的顯示器中，液晶係為棒狀分子(rod like molecules)，其直徑大約為5埃(Angstrom，Å)，長度大約20-25埃。因此，在一畫素中有超過一千兩百萬的液晶分子，其中畫素的長、寬、高分別為300微米(micrometer，μm)、120微米、3微米。儘管圖未示出，然而許多液晶顯示器(尤其係主動矩陣式液晶顯示器)於第一電極120之底部上包含一鈍化層(passivation layer)。鈍化層係於第一電極120與可能形成於基板上之裝置及導體之間用作一絕緣層。鈍化層通常係使用氮化矽形成。

在圖1中，液晶130係為垂直配向。在垂直配向中，液晶130並不會將從光源的偏振極光轉向。因此，從光源來的光線並不會穿過液晶顯示器100，且對所有顏色及所有間隙晶胞(cell gap)而言，提供一個完全地光學暗態(optical black state)及非常高的的對比(contrast ratio)。因此，多區域垂直配向液晶顯示器相對傳統的低對比之扭轉式向列型液晶顯示器而言，係在對比上提供一個顯著的改善。然而，如圖1(b)所示，當在第一電極120與第二電極145之間加入一個電場(electric field)時，液晶130即重新定向到一傾斜位置(tilted position)。在傾斜位置的液晶係將從第一偏光片105而來的偏振光線之偏振轉向90度，以致光線可以穿過第二偏光片155。而傾斜的大 小，即控制光線穿過液晶顯示器的多寡(如畫素的亮度)，係與電場強度成正比。一般而言，單一個薄膜電晶體，係用在每一個畫素上。然而對彩色顯示器而言，各別的薄膜電晶體係用在每一色分量(color component，典型地為、綠及藍)。

然而，對不同角度的觀看者而言，光線通過液晶顯示器120並不是相同的。如圖1(c)所示，在中央左邊的觀看者172會看到亮畫素(bright pixel)，因為液晶顯示器130寬闊(光線轉向)的一側係面對觀看者172。位在中央的觀看者174會看到灰畫素(gray pixel)，因為液晶顯示器130寬闊的一側係僅部分地面對觀看者174。而位在中央右側的觀看者176會看到暗畫素(dark pixel)，因為液晶顯示器130寬闊的一側幾乎沒有面對觀看者176。

多區域垂直配向液晶顯示器(MVA LCDs)係被發展來改善單區域垂直配向液晶顯示器(single-domain vertical alignment LCD)的視角問題。請參考圖2，係表示一多區域垂直配向液晶顯示器(MVA LCDs)200的畫素。多區域垂直配向液晶顯示器200係包括一第一偏光片205、一第一基板210、一第一電極220、一第一配向層225、若干液晶235、237、若干突起物260、一第二配向層240、一第二電極245、一第二基板250以及一第二偏光片255。液晶235係形成畫素的第一區域(first domain)，而液晶237則形成畫素的第二區域(second domain)。當在第一電極220與第二電極245之間施加一電場時，突起物260會導致液晶235相對液晶237而傾斜一不同的方向。因此，中央偏左的觀看者會看到左邊區域(液晶235)呈現黑色(black)而右邊區域(液晶237)呈現白色(white)。在中央的觀看者則會同時看到兩個區域而呈現灰色。中央偏右的觀看者則會看到左邊區域呈現白色而右邊區域呈現黑色。然而，因為個別單獨的畫素很小，因此三個觀看者都認為畫素是灰色的。如上所述，液晶的傾斜的大小，係由在電極220與245之間的電場大小所控制。觀看者所感知的灰階係與液晶傾斜大小相關聯。多區域垂直配向液晶顯示器也可以擴大到使用四個區域，以便在一畫素中的液晶方向 被區分為四個主區域，以提供同時在垂直與水平方向上之寬大且對稱的視角。

因此，提供寬大且對稱之視角的多區域垂直配向液晶顯示器，成本卻非常高，因為將突起物增加到上、下基板的困難，以及將突起物正確地配向到上、下基板的困難。尤其是在下基板的一突起物必須設置在上基板的二突起物中央；任何在上、下基板之間的配向，都將會降低生產良率。其他在基板上使用物理特性的技術，如已用來取代或結合突起物使用之氧化銦錫間隙(ITO slits)，係在製造上非常昂貴。再者，突起物與氧化銦錫間隙無法傳輸光線，也因此降低多區域垂直配向液晶顯示器的亮度及對比度(contrast ratio)。

然而，已開發出無需在基板上使用物理特徵(例如，突起物或氧化銦錫間隙)之多區域垂直配向液晶顯示器。具體而言，該等多區域垂直配向液晶顯示器係使用離散場來形成多區域。在無需物理特徵之情況下，將消除對頂部基板及底部基板之物理特徵進行配向之困難。因此，使用離散場之多區域垂直配向液晶顯示器較在基板上使用物理特徵之多區域垂直配向液晶顯示器具有更高之良率且製造成本更低。

請參考圖3(a)及圖3(b)，係表示依據本發明基本概念，無須在基板上使用物理特性，以產生一多區域垂直配向液晶顯示器(MVA LCD)300的示意圖。而圖3(a)及圖3(b)係顯示出在一第一基板305與一第二基板355之間，具有畫素310、320及330。一第一偏光片302係黏貼到第一基板305，且一第二偏光片357係黏貼到第二基板355。畫素310包含有一第一電極311、若干液晶312、313以及一第二電極315。畫素320包含有一第一電極321、若干液晶322、323以及一第二電極325。相似地，畫素330包含有一第一電極331、若干液晶332、333以及一第二電極335。所有電極一般地架構係使用如氧化銦錫(ITO)之透明導電材質。再者，一第一配向層307係覆蓋在第一基板305上的電極之上。相似地，一第二配向層352係覆蓋在第二 基板355上的電極之上。二液晶配向層307及352係提供一垂直液晶配向。為了下列的更加詳細敘述，電極315、325及335係維持在一共同電壓(common voltage)V_Com。因此，為了容易製造，電極315、325及335係為一單一結構(如圖3(a)及圖3(b)所示)。多區域垂直配向液晶顯示器300係使用交替偏振以操作畫素310、320及330。舉例來說，若畫素310與330之偏振為正(positive)的話，則畫素320的偏振為負(negative)。相反地，若畫素310與330之偏振為負(negative)的話，則畫素320的偏振為正(positive)。一般來說，每一畫素的偏振係在頁框(frames)間切換，但交替偏振的圖案(pattern)係維持在每一頁框中。在圖3(a)中，畫素310、320及330係在「關閉(OFF)」狀態，意即關閉在第一與第二電極之間的電場(electric field)。在關閉狀態下，某些殘餘電場可能存在第一與第二基板之間。然而，一般而言，殘餘電場太小而無法使液晶傾斜。

在圖3(b)中，畫素310、320及330係處在「開啟(ON)」狀態。而圖3(b)係使用「+」及「-」代表電極的電壓極性(voltage polarity)。因此，電極311及331具有正電壓極性，而電極321具有負電壓極性。基板355與電極315、325及335係保持在共同電壓V_Com。電壓極性係相對共同電壓V_Com來定義，其中一正極性係其電壓高於共同電壓V_Com，一負極性係其電壓低於共同電壓V_Com。在電極321與325之間的電場327(以電力線表示)係造成液晶322與323傾斜。一般而言，沒有突起物或其他物理特性，液晶的傾斜方向不會被在一垂直的液晶配向層307與352之液晶所固定。然而，在畫素邊緣的離散電場會影響到液晶的傾斜方向。舉例來說，在電極321與325之間的電場327，係垂直圍繞畫素320中心，但傾斜到畫素左半部的左邊，以及傾斜到畫素右半部的右邊。因此，在電極321與325之間的離散電場係造成液晶323傾斜到右邊而形成一第一區域，且造成液晶322傾斜到左邊而形成一第二區域。因此，畫素320係為具有對稱寬視角的多區域畫素。

相似地，在電極311與315之間的電場(圖未示)係具有離散電場，此離散電場係造成液晶313重新定位，且傾斜到畫素312右側的右邊，也造成液晶312傾斜到畫素310左測的左邊。相似地，在電極331與335之間的電場(圖未示)係具有離散電場，此離散電場係造成液晶333重新定位，且傾斜到畫素330右側的右邊，也造成液晶332傾斜到畫素330左測的左邊。

鄰近畫素的交替極性係放大每一畫素離散場效(fringe field effect)。因此，藉由在每列的畫素(或每欄的畫素)之間重覆交替極性圖案，即可無須物理特性而達到一多區域垂直配向液晶顯示器。再者，可以使用交替極性棋盤圖案，以在每一畫素產生四個區域。

然而，一般而言，離散場效係相對地小且微弱。所以，當畫素變較大時，在畫素邊緣的離散電場係無法傳遞到在一畫素中的所有液晶。因此，在大畫素中，對於遠離畫素邊緣之液晶的傾斜方向係隨意變化，且不會產生一多區域畫素。一般而言，當畫素變得大於40-60微米(micrometer，μm)時，畫素的離散場效係不會影響控制液晶傾斜。故，對大畫素液晶顯示器而言，使用一新穎的畫素區分方法來達到多區域畫素。尤其是對彩色液晶顯示器而言，畫素係區分成色分量。每一色分量係由如薄膜電晶體(thin-film transistor，TFT)的一個別的切換裝置所控制。一般而言，色分量係為紅色、綠色及藍色。依據本發明，一畫素的色分量係進一步區分成色點(color dots)。

每一畫素的極性係在影像的之每一連續頁框之間做切換，以避免圖像品質的降低，而圖像品質的降低係因為在每一頁框中液晶在相同方向扭曲。然而，若是所有的切換元件係為相同極性者，則色點極性圖案切換係可能造成其他如閃爍(flicker)之圖像品質問題。為了降低閃爍，切換元件(如電晶體)係配置在一切換元件驅動模式中，此機制包括正、負極性。再者，為了降低串影(cross talk)，切換元件的正、負極性係被配置在一固定圖案中，此固定圖案係提供一更穩定的配電。不同的切換元件驅動模式係使用 在本發明的實施例中。有三個主要的切換元件驅動模式，係為切換元件點反轉驅動模式(switching element point inversion driving scheme)、切換元件列反轉驅動模式(switching element row inversion driving scheme)以及切換元件行反轉驅動模式(switching element column inversion driving scheme)。在切換元件點反轉驅動模式中，切換元件係形成一交替極性的棋盤圖案。在切換元件列反轉驅動模式中，在每一列的切換元件具有相同極性；然而，在一列上的一切換元件相對於鄰近列之切換元件的極性而具有相反極性。在切換元件行反轉驅動模式中，在每一行的切換元件具有相同極性；然而，在一行上的一切換元件相對於鄰近行之切換元件的極性而具有相反極性。當切換元件點反轉驅動模式提供最穩定的配電時，切換元件點反轉驅動模式的複雜性與額外的成本，相比較切換元件列反轉驅動模式與切換元件行反轉驅動模式而言，是不划算的。因此，當切換元件點反轉驅動模式通常保持在高性能應用時，對於大部分低成本與低電壓應用之液晶顯示器的製造，係使用切換元件列反轉驅動模式。

(新)畫素可包含各種關鍵組件(key component)，該等關鍵組件被設置成用以達成高品質、低成本顯示單元。舉例而言，畫素可包含色分量(color component)、色點(color dot)、離散場放大區域(fringe field amplifying region，FFAR)、切換元件(switching element)、裝置組件區域(device component area)、及關聯點(associated dot)。使用該等各種組件之顯示器闡述於以下專利文獻中：名稱為「使用離散場之大畫素多區域垂直配向液晶顯示器(Large Pixel Multi-Domain Vertical Alignment Liquid Crystal Display Using Fringe Fields)」之美國專利第7,630,033號、名稱為「用於多區域垂直配向液晶顯示器之使用關聯點極性之畫素(Pixels Using Associated Dot Polarity for Multi-Domain Vertical Alignment Liquid Crystal Displays)」之美國專利申請案第11/751,454號、名稱為「用於多區域垂直配向液晶顯示器之具有極性延伸區域之畫素(Pixels Having Polarity Extension Regions For Multi-Domain Vertical Alignment Liquid Crystal Displays)」之美國專利申請案第12/018,675號、以及名稱為「用於多區域垂直配向液晶顯示器且具有跨位面離散場放大區域之畫素(Pixels having Fringe Field Amplifying Regions for Multi-Domain Vertical Alignment Liquid Crystal Displays)」之美國專利申請案第12/573,085號，該等專利文獻以引用方式併入本文中。

此裝置元件區域係包含佔用切換元件及/或儲存電容的區域，而且此區域係被用來製造切換元件及/或儲存電容。為了清楚說明，一不同的裝置元件區域係由每一切換元件所界定。

關聯點與離散場放大區域係為電性偏振區域(electrically polarized area)，而並未是色分量的一部分。在本發明許多的實施例中，關聯點係覆蓋裝置元件區域。對這些實施例而言，關聯點係由將一絕緣層沉積覆蓋在切換元件及/或儲存電容上所製成。接著，藉由沉積一電性導電層以形成所述的關聯點。此關聯點係電性地連接到特定的切換元件及/或其他偏振元件(例如色點)。儲存電容係電性地連接到特定的切換元件及色點電極(color dot electrodes)，以在液晶盒打開(switching-on)或是關掉(switching off)的過程期間補償並抵銷在液晶盒上的電容值變化。因此，儲存電容係用來在液晶盒打開或是關掉的過程期間減低串影效應(cross talk effect)。一圖案化光罩(patterning mask)係使用在當關聯點需要形成圖案化電極(patterned electrode)之時。一般而言，係附加一黑色矩陣層(black matrix layer)以形成對色點、切換元件、DCA及關聯點的一光屏蔽(light shield)。一般而言，黑色矩陣層係為黑色的，然而某些顯示器使用不同顏色來達成一所需之顏色圖案或陰影(shading)。附加一顏色層以給予色點所需之顏色。一般而言，顏色層係藉由在對應之ITO玻璃基板上沈積一濾色層(color filter layer)而獲得。具體而言，在第二基板355與第二電極315、325、及335之間沈積一圖案化濾色層，且其圖案對應於色點及關聯點之顏色。然而，某些顯示器亦可在第一基板305上將一圖案化濾色層放置於下列之頂部上或底下：切換元件、色 點之電極層、關聯點、或DCA。

在本發明其他實施例中，關聯點係為與切換元間相互獨立的一區域。再者，本發明的某些實施例具有額外的關聯點，此等關聯點並不直接地與切換元件相關。一般而言，關聯點係包括如氧化銦錫(ITO)或其他導電層的一主動電極層(active electrode layer)，且連接到一附近的色點或者是以其他手段供電。對不透明的關聯點而言，一黑色矩陣層可以被附加在導電層的底部上，以形成不透明區域(opaque area)。在本發明某些實施例中，黑色矩陣可以被製造在氧化銦錫(ITO)玻璃基板側上，以簡化製程(fabrication process)。額外的關聯點係改善顯示區域有效的使用，藉以改善開口率(aperture ratio)且在色點內形成多個液晶區域(liquid crystal domains)。本發明的某些實施例使用關聯點以改善色彩表現。舉例來說，關聯點的小心佈局(careful placement)可以允許附近色點的顏色從有用的色彩圖案進行修飾。

離散場放大區域(FFARs)係比關聯點更加多功能。特別是，離散場放大區域係可以具有非矩形形狀，雖然一般來說璃散場放大區域的整體形狀可以被劃分成一矩形形狀組。再者，離散場放大區域係沿著多於一色點的一側而延伸。而且，在本發明某些實施例中，離散場放大區域可以被用來取代關聯點。尤其是，在這些實施例中，離散場放大區域不僅覆蓋裝置元件區域，而且沿著多於鄰近裝置元件區域之色點一側而延伸。

一般而言，色點、裝置組件區域、及關聯點係排列成一格狀圖案，且以一水平點間距HDS及一垂直點間距VDS而彼此間隔開。當使用離散場放大區域來取代關聯點時，離散場放大區域之部分亦適配於格狀圖案中。在某些顯示器中，可使用多個垂直點間距多個水平點間距。每一色點、關聯點、及裝置組件區域在一第一維度(例如，垂直維度)中具有二相鄰組件(例如，色點、關聯點、或裝置組件區域)，且在一第二維度(例如，為水平的)中具有二相鄰組件。此外，二相鄰組件可係為配向的或偏移的。每一 色點具有一色點高度CDH及一色點寬度CDW。相似地，每一關聯點具有一關聯點高度ADH及一關聯點寬度ADW。此外，每一裝置組件區域具有一裝置組件區域高度DCAH以及一裝置組件區域寬度DCAW。在某些顯示器中，色點、關聯點、及裝置組件區域具有相同尺寸。然而，在許多顯示器中，色點、關聯點、及裝置組件區域可具有不同尺寸或形狀。舉例而言，在許多顯示器中，關聯點之高度小於色點之高度。

隨著具有更高效能之可攜式裝置之流行，越來越需要在液晶顯示器中達成更高之畫素密度，乃因可攜式裝置通常較用於電視機或電腦顯示器之液晶顯示器螢幕更靠近一使用者之眼睛。然而，高畫素密度需要更小之畫素，而此可導致亮度降低，乃因液晶顯示器中之許多裝置組件之尺寸無法與畫素尺寸減小量同等地減小。此外，畫素或色點中各種裝置組件間之間距會在顯示器之表面積中佔據一更大百分比。此外，許多行動裝置包含供使用者輸入之觸控螢幕。觸控螢幕裝置可使一液晶顯示器面板出現觸碰雲紋效應(touch mura effect)，該觸碰雲紋效應係起因於液晶之物理擾動。觸碰雲紋效應係指不規則圖案或區域造成不均一之螢幕均勻性。液晶之物理擾動可係由搖動(shaking)、震動(vibration)、及在顯示器上之按壓所造成。特別是，垂直配向液晶顯示器非常容易因在顯示器上之按壓而造成觸碰雲紋效應。尤其是，在一垂直配向液晶顯示器上之按壓可使液晶厚度局部地變平，且在顯示器上形成一干擾效應。因此，需要一種用於使各種組件間之間距最小化之方法或系統以提高光學透射率(optical transmission)，且需要一種用於降低一垂直配向液晶顯示器中之觸碰雲紋效應之方法或系統。

因此，本發明提供一種垂直配向液晶顯示器，該垂直配向液晶顯示器具有更高之畫素密度及降低之觸碰雲紋效應。具體而言，本發明之各實施例係使用具有色點之新穎畫素設計，該等色點具有用於放大離散場之埋置極性區域(embedded polarity regions，EPR)，離散場可增強多區域垂直配向操作，且亦更快地將液晶恢復至其正確位置。此外，本發明之各實施例包含埋置離散場放大器，該等埋置離散場放大器無需廣闊之區域便能夠放大離散場，俾獲得一高的光學透射率。此外，本發明之各實施例之光學透射率增大，俾可獲得更高之亮度、同時可降低背光單元之電功率消耗。

舉例而言，依據本發明之某些實施例，一畫素包含一第一色分量、一第一切換元件及一埋置離散場放大器。該第一色分量具有一第一色分量第一色點，該第一色分量第一色點係耦接至該第一切換元件。該第一埋置離散場放大器係位於該第一色分量第一色點後面。更具體而言，該第一色分量第一色點之一第一邊緣及一第二邊緣係位於該第一埋置離散場放大器前面。該畫素亦包含一第二色分量，該第二色分量具有一第二色分量第一色點，該第二色分量第一色點係耦接至一第二切換元件。該第二色分量第一色點具有一第一邊緣及一第二邊緣，該第一邊緣及該第二邊緣係位於該第一埋置離散場放大器前面。在本發明之其他實施例中，該第一埋置離散場放大器係用於該第一色分量，且一第二埋置離散場放大器係與該第二色分量一起使用。具體而言，該第二埋置離散場放大器係位於該第二色分量第一色點後面。該第二色分量第一色點之至少一第一邊緣及一第二邊緣係位於該第二埋置離散 場放大器前面。

在本發明之再一些實施例中，埋置離散場放大器包含垂直埋置部及水平埋置部。舉例而言，在本發明之某些實施例中，一畫素包含：一第一色分量，具有一第一色分量第一色點；一第一切換元件，耦接至該第一色分量第一色點；以及一第一埋置離散場放大器，具有一第一垂直埋置部及一第一水平埋置部。該第一垂直埋置部係位於該第一色分量第一色點之一第一邊緣後面，且該第一水平埋置部係位於該第一分量第一色點之一第二邊緣後面。該第一埋置離散場放大器可包含額外之水平埋置部及額外之垂直埋置部。舉例而言，在本發明之一實施例中，該第一埋置離散場放大器亦包含一第二垂直埋置部及一第二水平埋置部，該第二垂直埋置部係位於該第一色分量第一色點之一第三邊緣後面，該第二水平埋置部係位於該第一色分量第一色點之一第四邊緣後面。

藉由以下說明與圖式，將會更全面地理解本發明。

如上所述，習知垂直配向液晶顯示器具有有限之光學透射率，且極易因液晶受到物理擾動而造成觸碰雲紋效應。然而，依據本發明原理之垂直配向液晶顯示器係使用埋置離散場放大器，此等埋置離散場放大器能達成更高之開口率(aperture ratio)以增大光學透射率。此外，埋置離散場放大器會增強多區域垂直配向操作，並藉由增強橫向離散場來降低觸碰雲紋效應，進而有助於增強多區域垂直配向操作並亦有助於使液晶在一物理擾動之後恢復至其正確定向。因此，依據本發明之垂直配向液晶顯示器具有提高之光學透射率，並可迅速地消除由液晶之物理擾動所造成之觸碰雲紋效應。

圖4(a)及圖4(b)顯示依據本發明一實施例之一畫素設計410(如下所述被標示為410+及410-)之不同點極性圖案。在實際操作中，一畫素將在每一影像頁框(image frame)之間在一第一點極性圖案與一第二點極性圖案 之間切換。為清楚起見，將其中第一色分量之第一色點具有一正極性之點極性圖案稱為正的點極性圖案。相反，將其中第一色分量之第一色點具有一負極性之點極性圖案稱為負的點極性圖案。具體而言，在圖4(a)中，畫素設計410具有一正的點極性圖案(因此被標示為410+)，且在圖4(b)中，畫素設計410具有一負的點極性圖案(因此被標示為410-)。此外，在各種畫素設計中，每一偏極化組件之極性係以「+」表示正極性，或以「-」表示負極性。

畫素設計410具有三個色分量CC_1、CC_2及CC_3。該三個色分量其中每一者包含一個色點。為清楚起見，該等色點被表示成CD_X_Y，其中X係為一色分量(在圖4(a)-4(b)中係從1至3)，且Y係為一色點編號(在圖4(a)-4(b)中Y始終為1)。畫素設計410亦針對每一色分量包含一切換元件(被表示為SE_1、SE_2及SE_3)，且針對每一色分量包含一裝置組件區域(被表示為DCA_1、DCA_2、及DCA_3)。切換元件SE_1、SE_2及SE_3係排列成一列。裝置組件區域DCA_1、DCS_2、及DCA_3係分別圍繞切換元件SE_1、SE_2及SE_3。

畫素設計410之第一色分量CC_1具有一個色點CD_1_1。色點CD_1_1係與裝置組件區域DCA_1水平地配向，並以一垂直點間距VDS1與裝置組件區域DCA_1垂直地間隔開。切換元件SE_1係耦接至色點CD_1_1之電極，以控制色點CD_1_1之極性。色點CD_1_1包含一埋置極性區域EPR_1_1_1。為清楚起見，埋置極性區域被表示成EPR_X_Y_Z，其中X係為一色分量，Y係為一色點編號，且Z係列舉位於一色點中之埋置極性區域。埋置極性區域可具有不同形狀。舉例而言，在畫素設計410中，埋置極性區域具有一矩形形狀。然而，其他實施例可具有正方形形狀、圓形形狀、多邊形形狀(例如，四邊形及六邊形)、或甚至其他不規則形狀。

一般而言，極性係指極性方向，其通常被標記為正的或負的。更具體而言，極性亦包含一極性大小。埋置極性區域可具有與色點相同之極性方向但具有一不同之極性大小。此外，埋置極性區域可具有不同於色點之極性(即，「極性方向」)(例如，色點極性為正極性，而埋置極性區域具有負極性)。此外，埋置極性區域可具有中性極性(neutral polarity)。本發明之不同實施例係使用各種不同之新穎技術或新穎技術之組合以在色點中形成 埋置極性區域。以下將詳細闡述該等技術。在圖4(a)及圖4(b)之實施例中，色點與位於色點中之埋置極性區域具有相反之極性。

畫素設計410之第二色分量CC_2具有一個色點CD_2_1。色點CD_2_1係與裝置組件區域DCA_2水平地配向，並以垂直點間距VDS1與裝置組件區域DCA_2垂直地間隔開。色點CD_2_1係與色點CD_1_1垂直地配向，並以一水平點間距HDS1與色點CD_1_1水平地間隔開。切換元件SE_2係耦接至色點CD_2_1之電極，以控制色點CD_2_1之極性。色點CD_2_1包含一埋置極性區域EPR_2_1_1。

畫素設計410之第三色分量CC_3具有一個色點CD_3_1。色點CD_3_1係與裝置組件區域DCA_3水平地配向，並以垂直點間距VDS1與裝置組件區域DCA_3垂直地間隔開。色點CD_3_1係與色點CD_2_1垂直地配向，並以一水平點間距HDS1與色點CD_2_1水平地間隔開。切換元件SE_3係耦接至色點CD_3_1之電極，以控制色點CD_3_1之極性。色點CD_3_1包含一埋置極性區域EPR_3_1_1。

使用「+」及「-」符號來顯示色點、埋置極性區域、及切換元件之極性。因此，在其中顯示畫素設計410+之正的點極性圖案之圖4(a)中，切換元件SE_1及SE_3、色點CD_1_1及CD_3_1、以及埋置極性區域EPR_2_1_1具有正極性。然而，切換元件SE_2、色點CD_2_1、及埋置極性區域EPR_1_1_1及EPR_3_1_1具有負極性。

圖5(a)及圖5(b)例示依據本發明一實施例之一色點500。色點500包含一正方形形狀之電極510，該正方形形狀之電極510具有一正方形形狀之埋置極性區域512。圖5(b)係為沿圖5(a)所示A1-A1切線截取之色點500之剖視圖。如圖5(b)所示，埋置極性區域512係由位於電極510下麵之一埋置電極516所形成。埋置電極516與電極510係由一鈍化層514間隔開。埋置電極516係帶電的，以產生穿過電極510之一電場。在本發明之大多數實施例中，電極510與埋置電極516具有相反之極性方向。舉例而言，當電極510具有正極性時，埋置電極516將具有一負極性。然而，在本發明之某些實施例中，埋置電極係被保持於一共同電壓V_com。電極510與埋置電極516所產生電場之交互作用會形成橫向力(lateral force)，橫向力可增強多區域垂直配向操作，且亦在一物理擾動之後更快地將液晶重新定 向至其正確位置。

圖5(c)例示可與埋置電極相組合之另一種用於形成埋置極性區域之技術。具體而言，在圖5(c)中，在位於埋置極性區域512內之電極510中形成一改變導電性區域(changed conductivity regions)518。在本發明之一實施例中，改變導電性區域受到重摻雜，以降低改變該等導電性區域之導電性。在本發明之其他實施例中，該等改變導電性區域可藉由如下方式形成：蝕刻導體510之某些部分並使用例如電活性聚合物(例如，聚乙炔、聚噻吩、聚吡咯(PPY)、聚苯胺(PANI)、及聚苯乙烯)、矽鍺及砷化鋁鎵等較低導電性材料或一非導電性材料(例如，二氧化矽)來填充該等區域。由於改變導電性區域中具有不同之導電性，埋置極性區域中之電場不同於電極510之其餘部分周圍之電場。

在圖5(c)之實施例中，改變導電性區域518係被製成非導電性的，俾使埋置極性區域512中之電場主要受埋置電極516控制。電極510與埋置電極516所產生電場之交互作用會形成橫向力，橫向力可增強多區域垂直配向操作，且亦在一物理擾動之後更快地將液晶重新定向至其正確位置。

圖6(a)-6(b)例示依據本發明另一實施例之一色點600之部分。色點600包含一正方形形狀之電極610，該正方形形狀之電極610具有一正方形形狀之埋置極性區域612。然而，電極610未延伸至埋置極性區域612中。在圖6(a)之實施例中，電極610被蝕刻，以在埋置極性區域612中形成一空隙。在本發明之其他實施例中，電極係形成有空隙。

圖6(b)係為沿圖6(a)所示A1-A1切線截取之色點600之剖視圖。如圖6(b)所示，埋置極性區域612係由位於電極610下麵之一埋置電極616所形成。埋置電極616與電極610係由一鈍化層614間隔開。在圖6(b)之實施例中，鈍化層614被蝕刻，以在埋置極性區域612中形成一空隙。在本發明之其他實施例中，鈍化層614不包含空隙。埋置電極616係帶電的，以產生穿過電極610中之空隙之一電場。在本發明之大多數實施例中，電極610與埋置電極616具有相反之極性方向。舉例而言，當電極610具有正極性時，埋置電極616將具有一負極性。電極610與埋置電極616所產生電場之交互作用會形成橫向力，橫向力可增強多區域垂直配向操作，且亦在一物理擾動之後更快地將液晶重新定向至其正確位置。

如上所述，可使用本質離散場(intrinsic fringe field)來形成多區域。然而，本質離散場僅適用於小色點。因此，對於較大之顯示器，畫素係形成有包含許多色點之色分量。每一色分量係由一單獨之切換元件(例如，一薄膜電晶體(thin-film transistor，TFT))控制。一般而言，色分量係為紅色、綠色及藍色。依據本發明，一畫素之各色分量被進一步劃分成色點。圖7(a)-7(b)顯示依據本發明其中每一色分量具有多個色點之一畫素設計，該等色點包含埋置極性區域。具體而言，圖7(a)及圖7(b)顯示一畫素設計710(如下所述被標示為710+及710-)之不同點極性圖案，畫素設計710係常常用於具有一切換元件列反轉驅動模式之顯示器中。在實際操作中，一畫素將在每一影像頁框之間在一第一點極性圖案與一第二點極性圖案之間切換。為清楚起見，將其中第一色分量之第一色點具有一正極性之點極性圖案稱為正的點極性圖案。相反，將其中第一色分量之第一色點具有一負極性之點極性圖案稱為負的點極性圖案。具體而言，在圖7(a)中，畫素設計710具有一正的點極性圖案(因此被標示為710+)，且在圖7(b)中，畫素設計710具有一負的點極性圖案(因此被標示為710-)。此外，在各種畫素設計中，每一偏極化組件之極性係以「+」表示正極性，或以「-」表示負極性。然而，在本發明之某些實施例中，某些導體可被保持於共同電極V_com，進而具有一中性極性。

畫素設計710具有三個色分量CC_1、CC_2及CC_3(在圖7(a)-7(b)中未標示出)。該三個色分量其中每一者包含二色點。為清楚起見，該等色點被表示成CD_X_Y，其中X係為一色分量(在圖7(a)-7(b)中係從1至3)，且Y係為一色點編號(在圖7(a)-7(b)中係從1至2)。畫素設計710亦針對每一色分量包含一切換元件(被表示為SE_1、SE_2及SE_3)，且針對每一色分量包含一離散場放大區域(被表示為FFAR_1、FFAR_2、及FFAR_3)。切換元件SE_1、SE_2及SE_3係排列成一列。圍繞各該切換元件之裝置組件區域係由離散場放大區域覆蓋，且因此在圖7(a)及圖7(b)中未具體標示出。離散場放大區域FFAR_1、FFAR_2、及FFAR_3亦排列成一列，且將在圖7(c)中對其進行詳細闡述。

畫素設計710之第一色分量CC_1具有二色點CD_1_1及CD_1_2。色點CD_1_1與CD_1_2形成一行，並以一垂直點間距VDS1間隔開。換言之， 色點CD_1_1與CD_1_2係水平地配向並由垂直點間距VDS1垂直地間隔開。此外，色點CD_1_1與CD_1_2係垂直地錯開垂直點偏移量VDO1，垂直點偏移量VDO1係等於垂直點間距VDS1加上色點高度CDH。切換元件SE_1係位於色點CD_1_1與CD_1_2之間，俾使色點CD_1_1位於該列切換元件之一第一側，而色點CD_1_2位於該列切換元件之一第二側。切換元件SE_1係耦接至色點CD_1_1及CD_1_2之電極，以控制色點CD_1_1及CD_1_2之電壓極性及電壓大小。

色分量CC_1之每一色點包含一埋置極性區域，該埋置極性區域會將色點中之任何觸碰雲紋效應最小化。具體而言，色點CD_1_1及CD_1_2分別包含埋置極性區域EPR_1_1及EPR_1_2。如圖7(a)所示，埋置極性區域EPR_1_1及EPR_1_2係分別居中於色點CD_1_1及CD_1_2中。在畫素設計710中，係使用圖6(a)-6(b)所示埋置導體技術來形成埋置極性區域。然而，為降低附圖之複雜性，如在圖5(a)中一般，以一陰影正方形來例示埋置極性區域。然而，本發明之其他實施例可使用其他技術來形成埋置極性區域，可包含多個埋置極性區域，或者可使埋置極性區域偏置。

如上所述，埋置極性區域之極性不同於色點之極性。因此，埋置極性區域EPR_1_1及EPR_1_2之極性係由一不同於切換元件SE_1(其控制色點CD_1_1及CD_1_2之極性)之極性源所控制。在本發明之某些實施例中，一顯示器包含專用埋置極性區域切換元件來控制埋置極性區域之極性(一個此類實施例參見圖7(d))。本發明之其他實施例可將埋置極性區域耦接至畫素之具有一不同極性之其他元件。舉例而言，在本發明之某些實施例中，埋置極性區域EPR_1_1及EPR_1_2係耦接至以下所述之離散場放大區域FFAR_1。

相似地，畫素設計710之第二色分量CC_2具有二色點CD_2_1及CD_2_2。色點CD_2_1與CD_2_2形成一第二行，並以一垂直點間距VDS1間隔開。因此，色點CD_2_1與CD_2_2係水平地配向並以垂直點間距VDS1垂直地間隔開。切換元件SE_2係位於色點CD_2_1與CD_2_2之間，俾使色點CD_2_1位於該列切換元件之第一側，而色點CD_2_2位於該列切換元件之一第二側。切換元件SE_2係耦接至色點CD_2_1及CD_2_2之電極，以控制色點CD_2_1及CD_2_2之電壓極性及電壓大小。第二色分量CC_2 係與第一色分量CC_1垂直地配向，並以一水平點間距HDS1與色分量CC_1間隔開，因此色分量CC_2與CC_1係水平地錯開一水平點偏移量HDO1，水平點偏移量HDO1係等於水平點間距HDS1加上色點寬度CDW。具體關於色點而言，色點CD_2_1與色點CD_1_1係垂直地配向並以水平點間距HDS1水平地間隔開。相似地，色點CD_2_2與色點CD_1_2係垂直地配向並以水平點間距HDS1水平地間隔開。因此，色點CD_1_1與色點CD_2_1形成一第一列色點，且色點CD_1_2與色點CD_2_2形成一第二列色點。與色點CD_1_1及色點CD_1_2一樣，色點CD_2_1及色點CD_2_2分別包含埋置極性區域EPR_2_1及EPR_2_2。

相似地，畫素設計710之第三色分量CC_3具有二色點CD_3_1及CD_3_2。色點CD_3_1與CD_3_2形成一第三行，並以一垂直點間距VDS1間隔開。因此，色點CD_3_1與CD_3_2係水平地配向並以垂直點間距VDS1垂直地間隔開。切換元件SE_3係位於色點CD_3_1與CD_3_2之間，俾使色點CD_3_1位於該列切換元件之第一側，而色點CD_3_2位於該列切換元件之一第二側。切換元件SE_3係耦接至色點CD_3_1及CD_3_2之電極，以控制色點CD_3_1及CD_3_2之電壓極性及電壓大小。第三色分量CC_3係與第二色分量CC_2垂直地配向，並以水平點間距HDS1與色分量CC_2間隔開，因此色分量CC_3與CC_2係水平地錯開一水平點偏移量HDO1。具體關於色點而言，色點CD_3_1與色點CD_2_1係垂直地配向且以水平點間距HDS1水平地間隔開。相似地，色點CD_3_2與色點CD_2_2係垂直地配向並以水平點間距HDS1水平地間隔開。因此，色點CD_3_1係位於第一列色點上，且色點CD_3_2係位於第二列色點上。與色點CD_1_1及色點CD_1_2一樣，色點CD_3_1及色點CD_3_2分別包含埋置極性區域EPR_3_1及EPR_3_2。

為清楚起見，以具有相同色點高度CDH之色點來例示畫素設計710之各色點。然而，本發明之某些實施例可包含具有不同色點高度之色點。舉例而言，在本發明之一實施例(其為畫素設計710之一變體)中，色點CD_1_1、CD_2_1、及CD_3_1之色點高度小於色點CD_1_2、CD_2_2、及CD_3_2之色點高度。此外，在本發明之許多實施例中，色點可具有不同形狀。

畫素設計710亦包含離散場放大區域FFAR_1、FFAR_2、及FFAR_3。圖7(c)顯示畫素設計710之離散場放大區域FFAR_1之一更詳細視圖。為清楚起見，將離散場放大區域FFAR_1在概念上劃分成一垂直放大部VAP與一水平放大部HAP。在圖7(c)中，水平放大部HAP係垂直地居中於垂直放大部VAP上並向垂直放大部VAP左側延伸。藉由使用水平放大部及垂直放大部，能夠更清楚地說明離散場放大區域FFAR_1之放置。在本發明之大多數實施例中，離散場放大區域之電極係由一個連續導體形成。水平放大部HAP具有一水平放大部寬度HAP_W及一水平放大部高度HAP_H。相似地，垂直放大部VAP具有一垂直放大部寬度VAP_W及一垂直放大部高度VAP_H。離散場放大區域FFAR_2及FFAR_3具有與離散場放大區域FFAR_1相同之形狀。在具有不同大小色點之本發明實施例中，水平放大部HAP將位於各色點之間而非居中於垂直放大部VAP上。

如圖7(a)所示，離散場放大區域FFAR_1、FFAR_2、及FFAR_3係被放置於畫素設計710之各色點之間。具體而言，離散場放大區域FFAR_1係被放置成使離散場放大區域FFAR_1之水平放大部位於色點CD_1_1與CD_1_2之間，並以一垂直離散場放大區域間距VFFARS與色點CD_1_1及CD_1_2間隔開。離散場放大區域FFAR_1之垂直放大部係被放置於色點CD_1_1及CD_1_2之右側，並以一水平離散場放大區域間距HFFARS與色點CD_1_1及CD_1_2間隔開。因此，離散場放大區域FFAR_1係沿色點CD_1_1之底部及右側以及沿色點CD_1_2之頂部及右側延伸。此外，此種放置方式亦使離散場放大區域FFAR_1之垂直放大部位於色點CD_1_1與CD_2_1之間及色點CD_1_2與CD_2_2之間。

相似地，離散場放大區域FFAR_2係被放置成使離散場放大區域FFAR_2之水平放大部位於色點CD_2_1與CD_2_2之間，並以一垂直離散場放大區域間距VFFARS與色點CD_2_1及CD_2_2間隔開。離散場放大區域FFAR_2之垂直放大部係被放置於色點CD_2_1及CD_2_2之右側，並以一水平離散場放大區域間距HFFARS與色點CD_2_1及CD_2_2間隔開。因此，離散場放大區域FFAR_2係沿色點CD_2_1之底部及右側以及沿色點CD_2_2之頂部及右側延伸。此種放置方式亦使離散場放大區域FFAR_2之垂直放大部位於色點CD_2_1與CD_3_1之間及色點CD_2_2與CD_3_2之 間。

離散場放大區域FFAR_3係被放置成使離散場放大區域FFAR_3之水平放大部位於色點CD_3_1與CD_3_2之間，並以一垂直離散場放大區域間距VFFARS與色點CD_3_1及CD_3_2間隔開。離散場放大區域FFAR_3之垂直放大部係被放置於色點CD_3_1及CD_3_2之右側，並以一水平離散場放大區域間距HFFARS與色點CD_3_1及CD_3_2間隔開。因此，離散場放大區域FFAR_3係沿色點CD_3_1之底部及右側以及沿色點CD_3_2之頂部及右側延伸。

使用「+」及「-」符號來顯示色點、離散場放大區域、及切換元件之極性。因此，在其中顯示畫素設計710+之正的點極性圖案之圖7(a)中，所有切換元件(即，切換元件SE_1、SE_2及SE_3)及所有色點(即，色點CD_1_1、CD_1_2、CD_2_1、CD_2_2、CD_3_1、及CD_3_2)具有正極性。然而，所有離散場放大區域(即，離散場放大區域FFAR_1、FFAR_2、及FFAR_3)具有負極性。如上所述，埋置極性區域可具有與色點相同之極性方向(即，正的或負的)但具有一不同之極性大小。作為另一選擇，埋置極性區域可具有不同於色點之極性(即，極性方向)(例如，色點極性為正極性，而埋置極性區域具有負極性)。此外，埋置極性區域可具有中性極性。在本發明之一特定實施例中，畫素設計710之各埋置極性區域具有不同於色點之極性。因此，對於此實施例，埋置極性區域EPR_1_1、EPR_1_2、EPR_2_1、EPR_2_2、EPR_3_1、及EPR_3_2在圖7(a)中將具有負極性。

圖7(b)顯示具有負的點極性圖案之畫素設計710。對於負的點極性圖案，所有切換元件(即，切換元件SE_1、SE_2及SE_3)及所有色點(即，色點CD_1_1、CD_1_2、CD_2_1、CD_2_2、CD_3_1、及CD_3_2)具有負極性。然而，所有離散場放大區域(即，離散場放大區域FFAR_1、FFAR_2、及FFAR_3)具有正極性。在本發明之特定實施例中，畫素設計710之各埋置極性區域具有不同於色點之極性，且埋置極性區域EPR_1_1、EPR_1_2、EPR_2_1、EPR_2_2、EPR_3_1、及EPR_3_2在圖7(b)中將具有正極性。

若鄰近組件具有相反極性，則每一色點中之離散場會被放大。畫素設計710利用離散場放大區域來增強並穩定液晶結構中之多區域之形成。一般而言，偏極化組件之極性被指定成使一第一極性之一色點之相鄰偏極化 組件具有第二極性。舉例而言，對於畫素設計710(圖7(a))之正的點極性圖案，色點CD_2_2具有正極性。然而，相鄰之偏極化組件(離散場放大區域FFAR_2及FFAR_1)具有負極性。因此，色點CD_2_2之離散場被放大。此外，如下所述，亦在顯示器層階執行極性反轉模式，俾使緊鄰色點CD_1_2放置之另一畫素之色點將具有負極性(參見圖7(d))。

因畫素設計710中之所有切換元件具有相同極性且離散場放大區域需要相反極性，故離散場放大區域係由一外部極性源(即，來自畫素設計710之特定畫素外之一極性源)驅動。可依據本發明之不同實施例來使用各種相反極性源。舉例而言，可使用特定的離散場放大區域切換元件、或亦可使用鄰近畫素之具有一相反點極性之切換元件來驅動離散場放大區域。在圖7(a)-7(b)之實施例中，亦可使用鄰近畫素之具有一相反點極性之切換元件來驅動離散場放大區域。因此，畫素設計710包含用以幫助離散場放大區域耦接至其他畫素中之切換元件之導體。具體而言，一當前畫素之一導體712會將離散場放大區域FFAR_1之電極耦接至位於當前畫素上方之一畫素之切換元件SE_1(參見圖7(d)及圖7(e))。與切換元件之連接將經由位於當前畫素上方之畫素之色點之電極達成。相似地，一當前畫素之一導體714會將離散場放大區域FFAR_2之電極耦接至位於當前畫素上方之一畫素之切換元件SE_2(參見圖7(d))。與切換元件之連接將經由位於當前畫素上方之畫素之色點之電極達成。一當前畫素之一導體716會將離散場放大區域FFAR_3之電極耦接至位於當前畫素上方之一畫素之切換元件SE_3(參見圖7(d)及圖7(e))。與切換元件之連接將經由位於當前畫素上方之畫素之色點之電極達成。

該等連接更佳地顯示於圖7(d)中，圖7(d)示出一顯示器720之一部分，顯示器720之該部分使用畫素設計710之畫素P(0，0)、P(1，0)、P(0，1)、及P(1，1)並使用一切換元件列反轉驅動模式。顯示器720可具有數千列，且每一列上具有數千畫素。列與行將以圖7(d)所示之方式從圖7(d)所示之部分連續排列。為清楚起見，在圖7(d)中省略了用於控制切換元件之閘極線(gate line)及源極線(source line)。此外，為更佳地例示每一畫素，將每一畫素之區域陰影化，此陰影在圖7(d)中僅用於例示目的，並不具有功能意義。顯示器720之畫素被設置成使位於一列中之所有畫素皆具有相同之點極性 圖案(正的或負的)，且每一連續列應在正的點極性圖案與負的點極性圖案之間交替。因此，第一列(即，列0)中之畫素P(0，0)及P(1，0)具有正的點極性圖案，且第二列(即，列1)中之畫素P(0，1)及P(1，1)具有負的點極性圖案。然而，在下一頁框中，畫素將切換點極性圖案。因此，一般而言，一畫素P(x，y)在y為偶數時具有一第一點極性圖案，而在y為奇數時具有一第二點極性圖案。畫素設計710中之內部導體712、714、及716提供極性至離散場放大區域。具體而言，一第一畫素之離散場放大區域係自一第二畫素接收電壓極性及電壓大小。具體而言，該第二畫素係位於該第一畫素上方之畫素。舉例而言，畫素P(0，0)之離散場放大區域FFAR_1之電極係經由畫素P(0，1)之色點CD_1_2之電極而耦接至畫素P(0，1)之切換元件SE_1。相似地，畫素P(0，0)之離散場放大區域FFAR_2及FFAR_3之電極分別經由畫素P(0，1)之色點CD_2_2及CD_3_2而耦接至畫素P(0，1)之切換元件SE_2及SE_3。

顯示器720亦針對每一列埋置極性區域包含埋置極性區域切換元件EPR_SE_X_Y。在圖7(d)中，「X」係表示畫素之列編號，且「Y」係表示一畫素中之埋置極性區域之列編號。因此，埋置極性區域切換元件EPR_SE_0_1及EPR_SE_0_2係用於列0中之畫素(即，畫素P(0，0)及畫素P(1，0))。具體而言，埋置極性區域切換元件EPR_SE_0_1係耦接至畫素P(0，0)之埋置極性區域EPR_1_1、EPR_2_1、及EPR_3_1以及畫素P(1，0)之埋置極性區域EPR_1_1、EPR_2_1、及EPR_3_1。埋置極性區域切換元件EPR_SE_0_2係耦接至畫素P(0，0)之埋置極性區域EPR_1_2、EPR_2_2、及EPR_3_2以及畫素P(1，0)之埋置極性區域EPR_1_2、EPR_2_2、及EPR_3_2。同樣地，埋置極性區域切換元件EPR_SE_1_1及EPR_SE_1_2係用於列1中之畫素(即，畫素P(0，1)及畫素P(1，1))。具體而言，埋置極性區域切換元件EPR_SE_1_1係耦接至畫素P(0，1)之埋置極性區域EPR_1_1、EPR_2_1、及EPR_3_1以及畫素P(1，1)之埋置極性區域EPR_1_1、EPR_2_1、及EPR_3_1。埋置極性區域切換元件EPR_SE_1_2係耦接至畫素P(0，1)之埋置極性區域EPR_1_2、EPR_2_2、及EPR_3_2以及畫素P(1，1)之埋置極性區域EPR_1_2、EPR_2_2、及EPR_3_2。一般而言，一埋置極性區域切換元件相較於與該埋置極性區域切換元件相對應之畫素 中之切換元件具有不同極性。因此，在圖7(d)中，埋置極性區域切換元件EPR_SE_0_1及EPR_SE_0_2將具有負極性。相反，埋置極性區域切換元件EPR_SE_1_1及EPR_SE_1_2將具有正極性。在本發明之某些實施例中，將以一更平衡之方式放置埋置極性區域切換元件。舉例而言，在本發明之一特定實施例中，埋置極性區域切換元件之一半係被放置於顯示器之右側，且埋置極性區域切換元件之另一半係被放置於顯示器之左側。在本發明之某些實施例中，可藉由對於每一列畫素使用單一埋置極性區域切換元件來減少埋置極性區域切換元件之數目。具體而言，埋置極性區域切換元件EPR_SE_0_1及EPR_SE_0_2減少至一個埋置極性區域切換元件EPR_SE_0，埋置極性區域切換元件EPR_SE_0係用於列0中之畫素(即，畫素P(0，0)及畫素P(1，0))。埋置極性區域切換元件EPR_SE_0係耦接至畫素P(0，0)之埋置極性區域EPR_1_1、EPR_2_1、EPR_3_1、EPR_1_2、EPR_2_2、及EPR_3_2以及畫素P(1，0)之埋置極性區域EPR_1_1、EPR_2_1、EPR_3_1、EPR_1_2、EPR_2_2、及EPR_3_2。此外，埋置極性區域切換元件EPR_SE_1_1及EPR_SE_1_2減少至一個埋置極性區域切換元件EPR_SE_1，埋置極性區域切換元件EPR_SE_1係用於列1中之畫素(即，畫素P(0，1)及畫素P(1，1))。埋置極性區域切換元件EPR_SE_1係耦接至畫素P(0，1)之埋置極性區域EPR_1_1、EPR_2_1、EPR_3_1、EPR_1_2、EPR_2_2、及EPR_3_2以及畫素P(1，1)之埋置極性區域EPR_1_1、EPR_2_1、EPR_3_1、EPR_1_2、EPR_2_2、及EPR_3_2。

由於在顯示器720中每一列上存在極性切換，若一色點具有第一極性，則任何相鄰之偏極化組件及埋置極性區域將具有第二極性。舉例而言，畫素P(0，1)之色點CD_3_2具有負極性，而畫素P(0，1)之埋置極性區域EPR_3_2、畫素P(0，0)之色點CD_3_1、畫素P(0，1)之離散場放大區域FFAR_2及FFAR_3具有正極性。在本發明之一特定實施例中，每一色點具有40微米之一寬度及60微米之一高度。每一埋置極性區域具有6微米之一寬度及6微米之一高度。每一離散場放大區域具有5微米之一垂直放大部寬度、145微米之一垂直放大部高度、50微米之一水平放大部寬度、5微米之一水平放大部高度。水平點間距HDS1係為15微米，垂直點間距VDS1係為25微米、水平離散場放大區域間距HFFARS係為5微米，且垂直離散 場放大區域間距VFFARS係為5微米。

在本發明之另一實施例中，使用鄰近畫素之切換元件而非具有使用埋置極性區域切換元件來使埋置極性區域偏極化。圖7(e)示出一顯示器730之一部分，顯示器730之該部分使用畫素設計710之畫素P(0，0)、P(1，0)、P(0，1)、及P(1，1)並使用一切換元件列反轉驅動模式。顯示器730可具有數千列，且每一列上具有數千畫素。列與行將以圖7(e)所示之方式從圖7(e)所示之部分連續排列。為清楚起見，在圖7(e)中省略了用於控制切換元件之閘極線及源極線。此外，為更佳地例示每一畫素，將每一畫素之區域陰影化，此陰影在圖7(e)中僅用於例示目的，並不具有功能意義。由於空間限制，色點被標示成CDXY(對照於CD_X_Y)且埋置極性區域被標示成EPRXY(對照於EPR_X_Y)。

因顯示器730與顯示器720非常相似，故僅詳細闡述其不同之處。舉例而言，顯示器730之畫素係以與顯示器720之畫素相同之方式排列。此外，色點、切換元件、及離散場放大區域之極性係為相同的。因此，與在顯示器720中一樣，在顯示器730中，一畫素P(x，y)在y為偶數時具有一第一點極性圖案，而在y為奇數時具有一第二點極性圖案。顯示器720與顯示器730間之主要差異在於，顯示器730中之埋置極性區域之極性係自鄰近像素之切換元件提供，而非自顯示器720中所使用之專用埋置極性區域切換元件提供。

在顯示器730中，一第一畫素與一第二畫素配對，俾使該第一畫素之埋置極性區域耦接至該第二畫素之切換元件，且該第二畫素之埋置極性區域耦接至該第一畫素之切換元件。具體而言，偶數列上之各畫素與位於偶數列上方之奇數列中之畫素配對。因此，在圖7(e)中，畫素P(0，0)係與畫素P(0，1)配對，且畫素P(1，0)係與畫素P(1，1)配對。一般而言，若Y為偶數，則一畫素P(X，Y)與一畫素P(X，Y+1)配對。相反，若Y為奇數，則一畫素P(X，Y)與畫素P(X，Y1)配對。

如圖7(e)所示，在顯示器730中，每一埋置極性區域係藉由一導體C_I_J_X_Y(由於空間限制，在圖7(e)中標示為CIJXY)而耦接至配對畫素之一切換元件，其中I、J係表示包含埋置極性區域之畫素(例如，畫素P(I，J))，X係為色分量，且Y係表示畫素中之色點(例如，色點CD_X_Y(在 圖7(e)中被縮寫為CDXY))。舉例而言，導體C0112將畫素P(0，1)之埋置極性區域EPR12耦接至畫素P(0，0)之切換元件SE_1。用虛線顯示用於埋置極性區域之導體，以表明該等導體係位於一不同於色點之平面。通常，在一第一平面中使用氧化銦錫形成色點，且在一第二平面中使用一金屬層形成導體。

如上所述，在位於奇數列上之畫素中，一第一畫素之埋置極性區域係耦接至位於該第一畫素下方之畫素之切換元件。舉例而言，畫素P(0，1)之埋置極性區域EPR_2_2(在圖7(e)中標示為EPR22)係藉由導體C_0_1_2_2(在圖7(e)中標示為C0122)而耦接至畫素P(0，0)之切換元件SE_2。相似地，畫素P(0，1)之埋置極性區域EPR_2_1(在圖7(e)中標示為EPR21)係藉由導體C_0_1_2_1(在圖7(e)中標示為C0121)而耦接至畫素P(0，0)之切換元件SE_2。一般而言，當J為一奇數時，一導體C_I_J_X_Y將一畫素P(I，J)之埋置極性區域EPR_X_Y耦接至畫素P(I，J1)之切換元件SE_X。

在位於偶數列上之畫素中，一第一畫素之埋置極性區域係耦接至位於該第一畫素上方之畫素之切換元件。舉例而言，畫素P(0，0)之埋置極性區域EPR_2_2(在圖7(e)中標示為EPR22)係藉由導體C_0_0_2_2(在圖7(e)中標示為C0022)而耦接至畫素P(0，1)之切換元件SE_2。相似地，畫素P(0，0)之埋置極性區域EPR_2_1(在圖7(e)中標示為EPR21)係藉由導體C_0_0_2_1(在圖7(e)中標示為C0021)而耦接至畫素P(0，1)之切換元件SE_2。一般而言，當J為一偶數時，一導體C_I_J_X_Y將一畫素P(I，J)之埋置極性區域EPR_X_Y耦接至畫素P(I，J+1)之切換元件SE_X。

如上所述，在顯示器730中，鄰近之畫素列具有相反極性。因此，藉由自鄰近列之畫素中之切換元件提供極性至埋置極性區域(如上所述)，會使埋置極性區域之極性不同於色點之極性。此不同之極性用於增強色點中之離散場，因此增強多區域垂直配向操作並減輕顯示器730中之觸碰雲紋效應。

圖7(f)顯示本發明之另一實施例，其中埋置極性區域係自離散場放大區域接收極性。具體而言，圖7(f)示出一顯示器740之一部分，顯示器740之該部分係使用畫素設計710之畫素P(0，0)、P(1，0)、P(0，1)、及P(1，1)並使用一切換元件列反轉驅動模式。顯示器740可具有數千列，且每一列 上具有數千畫素。列與行將以圖7(f)所示之方式從圖7(f)所示之部分連續排列。為清楚起見，在圖7(f)中省略了用於控制切換元件之閘極線及源極線。此外，為更佳地例示每一畫素，將每一畫素之區域陰影化，此陰影在圖7(f)中僅用於例示目的，並不具有功能意義。由於空間限制，色點被標示成CDXY(對照於CD_X_Y)，且埋置極性區域被標示成EPRXY(對照於EPR_X_Y)。

因顯示器740與顯示器720非常相似，故僅詳細闡述其不同之處。舉例而言，顯示器740之畫素係以與顯示器720之畫素相同之方式排列。此外，色點、切換元件、及離散場放大區域之極性係為相同的。因此，與在顯示器720中一樣，在顯示器740中，一畫素P(x，y)在y為偶數時具有一第一點極性圖案，而在y為奇數時具有一第二點極性圖案。顯示器720與顯示器740間之主要差異在於，顯示器740中之埋置極性區域之極性係自離散場放大區域提供，而非自顯示器720中所使用之專用埋置極性區域切換元件提供。

具體而言，如圖7(f)所示，在顯示器740中，每一埋置極性區域係耦接至最近之離散場放大區域。具體而言，一畫素P(I，J)之一埋置極性區域EPR_X_Y係藉由一導體C_I_J_X_Y(由於空間限制，在圖7(f)中標示為CIJXY)而耦接至離散場放大區域FFAR_X，其中I、J係表示畫素(例如，畫素P(I，J))，X係為色分量，Y係表示畫素中之色點(例如，色點CD_X_Y(在圖7(f)中被縮寫為CDXY))。舉例而言，導體C0112將畫素P(0，1)之埋置極性區域EPR12耦接至畫素P(0，1)之離散場放大區域FFAR_1(在圖7(f)中未具體標示)。用虛線顯示用於埋置極性區域之導體，以表明該等導體係位於一不同於色點之平面。通常，在一第一平面中使用氧化銦錫形成色點及離散場放大區域，且在一第二平面中使用一金屬層形成導體。因此，使用一通路(via，標示為V)來將離散場放大區域連接至導體。在圖7(f)中，離散場放大區域係耦接至一相鄰畫素之一切換元件，如上文參照圖7(d)所述。然而，在本發明之其他實施例中，離散場放大區域可使用其他方法(例如，專用離散場放大區域切換元件)來接收極性。

如上所述，離散場放大區域具有相較於色點相反之一極性。因此，藉由自離散場放大區域提供極性至埋置極性區域，會使埋置極性區域之極性 不同於色點之極性。此不同之極性用於增強色點中之離散場，因此增強多區域垂直配向操作並降低顯示器740中之觸碰雲紋效應。

如上所述，在許多應用中期望具有一更高之畫素密度。顯示器畫素密度愈高，其中之畫素愈小。光學透射率係正比於開口率(aperture ratio)，開口率係為色點總面積對色分量面積之比率。一般而言，顯示器畫素密度愈高，其中之開口率愈小。亦需要在一正常畫素密度中增大開口率，以提高顯示器之亮度。因此，在本發明之某些實施例中，一高開口率係藉由組合埋置電極與離散場放大器而達成。圖8(a)-8(b)顯示依據本發明某些實施例其中每一色分量具有多個色點之一畫素設計，該畫素設計包含埋置極性區域及一埋置離散場放大器。具體而言，圖8(a)及圖8(b)顯示一畫素設計810(如下所述被標示為810+及810-)之不同點極性圖案，畫素設計810常常用於具有一切換元件列反轉驅動模式之顯示器中。在實際操作中，一畫素將在每一影像頁框之間在一第一點極性圖案與一第二點極性圖案之間切換。

與畫素設計710一樣，畫素設計810具有三個色分量CC_1、CC_2及CC_3(在圖8(a)-8(b)中未標示出)。該三個色分量其中每一者包含二色點。畫素設計810亦針對每一色分量包含一切換元件(被表示為SE_1、SE_2及SE_3)以及包含一埋置離散場放大器EFFA_1。切換元件SE_1、SE_2、及SE_3係排列成一列。畫素設計810之色點、埋置極性區域、及切換元件係與畫素設計710非常相似。然而，如下所述，畫素設計810與畫素設計710中之埋置極性區域之形成彼此不同。此外，各色分量被放置得彼此更靠近，乃因於畫素設計810中未使用畫素設計710中之離散場放大區域。

畫素設計810之第一色分量CC_1具有二色點CD_1_1及CD_1_2。色點CD_1_1與CD_1_2形成一行，並以一垂直點間距VDS1間隔開。換言之，色點CD_1_1與CD_1_2係水平地配向且以垂直點間距VDS1垂直地間隔開。此外，色點CD_1_1與CD_1_2係垂直地錯開垂直點偏移量VDO1，垂直點偏移量VDO1係等於垂直點間距VDS1加上色點高度CDH。切換元件SE_1係位於色點CD_1_1與CD_1_2之間，俾使色點CD_1_1位於該列切換元件之一第一側，而色點CD_1_2位於該列切換元件之一第二側。切換元件SE_1係耦接至色點CD_1_1及CD_1_2之電極，以控制色點CD_1_1及CD_1_2之電壓極性及電壓大小。

色分量CC_1之每一色點包含一埋置極性區域，埋置極性區域將增強離散場，因此增強多區域垂直配向操作並將色點中之任何觸碰雲紋效應最小化。具體而言，色點CD_1_1及CD_1_2分別包含埋置極性區域EPR_1_1及EPR_1_2。如圖8(a)所示，埋置極性區域EPR_1_1及EPR_1_2係分別居中於色點CD_1_1及CD_1_2中。在畫素設計810中，圖6(a)-6(b)中所示埋置導體技術被擴展，並與畫素設計710(圖7(a)-7(b))中所使用之離散場放大區域相結合。具體而言，在畫素設計810中，一埋置離散場放大器EFFA_1係用於整個畫素。以下將闡述埋置離散場放大器EFFA_1。

為清楚起見，將從一使用者觀察一被保持於一垂直位置之顯示器之角度來闡述一畫素設計之各個部分之相對位置。因此，舉例而言，在圖8(a)中，色點CD_1_1係被闡述成位於切換元件SE_1上方，且色點CD_1_2係被闡述成位於切換元件SE_1下方。色點CD_1_1係位於色點CD_2_1左側，相反，色點CD_3_1係位於色點CD_2_1右側。此外，埋置離散場放大器係被闡述成位於色點後面。相反，色點係被闡述成位於埋置離散場放大器前面。

畫素設計810之第二色分量CC_2具有二色點CD_2_1及CD_2_2。色點CD_2_1與CD_2_2形成一第二行，並以一垂直點間距VDS1間隔開。因此，色點CD_2_1與CD_2_2係水平地配向並以垂直點間距VDS1垂直地間隔開。切換元件SE_2係位於色點CD_2_1與CD_2_2之間，俾使色點CD_2_1位於切換元件列之第一側，而色點CD_2_2位於切換元件列之一第二側。切換元件SE_2係耦接至色點CD_2_1及CD_2_2之電極，以控制色點CD_2_1及CD_2_2之電壓極性及電壓大小。第二色分量CC_2係與第一色分量CC_1垂直地配向，並以一水平點間距HDS1與色分量CC_1間隔開，因此色分量CC_2與CC_1係水平地錯開一水平點偏移量HDO1，水平點偏移量HDO1係等於水平點間距HDS1加上色點寬度CDW。具體關於色點而言，色點CD_2_1與色點CD_1_1係垂直地配向並以水平點間距HDS1水平地間隔開。相似地，色點CD_2_2與色點CD_1_2係垂直地配向並以水平點間距HDS1水平地間隔開。因此，色點CD_1_1與色點CD_2_1形成一第一列色點，且色點CD_1_2與色點CD_2_2形成一第二列色點。與色點CD_1_1及CD_1_2一樣，色點CD_2_1及CD_2_2分別包含埋置極性區域EPR_2_1及 EPR_2_2。畫素設計810之水平點間距HDS1顯著小於畫素設計710之水平點間距HDS1。因此，在具有相同大小之色分量之情況下，畫素設計810中之色點之尺寸可大於畫素設計710中之色點之尺寸。因此畫素設計810之開口率大於畫素設計710之開口率。

相似地，畫素810之第三色分量CC_3具有二色點CD_3_1及CD_3_2。色點CD_3_1與CD_3_2形成一第三行，並以一垂直點間距VDS1間隔開。因此，色點CD_3_1與CD_3_2係水平地配向並以垂直點間距VDS1垂直地間隔開。切換元件SE_3係位於色點CD_3_1與CD_3_2之間，俾使色點CD_3_1位於該列切換元件之第一側，而色點CD_3_2位於該列切換元件列之一第二側。切換元件SE_3係耦接至色點CD_3_1及CD_3_2之電極，以控制色點CD_3_1及CD_3_2之電壓極性及電壓大小。第三色分量CC_3係與第二色分量CC_2垂直地配向，並以水平點間距HDS1與色分量CC_2間隔開，因此色分量CC_3與CC_2係水平地錯開一水平點偏移量HDO1。具體關於色點而言，色點CD_3_1與色點CD_2_1係垂直地配向並以水平點間距HDS1水平地間隔開。相似地，色點CD_3_2與色點CD_2_2垂直地配向並以水平點間距HDS1水平地間隔開。因此，色點CD_3_1係位於第一列色點上，且色點CD_3_2係位於第二色點列上。與色點CD_1_1及CD_1_2一樣，色點CD_3_1及CD_3_2分別包含埋置極性區域EPR_3_1及EPR_3_2。

為清楚起見，以具有相同色點高度CDH之色點來例示畫素設計810之各色點。然而，本發明之某些實施例可包含具有不同色點高度之色點。舉例而言，在本發明之一實施例(其為畫素設計810之一變體)中，色點CD_1_1、CD_2_1、及CD_3_1之色點高度小於色點CD_1_2、CD_2_2、及CD_3_2之色點高度。此外，在本發明之許多實施例中，色點可具有不同形狀。

相較於畫素設計710，畫素設計810包含一埋置離散場放大器EFFA_1而非包含離散場放大區域以及位於埋置極性區域中之埋置導體。在畫素設計810中，埋置離散場放大器EFFA_1係為一埋置導體，該埋置導體係位於色點後面，但在色點之左側、右側、上方、及下方延伸超過色點。因此，畫素設計810之色點係位於埋置離散場放大器EFFA_1前面。具體而言，埋置離散場放大器延伸超過色點CD_3_1及CD_3_2之右邊緣達一水平埋置電 極延伸距離HEEED1。儘管圖中未具體標示，然而埋置離散場放大器EFFA_1亦延伸超過色點CD_1_1及CD_1_2之左邊緣達水平埋置電極延伸距離HEEED1。相似地，在畫素設計810中，埋置離散場放大器EFFA_1延伸至色點CD_1_1、CD_2_1、及CD_3_1上方一垂直埋置電極延伸距離VEEED1，且亦延伸於色點CD_1_2、CD_2_2、及CD_3_2下方。

使用「+」及「-」符號來顯示色點、埋置離散場放大器、及切換元件之極性。因此，在其中顯示畫素設計810+之正的點極性圖案之圖8(a)中，所有切換元件(即，切換元件SE_1、SE_2及SE_3)及所有色點(即，色點CD_1_1、CD_1_2、CD_2_1、CD_2_2、CD_3_1、及CD_3_2)具有正極性。然而，埋置離散場放大器EFFA_1具有負極性。因此，埋置極性區域EPR_1_1、EPR_2_1、及EPR_3_1亦具有負極性(由於空間限制，在圖8(a)及圖8(b)中未表示埋置極性區域之極性)。

圖8(b)顯示具有負的點極性圖案之畫素設計810。對於負的點極性圖案，所有切換元件(即，切換元件SE_1、SE_2及SE_3)及所有色點(即，色點CD_1_1、CD_1_2、CD_2_1、CD_2_2、CD_3_1、及CD_3_2)具有負極性。然而，埋置離散場放大器EFFA_1具有正極性。因此，埋置極性區域EPR_1_1、EPR_2_1、及EPR_3_1亦具有正極性。

每一色點中之離散場被放大，乃因色點之邊緣附近呈現不同電壓。畫素設計810利用埋置離散場放大器來增強並穩定液晶結構中之多區域分割之形成。具體而言，一色點之邊緣係位於埋置離散場放大器EFFA_1之一部分前面。若埋置離散場放大器EFFA_1上之電壓不同於色點之電壓，則色點與埋置離散場放大器EFFA_1之交疊放置會放大色點之離散場。若色點與埋置離散場放大器具有相反極性，則會更大程度地放大離散場。然而，若埋置離散場放大器係被保持於共同電壓(即，中性極性，參見圖9(a)-9(c))，亦可良好地放大色點之離散場。一般而言，偏極化組件之極性係被指定成使一第一極性之一色點位於一第二極性之一埋置離散場放大器前面，該第二極性之埋置離散場放大器延伸超過該色點之邊緣。舉例而言，對於畫素設計810(圖8(a))之正的點極性圖案，色點CD_2_2具有正極性。然而，埋置離散場放大器EFFA_1具有一負極性。因此，色點CD_2_2之離散場被放大。

因畫素設計810中所有切換元件具有相同極性且埋置離散場放大器應具有一不同極性，故離散場放大器係由一外部極性源(即，來自畫素設計810之特定畫素外之一極性源)驅動。可依據本發明之不同實施例來使用各種相反極性源。舉例而言，可使用特定的埋置離散場放大器切換元件或亦可使用鄰近畫素之具有一相反點極性之切換元件來驅動埋置離散場放大器。在圖8(a)-8(b)之實施例中，亦可使用鄰近畫素之具有一相反點極性之切換元件來驅動離散場放大區域。因此，畫素設計810包含一導體812以幫助離散場放大區域耦接至其他畫素中之切換元件。具體而言，一當前畫素之導體812會將埋置離散場放大器耦接至位於當前畫素上方之一畫素之切換元件SE_1(參見圖8(e))。與切換元件之連接將經由位於當前畫素上方之畫素之色點之電極達成。該等連接更佳地顯示於圖8(e)中，圖8(e)顯示使用畫素設計810之顯示器820之一部分。

圖8(c)顯示沿A-A線(圖8(b))截取之畫素設計810之橫截面，其包含色點CD_1_1、CD_2_1、CD_3_1、埋置極性區域EPR_1_1、EPR_2_1、及EPR_3_1、以及埋置離散場放大器EFFA_1。圖8(c)係用以說明色點與埋置離散場放大器之相對放置。因此，為清楚起見，可能存在於本發明各實施例中之某些層及組件未顯示於圖8(c)中。此外，使用畫素設計810之一顯示器中之其他層及組件可能不存在於圖8(c)所示畫素設計820之區域中。如圖8(c)所示，使用畫素設計820之一顯示器包含一下層透明基板821。透明基板821上形成有一第一鈍化層823。儘管圖未示出，然而一第一金屬層常常形成於基板821上且通常由第一鈍化層823覆蓋。然而，第一金屬層未用於圖8(c)所示畫素設計820之部分中。鈍化層823係使用一透明鈍化材料(例如，介電層SiNx)製成。一般而言，一層透明導電材料(例如ITO、或ZnO(氧化鋅))係形成於鈍化層823之上並被蝕刻以形成埋置離散場放大器EFFA_1。在本發明之某些實施例中，可在鈍化層823上形成一第二金屬層。一第二鈍化層827係形成於埋置離散場放大器EFFA_1之上且亦填充由用於形成埋置離散場放大器EFFA_1之蝕刻製造所留下之間隙。圖8(c)所示畫素設計820之特定部分包含埋置極性區域EPR_1_1、EPR_2_1、及EPR_3_1，埋置極性區域EPR_1_1、EPR_2_1、及EPR_3_1係藉由蝕刻穿過色點及鈍化層827之中間而形成。因此，鈍化層827在圖8(c)中顯現為多 個部分。色點係形成於鈍化層827之頂部上。通常，色點係藉由在第二鈍化層827上沈積一層導電材料(例如，ITO或IZO)而形成。隨後，圖案化並蝕刻導電層以形成色點。因此，如圖8(c)所示，色點CD_1_1、CD_2_1、及CD_3_1係位於第二鈍化層827之頂部上。因圖8(c)之透視圖係於埋置極性區域所在之處截取，故色點CD_1_1、CD_2_1、及CD_3_1在圖8(c)中係顯現為二分開之部分。然而，色點之實際形狀係為一正方形形狀，該正方形形狀於中心處具有一正方形孔，如圖8(a)所示。在本發明之某些實施例中，埋置離散場放大器係形成於透明基板821上。

圖8(d)示出顯示器840之一部分，顯示器840之該部分具有畫素設計810之畫素P(0，0)、P(1，0)、P(0，1)、及P(1，1)。顯示器840係使用一切換元件列反轉驅動模式。顯示器840可具有數千列，且每一列上具有數千畫素。列與行將以圖8(d)所示之方式從圖8(d)所示之部分連續排列。為清楚起見，在圖8(d)中省略了用於控制切換元件之閘極線及源極線。在顯示器840中，同一列上之畫素係以一水平畫素間距HPS間隔開，且各鄰近列中之畫素係以一垂直畫素間距VPS間隔開。顯示器840之畫素被設置成使位於一列中之所有畫素具有相同之點極性圖案(正的或負的)，且每一連續列應在正的點極性圖案與負的點極性圖案之間交替。因此，第一列(即，列0)中之畫素P(0，0)及P(1，0)具有正的點極性圖案，且第二列(即，列1)中之畫素P(0，1)及P(1，1)具有負的點極性圖案。然而，在下一頁框中，畫素將切換點極性圖案。因此，一般而言，一畫素P(x，y)在y為偶數時具有一第一點極性圖案，而在y為奇數時具有一第二點極性圖案。畫素設計840中之內部導體812提供極性至埋置離散場放大器。具體而言，一第一畫素之埋置離散場放大器係自一第二畫素接收電壓極性及電壓大小。更具體而言，該第二畫素係為位於該第一畫素上方之畫素。舉例而言，畫素P(0，0)之埋置離散場放大器EFFA_1係經由畫素P(0，1)之色點CD_1_2之電極而耦接至畫素P(0，1)之切換元件SE_1。

作為另一選擇，在本發明之另一實施例中，一顯示器可針對每一列畫素具有埋置離散場放大器切換元件。相似地，埋置極性區域切換元件係用於圖7(d)中。然而，每一列畫素僅需要一個埋置離散場放大器切換元件。

由於在顯示器840中每一列上存在極性切換，故若一色點具有第一極 性，則圍繞該色點之埋置離散場放大器將具有第二極性。舉例而言，畫素P(0，0)之色點CD_3_2具有正極性，而畫素P(0，0)之埋置離散場放大器EFFA_1具有負極性(來自畫素P(0，1)之切換元件SE_1)。在本發明之一特定實施例中，每一色點具有30微米之一寬度及35微米之一高度。每一埋置極性區域具有6微米之一寬度及6微米之一高度。每一埋置離散場放大器具有105微米之一寬度及105微米之一高度。水平點間距HDS1係為10微米，垂直點間距VDS1係為30微米，水平埋置電極延伸距離係為6微米，且垂直埋置電極延伸距離係為6微米。此外，水平畫素間距HPS係為6微米，且垂直畫素間距VPS係為40微米。

圖9(a)及圖9(b)顯示一畫素設計910(如上所述被標示為910+及910-)之不同點極性圖案，畫素設計910常常用於具有一切換元件列反轉驅動模式之顯示器中。在實際操作中，一畫素將在每一影像頁框之間在一第一點極性圖案與一第二點極性圖案之間切換。畫素設計910幾乎完全相同於畫素設計810，因此不再予以贅述，而僅闡述其不同之處。具體而言，畫素設計910與畫素設計810之不同之處在於，埋置離散場放大器EFFA_1係被偏極化成一中性極性(如「=」所表示)。因此，在畫素設計810中用於將埋置離散場放大器EFFA_1耦接至一鄰近畫素之一切換元件之導體812不存在於畫素設計910中。在本發明之大多數實施例中，中性極性係自共同電壓V_Com獲得。

如上所述，在埋置離散場放大器EFFA_1上使用中性極性會放大色點之離散場。因此，畫素設計910亦會具有良好之多區域分割效能，且可用於以與畫素設計810相同之方式形成顯示器。舉例而言，圖9(c)示出顯示器920之一部分，顯示器920之該部分具有畫素設計910之畫素P(0，0)、P(1，0)、P(0，1)、及P(1，1)。顯示器920使用一切換元件列反轉驅動模式。顯示器920可具有數千列，且每一列上具有數千畫素。在顯示器920中，同一列上之畫素係以一水平畫素間距HPS間隔開，且鄰近列中之畫素係以一垂直畫素間距VPS間隔開。列與行將以圖9(c)所示之方式從圖9(c)所示之部分連續排列。為清楚起見，在圖9(c)中省略了用於控制切換元件之閘極線及源極線。顯示器920之畫素被設置成使位於一列中之所有畫素具有相同之點極性圖案(正的或負的)，且每一連續列應在正的點極性圖案與負的點 極性圖案之間交替。因此，第一列(即，列0)中之畫素P(0，0)及P(1，0)具有正的點極性圖案，且第二列(即，列1)中之畫素P(0，1)及P(1，1)具有負的點極性圖案。然而，在下一頁框中，畫素將切換點極性圖案。因此，一般而言，一畫素P(x，y)在y為偶數時具有一第一點極性圖案，而在y為奇數時具有一第二點極性圖案。

在埋置離散場放大器EFFA_1上使用中性極性之一有益效果係為：位於埋置離散場放大器前面之色點之極性可具有不同極性。舉例而言，圖10(a)及圖10(b)顯示一畫素設計1010(如上所述被標示為1010+及1010-)之不同點極性圖案，畫素設計1010常常用於具有一切換元件點反轉驅動模式及切換元件行反轉驅動模式之顯示器中。在實際操作中，一畫素將在每一影像頁框之間在一第一點極性圖案與一第二點極性圖案之間切換。畫素設計1010幾乎完全相同於畫素設計910，因此不再予以贅述，而僅闡述其不同之處。具體而言，畫素設計1010與畫素設計910之不同之處在於，切換元件SE_2、色點CD_2_1、色點CD_2_2之極性對於正的點極性係為負的且對於負的點極性係為正的。

因此，在其中顯示畫素設計1010+之正的點極性圖案之圖10(a)中，切換元件SE_1及SE_3、色點CD_1_1、CD_1_2、CD_3_1、及CD_3_2具有正極性。然而，切換元件SE_2、色點CD_2_1及CD_2_2具有負極性。埋置離散場放大器EFFA_1具有中性極性。圖10(b)顯示具有負的點極性圖案之畫素設計1010。對於負的點極性圖案，切換元件SE_1及SE_3、色點CD_1_1、CD_1_2、CD_3_1、及CD_3_2具有負極性。然而，切換元件SE_2、色點CD_2_1及CD_2_2具有正極性。埋置離散場放大器EFFA_1具有中性極性。

圖10(c)示出顯示器1020之一部分，顯示器1020之該部分具有畫素設計1010之畫素P(0，0)、P(1，0)、P(0，1)、及P(1，1)。顯示器1020使用一切換元件點反轉驅動模式。顯示器1020可具有數千列，且每一列上具有數千畫素。在顯示器1020中，同一列上之畫素係以一水平畫素間距HPS間隔開，且鄰近列中之畫素係以一垂直畫素間距VPS間隔開。列與行將以圖10(c)所示之方式從圖10(c)所示之部分連續排列。為清楚起見，在圖10(c)中省略了用於控制切換元件之閘極線及源極線。在顯示器1020中，畫素係 被設置成使位於一列中之畫素交替地具有點極性圖案(正的或負的)，且位於一行中之畫素亦在正的點極性圖案與負的點極性圖案之間交替。因此，畫素P(0，0)及P(1，1)具有正的點極性圖案，且畫素P(0，1)及P(1，0)具有負的點極性圖案。然而，在下一頁框中，畫素將切換點極性圖案。因此，一般而言，一畫素P(x，y)在x+y為偶數時具有一第一點極性圖案，而在x+y為奇數時具有一第二點極性圖案。

畫素設計1010亦可用於使用切換元件行反轉驅動模式之顯示器中。圖10(d)示出顯示器1030之一部分，顯示器1030之該部分具有畫素設計1010之畫素P(0，0)、P(1，0)、P(0，1)、及P(1，1)。顯示器1030可具有數千列，且每一列上具有數千畫素。在顯示器1030中，同一列上之畫素係以一水平畫素間距HPS間隔開，且鄰近列中之畫素係以一垂直畫素間距VPS間隔開。列與行將以圖10(d)所示之方式從圖10(d)所示之部分連續排列。為清楚起見，在圖10(d)中省略了用於控制切換元件之閘極線及源極線。在顯示器1030中，畫素係被設置成使位於一列中之畫素交替地具有點極性圖案(正的或負的)，且位於一行中之畫素具有相同之點極性圖案。因此，畫素P(0，0)及P(0，1)具有正的點極性圖案，且畫素P(1，0)及P(1，1)具有負的點極性圖案。然而，在下一頁框中，畫素將切換點極性圖案。因此，一般而言，一畫素P(x，y)在x為偶數時具有一第一點極性圖案，而在x為奇數時具有一第二點極性圖案。

在許多可攜式液晶顯示器應用中，需要降低功耗來節省電池壽命。圖11(a)及圖11(b)顯示依據本發明某些實施例其中每一色分量具有多個色點之一畫素設計，該畫素設計包含埋置極性區域及多個埋置離散場放大器。具體而言，圖11(a)及圖11(b)顯示一畫素設計1110(如下所述被標示為1110+及1110-)之不同點極性圖案，畫素設計1110常常用於具有一切換元件列反轉驅動模式之顯示器中。在實際操作中，一畫素將在每一影像頁框之間在一第一點極性圖案與一第二點極性圖案之間切換。

與畫素設計810一樣，畫素設計1110具有三個色分量CC_1、CC_2及CC_3(在圖11(a)-11(b)中未標示出)。該三個色分量其中每一者包含二色點。畫素設計1110亦針對每一色分量包含一切換元件(被表示為SE_1、SE_2及SE_3)且針對每一色分量包含一埋置離散場放大器(被表示為 EFFA_1、EFFA_2、及EFFA_3)。切換元件SE_1、SE_2及SE_3係排列成一列。埋置離散場放大器EFFA_1、EFFA_2、及EFFA_3亦排列成一列。畫素設計1110之色點、埋置極性區域、及切換元件與畫素設計810非常相似。然而，如下所述，畫素設計1110與畫素設計810中之埋置極性區域之形成不同。

畫素設計1110之第一色分量CC_1具有二色點CD_1_1及CD_1_2。色點CD_1_1與CD_1_2形成一行，並以一垂直點間距VDS1間隔開。換言之，色點CD_1_1與CD_1_2係水平地配向並以垂直點間距VDS1垂直地間隔開。此外，色點CD_1_1與CD_1_2係垂直地錯開垂直點偏移量VDO1，垂直點偏移量VDO1係等於垂直點間距VDS1加上色點高度CDH。切換元件SE_1係位於色點CD_1_1與CD_1_2之間，俾使色點CD_1_1位於該列切換元件之一第一側，而色點CD_1_2位於該列切換元件之一第二側。切換元件SE_1係耦接至色點CD_1_1及CD_1_2之電極，以控制色點CD_1_1及CD_1_2之電壓極性及電壓大小。

色分量CD_1_1之每一色點包含一埋置極性區域，埋置極性區域會增強離散場，因此增強多區域垂直配向操作並將色點中之任何觸碰雲紋效應最小化。具體而言，色點CD_1_1及CD_1_2分別包含埋置極性區域EPR_1_1及EPR_1_2。如圖11(a)所示，埋置極性區域EPR_1_1及EPR_1_2係分別居中於色點CD_1_1及CD_1_2中。在畫素設計1110中，圖6(a)-6(b)中所示埋置導體技術被擴展，並與畫素設計710(圖7(a)-7(b))中所使用之離散場放大區域相結合。具體而言，在畫素設計1110中，係針對每一色分量使用一埋置離散場放大器。

為清楚起見，將從一使用者觀察一被保持於一垂直位置之顯示器之角度來闡述一畫素設計之各個部分之相對位置。因此，舉例而言，在圖11(a)中，色點CD_1_1係被闡述成位於切換元件SE_1上方，且色點CD_1_2係被闡述成位於切換元件SE_1下方。色點CD_1_1係位於色點CD_2_1左側，相反，色點CD_3_1係位於色點CD_2_1右側。此外，埋置離散場放大器係被闡述成位於色點後面。相反，色點係被闡述成位於埋置離散場放大器前面。

畫素設計1110之第二色分量CC_2具有二色點CD_2_1及CD_2_2。色 點CD_2_1與CD_2_2形成一第二行，並以一垂直點間距VDS1間隔開。因此，色點CD_2_1與CD_1_2係水平地配向並以垂直點間距VDS1垂直地間隔開。切換元件SE_2係位於色點CD_2_1與CD_2_2之間，俾使色點CD_2_1位於該列切換元件之第一側，而色點CD_2_2位於該列切換元件之一第二側。切換元件SE_2係耦接至色點CD_2_1及CD_2_2之電極，以控制色點CD_2_1及CD_2_2之電壓極性及電壓大小。第二色分量CC_2係與第一色分量CC_1垂直地配向，並以一水平點間距HDS1與色分量CC_1間隔開，因此色分量CC_2與CC_1係水平地錯開一水平點偏移量HDO1，水平點偏移量HDO1係等於水平點間距HDS1加上色點寬度CDW。具體關於色點而言，色點CD_2_1與色點CD_1_1係垂直地配向並以水平點間距HDS1水平地間隔開。相似地，色點CD_2_2與色點CD_2_1係垂直地配向並以水平點間距HDS1水平地間隔開。因此，色點CD_1_1與色點CD_2_1形成一第一列色點，且色點CD_1_2與色點CD_2_2形成一第二列色點。與色點CD_1_1及CD_1_2一樣，色點CD_2_1及CD_2_2分別包含埋置極性區域EPR_2_1及EPR_2_2。

相似地，畫素1110之第三色分量CC_3具有二色點CD_3_1及CD_3_2。色點CD_3_1與CD_3_2形成一第三行，並以一垂直點間距VDS1間隔開。因此，色點CD_3_1與CD_3_2係水平地配向並以垂直點間距VDS1垂直地間隔開。切換元件SE_3係位於色點CD_3_1與CD_3_2之間，俾使色點CD_3_1位於該列切換元件之第一側，而色點CD_3_2位於該列切換元件之一第二側。切換元件SE_3係耦接至色點CD_3_1及CD_3_2之電極，以控制色點CD_3_1及CD_3_2之電壓極性及電壓大小。第三色分量CC_3係與第二色分量CC_2垂直地配向，並以水平點間距HDS1與色分量CC_2間隔開，因此色分量CC_3與CC_2係水平地錯開一水平點偏移量HDO1。具體關於色點而言，色點CD_3_1與色點CD_2_1係垂直地配向並以水平點間距HDS1水平地間隔開。相似地，色點CD_3_2與色點CD_2_2係垂直地配向並以水平點間距HDS1水平地間隔開。因此，色點CD_3_1係位於第一列色點上，且色點CD_3_2係位於第二列色點上。與色點CD_1_1及CD_1_2一樣，色點CD_3_1及CD_3_2分別包含埋置極性區域EPR_3_1及EPR_3_2。

為清楚起見，以具有相同色點高度CDH之色點來例示畫素設計1110 之各色點。然而，本發明之某些實施例可包含具有不同色點高度之色點。舉例而言，在本發明之一實施例(其為畫素設計1110之一變體)中，色點CD_1_1、CD_2_1、及CD_3_1之色點高度小於色點CD_1_2、CD_2_2、及CD_3_2之色點高度。此外，在本發明之許多實施例中，色點可具有不同形狀。

相較於畫素設計710，畫素設計1110包含埋置離散場放大器EFFA而非包含離散場放大區域及位於埋置極性區域中之埋置導體。具體而言，畫素設計1110包含埋置離散場放大器EFFA_1、EFFA_2、及EFFA_3。如圖11(a)所示，埋置離散場放大器EFFA_1、EFFA_2、及EFFA_3係被放置於畫素設計1110之色點後面。具體而言，埋置離散場放大器EFFA_1係被放置成使色點CD_1_1及色點CD_1_2及切換元件SE_1位於埋置離散場放大器EFFA_1前面。然而，埋置離散場放大器EFFA_1延伸超過色點CD_1_1及CD_1_2之左側及右側達一水平埋置電極延伸距離HEEED1。相似地，埋置離散場放大器EFFA_1延伸超過色點CD_1_1之頂部及色點CD_1_2之底部達一垂直埋置電極延伸距離VEEED1。因此，色點CD_1_1及CD_1_2之邊緣係位於埋置離散場放大器EFFA_1之部分前面。相似地，埋置離散場放大器EFFA_2係被放置成使色點CD_2_1及色點CD_2_2及切換元件SE_2位於埋置離散場放大器EFFA_2前面。然而，埋置離散場放大器EFFA_2延伸超過色點CD_2_1以及CD_2_2之左側及右側達一水平埋置電極延伸距離HEEED1。相似地，埋置離散場放大器EFFA_2延伸超過色點CD_2_1之頂部及色點CD_2_2之底部達一垂直埋置電極延伸距離VEEED1。因此，色點CD_2_1及CD_2_2之邊緣係位於埋置離散場放大器EFFA_2之部分前面。此外，埋置離散場放大器EFFA_2係與埋置離散場放大器EFFA_1垂直地配向，並以一水平埋置電極間距HEES1與埋置離散場放大器EFFA_1間隔開。

相似地，埋置離散場放大器EFFA_3係被放置成使色點CD_3_1及色點CD_3_2以及切換元件SE_3位於埋置離散場放大器EFFA_3前面。然而，埋置離散場放大器EFFA_3延伸超過色點CD_3_1及CD_3_2之左側及右側達一水平埋置電極延伸距離HEEED1。相似地，埋置離散場放大器EFFA_3延伸超過色點CD_3_1之頂部及色點CD_3_2之底部達一垂直埋置電極延伸 距離VEEED1。因此，色點CD_3_1及CD_3_2之邊緣係位於埋置離散場放大器EFFA_3之部分前面。此外，埋置離散場放大器EFFA_3係與埋置離散場放大器EFFA_2垂直地配向，並以一水平埋置電極間距HEES1與埋置離散場放大器EFFA_2間隔開。一電極1116係用於將埋置離散場放大器EFFA_1耦接至一電壓源。

使用「+」及「-」符號來顯示色點、埋置離散場放大器、及切換元件之極性。因此，在其中顯示畫素設計1110+之正的點極性圖案之圖11(a)中，所有切換元件(即，切換元件SE_1、SE_2及SE_3)及所有色點(即，色點CD_1_1、CD_1_2、CD_2_1、CD_2_2、CD_3_1、及CD_3_2)具有正極性。然而，埋置離散場放大器EFFA_1、EFFA_2、及EFFA_3具有負極性。因此，埋置極性區域EPR_1_1、EPR_2_1、及EPR_3_1亦具有負極性(由於空間限制，在圖11(a)及圖11(b)中未表示埋置極性區域之極性)。

圖11(b)顯示具有負的點極性圖案之畫素設計1110。對於負的點極性圖案，所有切換元件(即，切換元件SE_1、SE_2及SE_3)及所有色點(即，色點CD_1_1、CD_1_2、CD_2_1、CD_2_2、CD_3_1、及3_2)具有負極性。然而，埋置離散場放大器EFFA_1、EFFA_2、及EFFA_3具有正極性。因此，埋置極性區域EPR_1_1、EPR_2_1、及EPR_3_1亦具有正極性。

每一色點中之離散場皆被放大，乃因色點之邊緣附近存在不同電壓。畫素設計1110利用埋置離散場放大器來增強並穩定液晶結構中之多區域之形成。具體而言，一色點之邊緣係位於一埋置離散場放大器之一部分前面。當埋置離散場放大器EFFA_1上之電壓不同於色點之電壓時，色點與埋置離散場放大器之交疊放置會放大色點之離散場。若色點與埋置離散場放大器具有相反極性，則會更大程度地放大離散場。然而，若埋置離散場放大器係被保持於共同電壓(即，中性極性)，亦可良好地放大色點之離散場。一般而言，偏極化組件之極性係被指定成使一第一極性之一色點位於一第二極性之一埋置離散場放大器前面，該第二極性之埋置離散場放大器延伸超過色點之邊緣。舉例而言，對於畫素設計1110(圖11(a))之正的點極性圖案，色點CD_2_2具有正極性。然而，埋置離散場放大器EFFA_2具有一負極性。因此，色點CD_2_2之離散場被放大。

因畫素設計1110中之所有切換元件具有相同極性且埋置離散場放大器 應具有一不同極性，故離散場放大器係由一外部極性源(即，來自畫素設計1110之特定畫素外之一極性源)驅動。可依據本發明之不同實施例來使用各種相反極性源。舉例而言，可使用特定的埋置離散場放大器切換元件或亦可使用鄰近畫素之具有一相反點極性之切換元件來驅動埋置離散場放大器。在圖11(a)-11(b)之實施例中，亦可使用鄰近畫素之具有一相反點極性之切換元件來驅動離散場放大區域。因此，畫素設計1110包含導體1112、1114、及1116，以幫助離散場放大區域耦接至其他畫素中之切換元件。一電極1112係用於將埋置離散場放大器EFFA_1耦接至一電壓源。一般而言，在切換元件列反轉驅動模式顯示器中，電極1112係耦接至位於當前畫素上方之一畫素之色點CD_1_2(參見圖11(d))。一電極1114係用於將埋置離散場放大器EFFA_2耦接至一電壓源。一般而言，在切換元件列反轉驅動模式顯示器中，電極1114係耦接至位於當前畫素上方之一畫素之色點CD_2_2(參見圖11(d))。一電極1116係用於將埋置離散場放大器EFFA_1耦接至一電壓源。一般而言，在切換元件列反轉驅動模式顯示器中，電極1116係耦接至位於當前畫素上方之一畫素之色點CD_3_2(參見圖11(d))。

圖11(c)顯示沿A-A線(圖11(b))截取之畫素設計1110之橫截面，其包含色點CD_1_1、CD_2_1、CD_3_1、埋置極性區域EPR_1_1、EPR_2_1、及EPR_3_1、以及埋置離散場放大器EFFA_1、EFFA_2、及EFFA_3。圖11(c)係用以說明色點與埋置離散場放大器之相對放置。因此，為清楚起見，可能存在於本發明各實施例中之某些層及組件未顯示於圖11(c)中。此外，使用畫素設計1110之一顯示器中之其他層及組件可能不存在於圖11(c)所示畫素設計1110之區域中。如圖11(c)所示，使用畫素設計1110之一顯示器包含一下伏透明基板1121。透明基板1121上形成有一第一鈍化層1123。儘管圖未示出，然而一第一金屬層常常形成於基板1121上且通常由第一鈍化層1123覆蓋。然而，第一金屬層未用於圖11(c)所示畫素設計1110之部分中。鈍化層1123係使用一透明鈍化材料(例如，介電層SiNx)製成。一般而言，一層透明導電材料(例如ITO、或ZnO)係形成於鈍化層1123之上並被蝕刻以形成埋置離散場放大器EFFA_1、EFFA_2、及EFFA_3。在本發明之某些實施例中，可在鈍化層1123上形成一第二金屬層。一第二鈍化層1127係形成於埋置離散場放大器EFFA_1之上且亦填充由用於形成埋置離 散場放大器EFFA_1、EFFA_2、及EFFA_3之蝕刻製造所留下之間隙。圖11(c)所示畫素設計1110之特定部分包含埋置極性區域EPR_1_1、EPR_2_1、及EPR_3_1，埋置極性區域EPR_1_1、EPR_2_1、及EPR_3_1係藉由蝕刻穿過色點及鈍化層1127之中間而形成。因此，在圖11(c)中，鈍化層1127顯現為多個部分。色點係形成於鈍化層1127之頂部上。通常，色點係藉由在第二鈍化層1127上沈積一層導電材料(例如，ITO或IZO)而形成。隨後，圖案化並蝕刻導電層以形成色點。因此，如圖11(c)所示，色點CD_1_1、CD_2_1、及CD_3_1係位於第二鈍化層1127之頂部上。因圖11(c)之透視圖係於埋置極性區域所在之處截取，故在圖11(c)中色點CD_1_1、CD_2_1、及CD_3_1係顯現為二分開之部分。然而，色點之實際形狀係為一正方形形狀，該正方形形狀於中心處具有一正方形孔，如圖11(a)所示。在本發明之某些實施例中，埋置離散場放大器係形成於透明基板1121上。

圖11(d)示出顯示器1140之一部分，顯示器1140之該部分具有畫素設計1110之畫素P(0，0)、P(1，0)、P(0，1)、及P(1，1)。顯示器1140使用一切換元件列反轉驅動模式。顯示器1140可具有數千列，且每一列上具有數千畫素。列與行將以圖11(d)所示之方式從圖11(d)所示之部分連續排列。為清楚起見，在圖11(d)中省略了用於控制切換元件之閘極線及源極線。在顯示器1140中，同一列上之畫素係以一水平畫素間距HPS間隔開，且鄰近列中之畫素係以一垂直畫素間距VPS間隔開。顯示器1140之畫素被設置成使位於一列中之所有畫素具有相同之點極性圖案(正的或負的)，且每一連續列應在正的點極性圖案與負的點極性圖案之間交替。因此，第一列(即，列0)中之畫素P(0，0)及P(1，0)具有正的點極性圖案，且第二列(即，列1)中之畫素P(0，1)及P(1，1)具有負的點極性圖案。然而，在下一頁框中，畫素將切換點極性圖案。因此，一般而言，一畫素P(x，y)在y為偶數時具有一第一點極性圖案，而在y為奇數時具有一第二點極性圖案。畫素設計1110之內部導體1112提供極性至埋置離散場放大器。具體而言，一第一畫素之埋置離散場放大器係自一第二畫素接收電壓極性及電壓大小。更具體而言，該第二畫素係為位於該第一畫素上方之畫素。舉例而言，畫素P(0，0)之埋置離散場放大器EFFA_1係經由畫素P(0，1)之色點CD_1_2之電極 而耦接至畫素P(0，1)之切換元件SE_1。

作為另一選擇，在本發明之另一實施例中，一顯示器可針對每一列畫素具有埋置離散場放大器切換元件。相似地，埋置極性區域切換元件係用於圖7(d)中。然而，每一列畫素僅需要一個埋置離散場放大器切換元件。

由於在顯示器1140中每一列上存在極性切換，故若一色點具有第一極性，則圍繞該色點之埋置離散場放大器將具有第二極性。舉例而言，畫素P(0，0)之色點CD_3_2具有正極性，而畫素P(0，0)之埋置離散場放大器EFFA_1具有負極性(來自畫素P(0，1)之切換元件SE_1)。在本發明之一特定實施例中，每一色點具有30微米之一寬度及35微米之一高度。每一埋置極性區域具有6微米之一寬度及6微米之一高度。每一埋置離散場放大器具有105微米之一寬度及105微米之一高度。水平點間距HDS1係為10微米，垂直點間距VDS1係為30微米，水平埋置電極延伸距離係為6微米，且垂直埋置電極延伸距離係為6微米。此外，水平畫素間距HPS係為微米，且垂直畫素間距VPS係為微米。

可輕易地修改畫素設計1110以用於具有切換元件行反轉驅動模式及切換元件點反轉驅動模式之顯示器。圖11(e)及圖11(f)顯示一畫素設計1120(被標示為1120+及1120-)之不同點極性圖案。在實際操作中，一畫素將在每一影像頁框之間在一第一點極性圖案與一第二點極性圖案之間切換。畫素設計1120幾乎完全相同於畫素設計1110，因此不再予以贅述，而僅闡述其不同之處。具體而言，畫素設計1120與畫素設計1110之不同之處在於，切換元件SE_2、色點CD_2_1、色點CD_2_2之極性對於正的點極性係為負的且對於負的點極性係為正的。此外，埋置離散場放大器EFFA_2之極性對於正的點極性係為正的且對於負的點極性係為負的。

因此，在其中顯示畫素設計1120+之正的點極性圖案之圖11(e)中，切換元件SE_1及SE_3、色點CD_1_1、CD_1_2、CD_3_1、及CD_3_2、以及埋置離散場放大器EFFA_2具有正極性。然而，切換元件SE_2、色點CD_2_1及CD_2_2、以及埋置離散場放大器EFFA_1及EFFA_3具有負極性。圖11(f)顯示具有負的點極性圖案之畫素設計1120。對於負的點極性圖案，切換元件SE_1及SE_3、色點CD_1_1、CD_1_2、CD_3_1、及CD_3_2、以及埋置離散場放大器EFFA_2具有負極性。然而，切換元件SE_2、色點 CD_2_1及CD_2_2、以及埋置離散場放大器EFFA_1及EFFA_3具有正極性。亦可將畫素設計1120修改成對於埋置離散場放大器使用中性極性。

除極性變化之外，亦可相較於畫素設計1110修改電極1112、1114及1116。一般而言，在切換元件點反轉驅動模式顯示器中，電極1112係耦接至位於當前畫素上方之一畫素之色點CD_1_2(參見圖11(g))。然而，在切換元件行反轉驅動模式顯示器中，電極1112係耦接至當前畫素之色點CD_2_1(參見圖11(h))。然而，在本發明之其他實施例中，在切換元件行反轉驅動模式顯示器中，電極1112係耦接至位於當前畫素左上方之一畫素之色點CD_3_2。一般而言，在切換元件點反轉驅動模式顯示器中，電極1114係耦接至位於當前畫素上方之一畫素之色點CD_2_2(參見圖11(g))。然而，在切換元件行反轉驅動模式顯示器中，電極1114係耦接至當前畫素之色點CD_3_1(參見圖11(h))。然而，在本發明之其他實施例中，在切換元件行反轉驅動模式顯示器中，電極1114係耦接至位於當前畫素左上方之一畫素之色點CD_1_2。一般而言，在切換元件點反轉驅動模式顯示器中，電極1116係耦接至位於當前畫素上方之一畫素之色點CD_3_2(參見圖11(g))。然而，在切換元件行反轉驅動模式顯示器中，電極1116係耦接至位於當前畫素右側之一畫素之色點CD_1_1(參見圖11(h))。然而，在本發明之使用切換元件行反轉驅動模式顯示器之其他實施例中，電極1116係耦接至位於當前畫素左上方之一畫素之色點CD_2_2。

圖11(g)示出顯示器1160之一部分，顯示器1160之該部分具有畫素設計1120之畫素P(0，0)、P(1，0)、P(0，1)、及P(1，1)。顯示器1160使用一切換元件點反轉驅動模式。顯示器1160可具有數千列，且每一列上具有數千畫素。在顯示器1160中，同一列上之畫素係以一水平畫素間距HPS間隔開，且鄰近列中之畫素係以一垂直畫素間距VPS間隔開。列與行將以圖11(g)所示之方式從圖11(g)所示之部分連續排列。為清楚起見，在圖11(g)中省略了用於控制切換元件之閘極線及源極線。在顯示器1160中，畫素係被設置成使位於一列中之畫素交替地具有點極性圖案(正的或負的)，且位於一行中之畫素亦在正的點極性圖案與負的點極性圖案之間交替。因此，畫素P(0，0)及P(1，1)具有正的點極性圖案，且畫素P(0，1)及P(1，0)具有負的點極性圖案。然而，在下一頁框中，畫素將切換點極性圖案。因此， 一般而言，一畫素P(x，y)在x+y為偶數時具有一第一點極性圖案，而在x+y為奇數時具有一第二點極性圖案。

畫素設計1120亦可用於使用切換元件行反轉驅動模式之顯示器中。圖11(h)示出顯示器1180之一部分，顯示器1180之該部分具有畫素設計1120之畫素P(0，0)、P(1，0)、P(0，1)、及P(1，1)。顯示器1180可具有數千列，且每一列上具有數千畫素。在顯示器1180中，同一列上之畫素係以一水平畫素間距HPS間隔開，且鄰近列中之畫素係以一垂直畫素間距VPS間隔開。列與行將以圖11(h)所示之方式從圖11(h)所示之部分連續排列。為清楚起見，在圖11(h)中省略了用於控制切換元件之閘極線及源極線。在顯示器1180中，畫素係被設置成使位於一列中之畫素交替地具有點極性圖案(正的或負的)，且位於一行中之畫素具有相同之點極性圖案。因此，畫素P(0，0)及P(0，1)具有正的點極性圖案，且畫素P(1，0)及P(1，1)具有負的點極性圖案。然而，在下一頁框中，畫素將切換點極性圖案。因此，一般而言，一畫素P(x，y)在x為偶數時具有一第一點極性圖案，而在x為奇數時具有一第二點極性圖案。

埋置離散場放大器之使用並不限於具有埋置極性區域之畫素設計。此外，本發明之許多實施例使用多個埋置離散場放大器一畫素。舉例而言，圖12(a)及圖12(b)顯示一畫素設計1210(被標示為1210+及1210-)之不同點極性圖案，畫素設計1210包含三個埋置離散場放大器但不包含位於色點中之埋置極性區域。畫素設計1210常常用於具有一切換元件點反轉驅動模式或切換元件行反轉驅動模式之顯示器中。在實際操作中，一畫素將在每一影像頁框之間在一第一點極性圖案與一第二點極性圖案之間切換。

畫素設計1210具有三個色分量CC_1、CC_2及CC_3(在圖12(a)-11(b)中未標示出)。該三個色分量其中每一者包含二色點。為清楚起見，該等色點被表示成CD_X_Y，其中X係為一色分量(在圖12(a)-12(b)中係從1至3)，且Y係為一色點編號(在圖12(a)-12(b)中係從1至2)。畫素設計1210亦針對每一色分量包含一切換元件(被表示為SE_1、SE_2、及SE_3)，且針對每一色分量包含一埋置離散場放大器(被表示為EFFA_1、EFFA_2、及EFFA_3)。切換元件SE_1、SE_2及SE_3係排列成一列。埋置離散場放大器EFFA_1、EFFA_2、及EFFA_3亦排列成一列。

畫素設計1210之第一色分量CC_1具有二色點CD_1_1及CD_1_2。色點CD_1_1與CD_1_2形成一行，並以一垂直點間距VDS1間隔開。換言之，色點CD_1_1與CD_1_2係水平地配向並由垂直點間距VDS1垂直地間隔開。此外，色點CD_1_1與CD_1_2係垂直地錯開垂直點偏移量VDO1，垂直點偏移量VDO1係等於垂直點間距VDS1加上色點高度CDH。切換元件SE_1係位於色點CD_1_1上方。切換元件SE_1係耦接至色點CD_1_1及CD_1_2之電極，以控制色點CD_1_1及CD_1_2之電壓極性及電壓大小。

相似地，畫素設計1210之第二色分量CC_2具有二色點CD_2_1及CD_2_2。色點CD_2_1與CD_2_2形成一第二行，並以一垂直點間距VDS1間隔開。因此，色點CD_2_1與CD_2_2係水平地配向並以垂直點間距VDS1垂直地間隔開。切換元件SE_2係位於色點CD_2_1上方。切換元件SE_2係耦接至色點CD_2_1及CD_2_2之電極，以控制色點CD_2_1及CD_2_2之電壓極性及電壓大小。第二色分量CC_2係與第一色分量CC_1垂直地配向，並以一水平點間距HDS1與色分量CC_1間隔開，因此色分量CC_2與CC_1係水平地錯開一水平點偏移量HDO1，水平點偏移量HDO1係等於水平點間距HDS1加上色點寬度CDW。具體關於色點而言，色點CD_2_1與色點CD_1_1係垂直地配向並以水平點間距HDS1水平地間隔開。相似地，色點CD_2_2與色點CD_2_1係垂直地配向並以水平點間距HDS1水平地間隔開。因此，色點CD_1_1與色點CD_2_1形成一第一列色點，且色點CD_1_2與色點CD_2_2形成一第二列色點。

相似地，畫素1210之第三色分量CC_3具有二色點CD_3_1及CD_3_2。色點CD_3_1與CD_3_2形成一第三行，並以一垂直點間距VDS1間隔開。因此，色點CD_3_1與CD_3_2係水平地配向並以垂直點間距VDS1垂直地間隔開。切換元件SE_3係位於色點CD_3_1上方。切換元件SE_3係耦接至色點CD_3_1及CD_3_2之電極，以控制色點CD_3_1及CD_3_2之電壓極性及電壓大小。第三色分量CC_3係與第二色分量CC_2垂直地配向，並以水平點間距HDS1與色分量CC_2間隔開，因此色分量CC_3與CC_2係水平地錯開一水平點偏移量HDO1。具體關於色點而言，色點CD_3_1與色點CD_2_1係垂直地配向並以水平點間距HDS1水平地間隔開。相似地，色點CD_3_2與色點CD_2_2係垂直地配向並以水平點間距 HDS1水平地間隔開。因此，色點CD_3_1係位於第一列色點上，且色點CD_3_2係位於第二列色點上。

為清楚起見，以具有相同色點高度CDH之色點來例示畫素設計1210之各色點。然而，本發明之某些實施例可包含具有不同色點高度之色點。舉例而言，在本發明之一實施例(其為畫素設計1210之一變體)中，色點CD_1_1、CD_2_1、及CD_3_1之色點高度小於色點CD_1_2、CD_2_2、及CD_3_2之色點高度。此外，在本發明之許多實施例中，色點可具有不同形狀。

畫素設計1210亦包含埋置離散場放大器EFFA_1、EFFA_2、及EFFA_3。如圖12(a)所示，埋置離散場放大器EFFA_1、EFFA_2、及EFFA_3係被放置於畫素設計1210之色點後面。具體而言，埋置離散場放大器EFFA_1係被放置成使色點CD_1_1及色點CD_1_2及切換元件SE_1位於埋置離散場放大器EFFA_1前面。然而，埋置離散場放大器EFFA_1延伸超過色點CD_1_1及CD_1_2之左側及右側達一水平埋置電極延伸距離HEEED1。相似地，埋置離散場放大器EFFA_1延伸超過切換元件SE_1之頂部及色點CD_1_2之底部達一垂直埋置電極延伸距離VEEED1。因此，色點CD_1_1及CD_1_2之邊緣係位於埋置離散場放大器EFFA_1之部分前面。一電極1212係用於將埋置離散場放大器EFFA_1耦接至一電壓源。一般而言，在切換元件點反轉驅動模式顯示器中，電極1212係耦接至位於當前畫素上方之一畫素之色點CD_1_2(參見圖12(c))。然而，在切換元件行反轉驅動模式顯示器中，電極1212係耦接至位於當前畫素左上方之一畫素之色點CD_3_2(參見圖12(d)，畫素P(1，0))。

相似地，埋置離散場放大器EFFA_2係被放置成使色點CD_2_1及色點CD_2_2及切換元件SE_2位於埋置離散場放大器EFFA_2前面。然而，埋置離散場放大器EFFA_2延伸超過色點CD_2_1及CD_2_2之左側及右側達一水平埋置電極延伸距離HEEED1。相似地，埋置離散場放大器EFFA_2延伸超過切換元件SE_2之頂部及色點CD_2_2之底部達一垂直埋置電極延伸距離VEEED1。因此，色點CD_2_1及CD_2_2之邊緣係位於埋置離散場放大器EFFA_2之部分前面。此外，埋置離散場放大器EFFA_2係與埋置離散場放大器EFFA_1垂直地配向，並以一水平埋置電極間距HEES1與埋置 離散場放大器EFFA_1間隔開。一電極1214係用於將埋置離散場放大器EFFA_1耦接至一電壓源。一般而言，在切換元件點反轉驅動模式顯示器中，電極1214係耦接至位於當前畫素上方之一畫素之色點CD_2_2(參見圖12(c))。然而，在切換元件行反轉驅動模式顯示器中，電極1214係耦接至位於當前畫素上方之一畫素之色點CD_1_2(參見圖12(d)，畫素P(1，0))。

相似地，埋置離散場放大器EFFA_3係被放置成使色點CD_3_1及色點CD_3_2及切換元件SE_3位於埋置離散場放大器EFFA_3前面。然而，埋置離散場放大器EFFA_3延伸超過色點CD_3_1及CD_3_2之左側及右側達一水平埋置電極延伸距離HEEED1。相似地，埋置離散場放大器EFFA_3延伸超過切換元件SE_3之頂部及色點CD_3_2之底部達一垂直埋置電極延伸距離VEEED1。因此，色點CD_3_1及CD_3_2之邊緣係位於埋置離散場放大器EFFA_3之部分前面。此外，埋置離散場放大器EFFA_3係與埋置離散場放大器EFFA_2垂直地配向，並以一水平埋置電極間距HEES1與埋置離散場放大器EFFA_2間隔開。一電極1216係用於將埋置離散場放大器EFFA_1耦接至一電壓源。一般而言，在切換元件點反轉驅動模式顯示器中，電極1216係耦接至位於當前畫素上方之一畫素之色點CD_3_2(參見圖12(c))。然而，在切換元件行反轉驅動模式顯示器中，電極1216係耦接至位於當前畫素上方之一畫素之色點CD_2_2(參見圖12(d)，畫素P(1，0))。

使用「+」及「-」符號來顯示色點、埋置離散場放大器、及切換元件之極性。因此，在其中顯示畫素設計1210+之正的點極性圖案之圖12(a)中，切換元件SE_1及SE_3、色點CD_1_1、CD_1_2、CD_3_1、及CD_3_2、以及埋置離散場放大器EFFA_2具有正極性。然而，切換元件SE_2、色點CD_2_1及CD_2_2、以及埋置離散場放大器EFFA_1及EFFA_3具有負極性。圖12(b)顯示具有負的點極性圖案之畫素設計1210。對於負的點極性圖案，切換元件SE_1及SE_3、色點CD_1_1、CD_1_2、CD_3_1、及CD_3_2、以及埋置離散場放大器EFFA_2具有負極性。然而，切換元件SE_2、色點CD_2_1及CD_2_2、以及埋置離散場放大器EFFA_1及EFFA_3具有正極性。本發明之其他實施例可對於埋置離散場放大器EFFA_1、EFFA_2、及EFFA_3使用一中性極性。舉例而言，在本發明之一特定實施例中，埋置離散場放大器EFFA_1、EFFA_2、及EFFA_3係耦接至共同電壓V_com。

圖12(c)示出顯示器1220之一部分，顯示器1220之該部分具有畫素設計1010之畫素P(0，0)、P(1，0)、P(0，1)、及P(1，1)。顯示器1220使用一切換元件點反轉驅動模式。顯示器1220可具有數千列，且每一列上具有數千畫素。在顯示器1220中，同一列上之畫素係以一水平畫素間距HPS間隔開，且鄰近列中之畫素係以一垂直畫素間距VPS間隔開。列與行將以圖12(c)所示之方式從圖12(c)所示之部分連續排列。為清楚起見，在圖12(c)中省略了用於控制切換元件之閘極線及源極線。在顯示器1220中，畫素係被設置成使位於一列中之畫素交替地具有點極性圖案(正的或負的)，且位於一行中之畫素亦於正的點極性圖案與負的點極性圖案之間交替。因此，畫素P(0，0)及P(1，1)具有正的點極性圖案，且畫素P(0，1)及P(1，0)具有負的點極性圖案。然而，在下一頁框中，畫素將切換點極性圖案。因此，一般而言，一畫素P(x，y)在x+y為偶數時具有一第一點極性圖案，而在x+y為奇數時具有一第二點極性圖案。

畫素設計1210亦可用於使用切換元件行反轉驅動模式之顯示器中。圖12(d)示出顯示器1230之一部分，顯示器1230之該部分具有畫素設計1210之畫素P(0，0)、P(1，0)、P(0，1)、及P(1，1)。顯示器1230可具有數千列，且每一列上具有數千畫素。在顯示器1230中，同一列上之畫素係以一水平畫素間距HPS間隔開，且鄰近列中之畫素係以一垂直畫素間距VPS間隔開。列與行將以圖12(d)所示之方式從圖12(d)所示之部分連續排列。為清楚起見，在圖12(d)中省略了用於控制切換元件之閘極線及源極線。在顯示器1230中，畫素係被設置成使位於一列中之畫素交替地具有點極性圖案(正的或負的)，且位於一行中之畫素具有相同之點極性圖案。因此，畫素P(0，0)及P(0，1)具有正的點極性圖案，且畫素P(1，0)及P(1，1)具有負的點極性圖案。然而，在下一頁框中，畫素將切換點極性圖案。因此，一般而言，一畫素P(x，y)在x為偶數時具有一第一點極性圖案，而在x為奇數時具有一第二點極性圖案。

圖13(a)及圖13(b)顯示一畫素設計1310(被標示為1310+及1310-)之不同點極性圖案，畫素設計1310可與具有切換元件列反轉驅動模式之顯示器一起使用。畫素設計1310之佈局與畫素設計1210相同，因此將不再予以贅述。然而，畫素設計1310中之埋置離散場放大器EFFA_2、切換元件 SE_2、以及色點CD_2_1及CD_2_2之極性相較於畫素設計1210反轉。因此，在其中顯示畫素設計1310+之正的點極性圖案之圖13(a)中，切換元件SE_1、SE_2及SE_3、色點CD_1_1、CD_1_2、CD_2_1、CD_2_2、CD_3_1、及CD_3_2具有正極性。然而，埋置離散場放大器EFFA_1、EFFA_2、及EFFA_3具有負極性。圖13(b)顯示具有負的點極性圖案之畫素設計1310。對於負的點極性圖案，切換元件SE_1、SE_2、及SE_3、色點CD_1_1、CD_1_2、CD_2_1、CD_2_2、CD_3_1、及CD_3_2具有負極性。然而，埋置離散場放大器EFFA_1、EFFA_2及EFFA_3具有正極性。在本發明之其他實施例中，埋置離散場放大器EFFA_1、EFFA_2及EFFA_3具有中性極性。

圖13(c)示出顯示器1320之一部分，顯示器1320之該部分具有畫素設計1310之畫素P(0，0)、P(1，0)、P(0，1)、及P(1，1)。顯示器1320使用一切換元件列反轉驅動模式。顯示器1320可具有數千列，且每一列上具有數千畫素。在顯示器1320中，同一列上之畫素係以一水平畫素間距HPS間隔開，且鄰近列中之畫素係以一垂直畫素間距VPS間隔開。列與行將以圖13(c)所示之方式從圖13(c)所示之部分連續排列。為清楚起見，在圖13(c)中省略了用於控制切換元件之閘極線及源極線。顯示器1320之畫素被設置成使位於一列中之所有畫素具有相同之點極性圖案(正的或負的)，且每一連續列應在正的點極性圖案與負的點極性圖案之間交替。因此，第一列(即，列0)中之畫素P(0，0)及P(1，0)具有正的點極性圖案，且第二列(即，列1)中之畫素P(0，1)及P(1，1)具有負的點極性圖案。然而，在下一頁框中，畫素將切換點極性圖案。因此，一般而言，一畫素P(x，y)在y為偶數時具有一第一點極性圖案，而在y為奇數時具有一第二點極性圖案。

包含埋置離散場放大器之一缺點係為：需要額外能量來使埋置離散場放大器偏極化。此額外能量需要量係與埋置離散場放大器之尺寸成正比。因此，本發明之許多實施例使用具有一更小面積之埋置離散場放大器來取代矩形埋置離散場放大器。因埋置離散場放大器係用於在色點之邊緣處放大離散場，故埋置離散場放大器之最大程度地放大離散場之部分係為靠近色點邊緣之部分。因此，可去除埋置離散場放大器之位於色點之中間後面之部分。因此，舉例而言，本發明之一實施例使用圖14所示埋置離散場放 大器來取代以上所示之矩形埋置離散場放大器。

圖14顯示一埋置離散場放大器1400。為清楚起見，將埋置離散場放大器1400在概念上劃分成垂直埋置部及水平埋置部。具體而言，埋置離散場放大器1400包含二垂直埋置部VEP_1及VEP_2以及三個水平埋置部HEP_1、HEP_2、及HEP_3。針對其中使用埋置離散場放大器1400取代畫素設計13(a)之埋置離散場放大器EFFA_1之情形來闡述垂直埋置部及水平埋置部之位置。垂直埋置部VEP_1係位於色點CD_1_1及CD_1_2之右邊緣後面(圖13(a))。垂直埋置部VEP_2係位於色點CD_1_1及CD_1_2之左邊緣後面(圖13(a))。水平埋置部HEP_1係位於色點CD_1_2之底部邊緣後面；水平埋置部HEP_2係位於色點CD_1_2之上邊緣及色點CD_1_1之下邊緣後面；且水平埋置部HEP_3係位於色點CD_1_1之上邊緣後面。如圖14所示，水平埋置部HEP_2係寬於水平埋置部HEP_1及HEP_3。水平埋置部HEP_2之額外寬度係用於兩個目的。首先，水平埋置部HEP_2較寬之原因係僅因其位於色點CD_1_2之上邊緣及色點CD_1_1之下邊緣二者後面，以放大色點CD_1_1與CD_1_2二者之離散場。其次，水平埋置部HEP_2可用作色點CD_1_1及CD_1_2之一儲存電容器。面積愈大便會提供愈大之電荷儲存容量。在本發明之一特定實施例中，色點CD_1_1具有28微米之一寬度(水平)及30微米之一長度(垂直)，色點CD_1_2具有28微米之一寬度及30微米之一高度，水平埋置部HEP_1具有30微米之一寬度及3微米之一高度；水平埋置部HEP_2具有28微米之一寬度及5微米之一高度；水平埋置部HEP_3具有15微米之一寬度及3微米之一高度；垂直埋置部VEP_1具有3微米之一寬度及95微米之一高度；且垂直埋置部VEP_2具有3微米之一寬度及80微米之一高度。

使用僅沿色點之邊緣延伸之埋置離散場放大器之另一優點係為：埋置離散場放大器不需要使用一透明導電材料形成。因此，可使用用於顯示器之其他部件(例如，切換元件、源極線、及資料線)之非透明材料(例如，金屬層)來形成埋置離散場放大器1400(以及以下所述之其他埋置離散場放大器)。因此，可使用單一ITO層而非二ITO層來製成本發明之實施例。減少層之數目會降低一顯示器之製造成本，乃因製造步驟之數目及掩模之數目會減少。

如上所述，在本發明之某些實施例中，用於形成埋置離散場放大器之層亦用於一切換元件中。因此，對於該等實施例，埋置離散場放大器未延伸至切換元件。圖15顯示一埋置離散場放大器1500，其未延伸至切換元件。為清楚起見，將埋置離散場放大器1500在概念上劃分成垂直埋置部及水平埋置部。具體而言，埋置離散場放大器1500包含二垂直埋置部VEP_1及VEP_2、三個水平埋置部HEP_1、HEP_2、及HEP_3、以及一可選之第四水平埋置部HEP_4。針對其中使用埋置離散場放大器1500取代畫素設計13(a)之埋置離散場放大器EFFA_1之情形來闡述垂直埋置部及水平埋置部之位置。垂直埋置部VEP_1係位於色點CD_1_1及CD_1_2之右邊緣後面(圖13(a))。垂直埋置部VEP_2係位於色點CD_1_2之左邊緣後面及色點CD_1_1之左邊緣之一部分後面(圖13(a))。具體而言，垂直埋置部VEP_2未延伸至色點CD_1_1之左上角之切換元件SE_1所定位處。水平埋置部HEP_1係位於色點CD_1_2之底部邊緣後面；水平埋置部HEP_2係位於色點CD_1_2之上邊緣及色點CD_1_1之下邊緣後面；且水平埋置部HEP_3係位於色點CD_1_1之上邊緣之一部分後面。具體而言，水平埋置部HEP_3未延伸至色點CD_1_1之左上角之切換元件SE_1所定位處。與上述關於埋置離散場放大器1400之水平埋置部HEP_3所述之原因相同，埋置離散場放大器1500之水平埋置部HEP_2係寬於水平埋置部HEP_1及HEP_3。埋置離散場放大器1500顯示有可選之水平埋置部HEP_4，水平埋置部HEP_4係自垂直埋置部VEP_1之右邊緣向右延伸一段小的距離。水平埋置部HEP_4係垂直地居中於水平埋置部HEP_2上。水平埋置部HEP_4係用於將一第一埋置離散場放大器耦接至位於該第一埋置離散場放大器右側之一第二埋置離散場放大器。因此，水平埋置部HEP_4係僅在第一埋置離散場放大器與第二埋置離散場放大器具有相同極性時使用。舉例而言，在對於埋置離散場放大器使用一中性極性之畫素中，包含水平埋置部HEP_4將輕易地為所有埋置離散場放大器提供中性極性。在本發明之一特定實施例中，色點CD_1_1具有28微米之一寬度(水平)及30微米之一長度(垂直)，色點CD_1_2具有28微米之一寬度及30微米之一高度，水平埋置部HEP_1具有28微米之一寬度及3微米之一高度；水平埋置部HEP_2具有28微米之一寬度及5微米之一高度；水平埋置部HEP_3具有15微米之一寬度及3 微米之一高度；水平埋置部HEP_4具有15微米之一寬度及12微米之一高度；垂直埋置部VEP_1具有3微米之一寬度及95微米之一高度；且垂直埋置部VEP_2具有3微米之一寬度及80微米之一高度。

除放大離散場之外，埋置離散場放大器亦可用於改善單元間隙均勻性及降低顯示器之其他部件(例如，光間隔片)之液晶影響。圖16顯示依據本發明另一實施例之一埋置離散場放大器1600，埋置離散場放大器1600亦改善單元間隙均勻性並降低光間隔片對液晶之影響。為清楚起見，將埋置離散場放大器1600在概念上劃分成垂直埋置部及水平埋置部。具體而言，埋置離散場放大器1600包含四個垂直埋置部VEP_1、VEP_2、VEP_3、及VEP_4以及四個水平埋置部HEP_1、HEP_2、HEP_3、及HEP_4。針對其中使用埋置離散場放大器1600取代畫素設計13(a)之埋置離散場放大器EFFA_1之情形來闡述垂直埋置部及水平埋置部之位置。垂直埋置部VEP_1係位於色點CD_1_2之右邊緣後面(圖13(a))。垂直埋置部VEP_2係位於色點CD_1_2之左邊緣後面(圖13(a))。垂直埋置部VEP_3係位於色點CD_1_1之右邊緣後面(圖13(a))。垂直埋置部VEP_4係位於色點CD_1_1之左邊緣後面(圖13(a))。水平埋置部HEP_1係位於色點CD_1_2之底部邊緣後面且亦略微地延伸至垂直埋置部VEP_1右側及略微地延伸至垂直埋置部VEP_2左側。水平埋置部HEP_1之延伸超過垂直埋置部VEP_1及VEP_2之部分會提高單元間隙均勻性。水平埋置部HEP_2係位於色點CD_1_2之上邊緣及色點CD_1_1之下邊緣後面。水平埋置部HEP_2延伸至垂直埋置部VEP_2及VEP_4左側，以改善單元間隙均勻性。水平埋置部HEP_3係位於色點CD_1_1之上邊緣之一部分後面。具體而言，水平埋置部HEP_3未延伸至色點CD_1_1之左上角之切換元件SE_1所定位處。水平埋置部HEP_4係被包含用以改善單元間隙均勻性，其延伸之垂直埋置部VEP_4左側並與水平埋置部HEP_3近似垂直地配向。與上述關於埋置離散場放大器1400之水平埋置部HEP_2所述之原因相同，埋置離散場放大器1600之水平埋置部HEP_2係寬於水平埋置部HEP_1、HEP_3、HEP_4。在本發明之一特定實施例中，色點CD_1_1具有28微米之一寬度(水平)及30微米之一長度(垂直)，色點CD_1_2具有28微米之一寬度及30微米之一高度，水平埋置部HEP_1具有32微米之一寬度及3微米之一高度；水平 埋置部HEP_2具有32微米之一寬度及5微米之一高度；水平埋置部HEP_3具有15微米之一寬度及3微米之一高度；水平埋置部HEP_4具有15微米之一寬度及3微米之一高度；垂直埋置部VEP_1具有3微米之一寬度及28微米之一高度；垂直埋置部VEP_2具有3微米之一寬度及28微米之一高度；垂直埋置部VEP_3具有3微米之一寬度及28微米之一高度；垂直埋置部VEP_4具有3微米之一寬度及28微米之一高度。

亦可修改上述畫素設計以用於半透半反射顯示器中，半透半反射顯示器在明亮環境(例如，在一晴天之室外)中提供更佳之效能。依據本發明之某些實施例，一色點子集係使用一反射性材料而非一透明材料製成。圖17顯示一畫素設計1710，畫素設計1710係設計用於半透半反射顯示器。畫素設計1710幾乎與畫素設計1210相同。因此，將僅闡述其不同之處。具體而言，在畫素設計1210中，色點CD_1_1、CD_2_2、及CD_3_1係被形成為反射性色點，如在色點CD_1_1、CD_2_2、及CD_3_1中使用陰影所示。反射性色點使用一反射性材料(例如，鋁)而非一透明材料。其他色點、切換元件、埋置極性區域(包括偏極化組件之極性)則與畫素設計1210相同。因此，畫素設計1710可用於上述使用畫素設計1210之各種顯示器中。在本發明之其他實施例中，一不同之色點子集係被選擇成反射性色點。舉例而言，色點CD_1_2、CD_2_1、及色點CD_3_2可係為反射性色點，而色點CD_1_1、CD_2_2、及CD_3_1可係為透射性色點。一般而言，反射性色點應被均勻地分散於整個顯示器中，以在顯示器中提供均勻之效能。相似地，上述其他畫素設計亦可被修改成使用反射性色點。

圖18例示依據本發明一實施例之一半透半反射性色點1800。可使用半透半反射性色點來取代普通透射性色點，以將一普通透射顯示器轉換成一半透半反射顯示器。因此，此處所述半透半反射性色點可用以修改上述畫素設計其中之任一種。具體而言，半透半反射性色點1800包含二矩形透射部TP_1及TP_2，該二矩形透射部TP_1及TP_2係由一反射部RP_1間隔開。為清楚起見，使用陰影來繪製反射部RP_1。透射部係使用一透明導電材料(例如，ITO)製成。反射部係使用一反射導電材料(例如，鋁)製成。在本發明之某些實施例中，透明部TP_1及TP_2及反射部RP_1具有相同尺寸。在本發明之其他實施例中，反射部RP_1大於透明部TP_1及TP_2。 在本發明之其他實施例中，使用其他半透半反射性色點。一般而言，一半透半反射性色點將具有一或多個透明部及一或多個反射部。透明部與反射部之面積比率通常係介於3：1與1：1之間。一般而言，當周圍光照明亮時(例如，白天在室外環境中)，反射面積之比率愈高便提供愈佳之效能。

可對使用反射性色點或半透半反射性色點之顯示器作出其他修改以改善顯示器之效能。舉例而言，可減少位於反射性色點之上之濾色片以及半透半反射性色點之反射部，乃因反射光兩次穿過濾色片(一次係在至反射性色點之途中，一次係在向外返回至顯示器之觀察者之途中)。舉例而言，在本發明之一實施例中，位於一反射性色點之上之濾色片之厚度僅係為位於一透射性色點之上之濾色片之厚度之一半。在本發明之其他實施例中，位於反射性色點之上之濾色片(或半透半反射性色點之反射部)被減少50%以上以改善亮度。

在本發明之各種實施例中，已闡述了無需使用基板上之物理特徵便會產生一多區域垂直配向液晶顯示器之新穎結構及方法。上述本發明之結構及方法之各種實施例係僅用於說明本發明之原理，而非旨在將本發明之範圍限制於所述特定實施例。舉例而言，就本揭露內容而言，熟習此項技藝者可界定其他畫素定義、埋置極性區域、埋置離散場放大器、場減少層、絕緣層、鈍化層、導電層、空隙、點極性圖案、畫素設計、色分量、極性延伸區域、極性、離散場、電極、基板、膜、色點、反射性色點、半透半反射性色點等等，並依據本發明之原理使用此等替代特徵來產生一種方法或系統。因此，本發明僅由以下申請專利範圍限定。

302‧‧‧第一偏光片

305‧‧‧第一基板

307‧‧‧第一配向層

310‧‧‧畫素

311‧‧‧第一電極

312‧‧‧液晶

313‧‧‧液晶

315‧‧‧第二電極

320‧‧‧畫素

321‧‧‧第一電極

322‧‧‧液晶

323‧‧‧液晶

325‧‧‧第二電極

327‧‧‧電場

330‧‧‧畫素

331‧‧‧第一電極

332‧‧‧液晶

333‧‧‧液晶

335‧‧‧第二電極

352‧‧‧第二配向層

355‧‧‧第二基板

357‧‧‧第二偏光片

410‧‧‧畫素設計

500‧‧‧色點

510‧‧‧電極

512‧‧‧埋置極性區域

514‧‧‧鈍化層

516‧‧‧埋置電極

518‧‧‧改變導電性區域

600‧‧‧色點

610‧‧‧電極

612‧‧‧埋置極性區域

614‧‧‧鈍化層

616‧‧‧埋置電極

710‧‧‧畫素設計

712‧‧‧導體

714‧‧‧導體

716‧‧‧導體

720‧‧‧顯示器

730‧‧‧顯示器

740‧‧‧顯示器

810‧‧‧畫素設計

812‧‧‧導體

820‧‧‧顯示器

821‧‧‧透明基板

823‧‧‧鈍化層

827‧‧‧鈍化層

840‧‧‧顯示器

910‧‧‧畫素設計

920‧‧‧顯示器

1010‧‧‧畫素設計

1020‧‧‧顯示器

1030‧‧‧顯示器

1110‧‧‧畫素設計

1112‧‧‧電極

1114‧‧‧電極

1116‧‧‧電極

1121‧‧‧透明基板

1123‧‧‧鈍化層

1127‧‧‧鈍化層

1140‧‧‧顯示器

1160‧‧‧顯示器

1210‧‧‧畫素設計

1214‧‧‧電極

1216‧‧‧電極

1220‧‧‧顯示器

1230‧‧‧顯示器

1310‧‧‧畫素設計

1320‧‧‧顯示器

1400‧‧‧埋置離散場放大器

1500‧‧‧埋置離散場放大器

1600‧‧‧埋置離散場放大器

1710‧‧‧畫素設計

1800‧‧‧色點

CC_1‧‧‧色分量

CC_2‧‧‧色分量

CC_3‧‧‧色分量

CD_1_1‧‧‧色點

CD_1_2‧‧‧色點

CD_1_3‧‧‧色點

CD_2_1‧‧‧色點

CD_2_2‧‧‧色點

CD_2_3‧‧‧色點

CD_3_1‧‧‧色點

CD_3_2‧‧‧色點

CDH‧‧‧色點高度

CDW‧‧‧色點寬度

DCA_1‧‧‧裝置元件區域

DCA_2‧‧‧裝置元件區域

DCA_3‧‧‧裝置元件區域

EPR_1_1‧‧‧埋置極性區域

EPR_1_2‧‧‧埋置極性區域

EPR_2_1‧‧‧埋置極性區域

EPR_2_2‧‧‧埋置極性區域

EPR_3_1‧‧‧埋置極性區域

EPR_3_2‧‧‧埋置極性區域

EPR_SE_0_1‧‧‧埋置極性區域切換元件

EPR_SE_0_2‧‧‧埋置極性區域切換元件

EPR_SE_1_1‧‧‧埋置極性區域切換元件

EPR_SE_1_2‧‧‧埋置極性區域切換元件

FFAR_1‧‧‧離散場放大區域

FFAR_2‧‧‧離散場放大區域

FFAR_3‧‧‧離散場放大區域

HAP‧‧‧水平放大部

HAP_H‧‧‧水平放大部高度

HAP_W‧‧‧水平放大部寬度

HDO1‧‧‧水平點偏移

HDS1‧‧‧水平點間距

HFFARS‧‧‧水平離散場放大區域間距

HPS‧‧‧水平畫素間距

SE_1‧‧‧切換元件

SE_2‧‧‧切換元件

SE_3‧‧‧切換元件

VDO1‧‧‧垂直點偏移

VDS1‧‧‧垂直點間距

VFFARS‧‧‧垂直離散場放大區域間距

VPS‧‧‧垂直畫素間距

圖1(a)-1(c) 係為一習知單區域垂直配向液晶顯示器之一畫素之三個圖示。

圖2 係為一習知多區域垂直配向液晶顯示器之一畫素之一圖示。

圖3(a)-3(b) 例示依據本發明一實施例之一多區域垂直配向液晶顯示器。

圖4(a)-4(b) 例示依據本發明一實施例之一畫素設計。

圖5(a)-5(c) 例示依據本發明一實施例之一色點。

圖6(a)-6(b) 例示依據本發明一實施例之一色點。

圖7(a)-7(c) 例示依據本發明一實施例之一畫素設計。

圖7(d) 例示依據本發明一實施例之一顯示器之一部分。

圖7(e) 例示依據本發明一實施例之一顯示器之一部分。

圖7(f) 例示依據本發明一實施例之一顯示器之一部分。

圖8(a)-8(c) 例示依據本發明一實施例之一畫素設計。

圖8(d) 例示依據本發明一實施例之一顯示器之一部分。

圖9(a)-9(b) 例示依據本發明一實施例之一畫素設計。

圖9(c) 例示依據本發明一實施例之一顯示器之一部分。

圖10(a)-10(b) 例示依據本發明一實施例之一畫素設計。

圖10(c) 例示依據本發明一實施例之一顯示器之一部分。

圖10(d) 例示依據本發明一實施例之一顯示器之一部分。

圖11(a)-11(c) 例示依據本發明一實施例之一畫素設計。

圖11(d) 例示依據本發明一實施例之一顯示器之一部分。

圖11(e)-11(f) 例示依據本發明一實施例之一畫素設計。

圖11(g) 例示依據本發明一實施例之一顯示器之一部分。

圖11(h) 例示依據本發明一實施例之一顯示器之一部分。

圖12(a)-12(b) 例示依據本發明一實施例之一畫素設計。

圖12(c) 例示依據本發明一實施例之一顯示器之一部分。

圖12(d) 例示依據本發明一實施例之一顯示器之一部分。

圖13(a)-13(b) 例示依據本發明一實施例之一畫素設計。

圖13(c) 例示依據本發明一實施例之一顯示器之一部分。

圖14 例示一埋置離散場放大器。

圖15 例示一埋置離散場放大器。

圖16 例示一埋置離散場放大器。

圖17 例示依據本發明一實施例之一半透半反射性畫素設計。

圖18 例示依據本發明一實施例之一半透半反射性色點。

1110‧‧‧畫素設計

1112‧‧‧電極

1114‧‧‧電極

1116‧‧‧電極

CD_1_1‧‧‧色點

CD_1_2‧‧‧色點

CD_2_1‧‧‧色點

CD_2_2‧‧‧色點

CD_3_1‧‧‧色點

CD_3_1‧‧‧色點

CDH‧‧‧色點高度

CDW‧‧‧色點寬度

EFFA_1‧‧‧埋置離散場放大器

EPR_1_1‧‧‧埋置極性區域

EPR_2_1‧‧‧埋置極性區域

EPR_3_1‧‧‧埋置極性區域

HDO1‧‧‧水平點偏移

HDS1‧‧‧水平點間距

VDO1‧‧‧垂直點偏移

VDS1‧‧‧垂直點間距

Claims (44)

1. 一種用於一顯示器之畫素，包含：一第一色分量，具有一第一色分量第一色點，該第一色分量第一色點具有一第一邊緣及一第二邊緣；一第一切換元件，耦接至該第一色分量第一色點；一第一埋置離散場放大器(embedded fringe field amplifier)，包含：一第一垂直埋置部，位於該第一色分量第一色點之該第一邊緣後面；以及一第一水平埋置部，位於該第一色分量第一色點之該第二邊緣後面。
2. 依據申請專利範圍第1項所述的畫素，其中該第一色分量第一色點更包含一第三邊緣，且其中該第一埋置離散場放大器更包含一第二垂直埋置部，該第二垂直埋置部係位於該第一色分量第一色點之該第三邊緣後面。
3. 依據申請專利範圍第2項所述的畫素，其中該第一色分量第一色點更包含一第四邊緣，且其中該第一埋置離散場放大器更包含一第二水平埋置部，該第二水平埋置部係位於該第一色分量第一色點之該第四邊緣後面。
4. 依據申請專利範圍第3項所述的畫素，其中該第一色分量更包含一第一色分量第二色點，該第一色分量第二色點具有一第一邊緣，且其中該第一埋置離散場放大器之該第二水平埋置部亦位於該第一色分量第二色點之該第一邊緣後面。
5. 依據申請專利範圍第4項所述的畫素，其中該第一色分量第 二色點更包含一第二邊緣；且其中該第一埋置離散場放大器之該第一垂直埋置部亦位於該第一色分量第二色點之該第二邊緣後面。
6. 依據申請專利範圍第5項所述的畫素，其中該第一色分量第二色點更包含一第三邊緣；且其中該第一埋置離散場放大器之該第二垂直埋置部亦位於該第一色分量第二色點之該第三邊緣後面。
7. 依據申請專利範圍第6項所述的畫素，其中該第一色分量第二色點更包含一第四邊緣；且其中該第一埋置離散場放大器更包含一第三水平埋置部，該第三水平埋置部係位於該第一色分量第二色點之該第四邊緣後面。
8. 依據申請專利範圍第5項所述的畫素，其中該第一色分量第二色點更包含一第三邊緣；且其中該第一埋置離散場放大器之該第二垂直埋置部亦位於該第一色分量第二色點之該第三邊緣之一部分後面。
9. 依據申請專利範圍第8項所述的畫素，其中該第一色分量第二色點更包含一第四邊緣；且其中該第一埋置離散場放大器更包含一第三水平埋置部，該第三水平埋置部係位於該第一色分量第二色點之該第四邊緣之一部分後面。
10. 依據申請專利範圍第9項所述的畫素，其中該第一埋置離散場放大器更包含一第四水平埋置部，該第四水平埋置部係自該第一垂直埋置部延伸以及遠離該第一色分量第一色點延伸。
11. 依據申請專利範圍第4項所述的畫素，其中該第一色分量第 二色點更包含一第二邊緣；且其中該第一埋置離散場放大器更包含一第三垂直埋置部，該第三垂直埋置部係位於該第一色分量第二色點之該第二邊緣後面。
12. 依據申請專利範圍第11項所述的畫素，其中該第一色分量第二色點更包含一第三邊緣；且其中該第一埋置離散場放大器更包含一第四垂直埋置部，該第四垂直埋置部係位於該第一色分量第二色點之該第三邊緣後面。
13. 依據申請專利範圍第12項所述的畫素，其中該第一埋置離散場放大器更包含一第三水平埋置部，該第三水平埋置部係自該第四垂直埋置部遠離該第一色分量第二色點延伸。
14. 依據申請專利範圍第13項所述的畫素，其中該第一埋置離散場放大器之該第二水平埋置部延伸超過該第二垂直埋置部；以及其中該第一色分量第二色點更包含一第四邊緣；且其中該第一埋置離散場放大器更包含一第四水平埋置部，該第四水平埋置部係位於該第一色分量第二色點之該第四邊緣之一部分後面。
15. 依據申請專利範圍第11項所述的畫素，其中該第一埋置離散場放大器之該第二水平埋置部延伸超過該第二垂直埋置部。
16. 依據申請專利範圍第11項所述的畫素，其中該第一色分量第二色點更包含一第四邊緣；且其中該第一埋置離散場放大器更包含一第三水平埋置部，該第三水平埋置部係位於該第一色分量第二色點之該第四邊緣之一部分後面。
17. 依據申請專利範圍第1項所述的畫素，更包含： 一第二色分量，具有一第二色分量第一色點；一第二切換元件，耦接至該第二色分量第一色點；以及一第二埋置離散場放大器，包含：一第一垂直埋置部，位於該第二色分量第一色點之該第一邊緣後面；以及一第一水平埋置部，位於該第二色分量第一色點之該第二邊緣後面。
18. 依據申請專利範圍第17項所述的畫素，更包含：一第三色分量，具有一第三色分量第一色點；一第三切換元件，耦接至該第三色分量第一色點；以及一第三埋置離散場放大器，包含：一第一垂直埋置部，位於該第一色分量第一色點之該第一邊緣後面；以及一第一水平埋置部，位於該第一色分量第一色點之該第二邊緣後面。
19. 依據申請專利範圍第18項所述的畫素，其中該第一切換元件、該第二切換元件及該第三切換元件具有一第一極性方向。
20. 依據申請專利範圍第19項所述的畫素，其中該第一埋置離散場放大器、該第二埋置離散場放大器及該第三埋置離散場放大器具有一中性極性。
21. 依據申請專利範圍第19項所述的畫素，其中當該第一切換元件、該第二切換元件及該第三切換元件具有該第一極性方向時，該第一埋置離散場放大器、該第二埋置離散場放大器及該第三埋置離散場放大器具有一第二極性方向。
22. 依據申請專利範圍第18項所述的畫素，其中該第一切換元件及該第三切換元件具有一第一極性方向；以及其中該第二切換元件具有一第二極性方向。
23. 依據申請專利範圍第22項所述的畫素，其中該第一埋置離散場放大器、該第二埋置離散場放大器及該第三埋置離散場放大器具有一中性極性。
24. 依據申請專利範圍第22項所述的畫素，其中該第一埋置離散場放大器及該第二埋置離散場放大器具有該第二極性方向；以及其中該第三埋置離散場放大器具有該第一極性方向。
25. 依據申請專利範圍第18項所述的畫素，其中該第一色分量更包含一第一色分量第二色點，該第一色分量第二色點耦接至該第一切換元件；以及其中該第一埋置離散場放大器更包含一第二水平埋置部，該第二水平埋置部係位於該第一色分量第一色點之一第三邊緣及該第一色分量第二色點之一第一邊緣後面。
26. 依據申請專利範圍第25項所述的畫素，其中該第一色分量第一色點係位於該第一切換元件與該第一色分量第二色點之間。
27. 依據申請專利範圍第25項所述的畫素，其中該第一色分量第一色點係為一透明色點，且該第一色分量第二色點係為一反射性色點。
28. 依據申請專利範圍第25項所述的畫素， 其中該第二色分量更包含一第二色分量第二色點，該第二色分量第二色點係耦接至該第二切換元件；以及其中該第二埋置離散場放大器更包含一第二水平埋置部，該第二水平埋置部係位於該第二色分量第一色點之一第三邊緣及該第二色分量第二色點之一第一邊緣後面。
29. 依據申請專利範圍第28項所述的畫素，其中該第三色分量更包含一第三色分量第二色點，該第三色分量第二色點係耦接至該第三切換元件；以及其中該第三埋置離散場放大器更包含一第二水平埋置部，該第二水平埋置部係位於該第三色分量第一色點之一第三邊緣及該第三色分量第二色點之一第一邊緣後面。
30. 依據申請專利範圍第29項所述的畫素，其中該第一色分量第一色點、該第二色分量第一色點及該第三色分量第一色點形成一第一列色點。
31. 依據申請專利範圍第30項所述的畫素，其中該第一色分量第二色點、該第二色分量第二色點及該第三色分量第二色點形成一第二列色點。
32. 依據申請專利範圍第29項所述的畫素，其中該第一色分量第一色點係為一反射性色點；其中該第二色分量第二色點係為一反射性色點；以及其中該第三色分量第一色點係為一反射性色點。
33. 依據申請專利範圍第32項所述的畫素，其中該第一色分量第二色點係為一透明色點；其中該第二色分量第一色點係為一透明色點；以及 其中該第三色分量第二色點係為一透明色點。
34. 依據申請專利範圍第29項所述的畫素，其中該第一色分量第一色點係為一半透半反射性色點；其中該第二色分量第二色點係為一半透半反射性色點；以及其中該第三色分量第一色點係為一半透半反射性色點。
35. 依據申請專利範圍第34項所述的畫素，其中該第一色分量第二色點係為一半透半反射性色點；其中該第二色分量第一色點係為一半透半反射性色點；以及其中該第三色分量第二色點係為一半透半反射性色點。
36. 依據申請專利範圍第29項所述的畫素，其中該第一切換元件、該第二切換元件及該第三切換元件具有一第一極性方向。
37. 依據申請專利範圍第36項所述的畫素，其中該第一埋置離散場放大器、該第二埋置離散場放大器及該第三埋置離散場放大器具有一中性極性。
38. 依據申請專利範圍第36項所述的畫素，其中該第一埋置離散場放大器、該第二埋置離散場放大器及該第三埋置離散場放大器具有一第二極性方向。
39. 依據申請專利範圍第29項所述的畫素，其中該第一切換元件及該第三切換元件具有一第一極性方向，以及其中該第二切換元件具有一第二極性方向。
40. 依據申請專利範圍第39項所述的畫素，其中該第一埋置離散 場放大器、該第二埋置離散場放大器及該第三埋置離散場放大器具有一中性極性。
41. 依據申請專利範圍第39項所述的畫素，其中該第一埋置離散場放大器及該第二埋置離散場放大器具有該第二極性方向；以及其中該第三埋置離散場放大器具有該第一極性方向。
42. 依據申請專利範圍第1項所述的畫素，其中該第一色分量第一色點係為一半透半反射性色點。
43. 依據申請專利範圍第1項所述的畫素，其中該第一埋置離散場放大器係使用一透明材料製成。
44. 依據申請專利範圍第1項所述的畫素，其中該第一埋置離散場放大器係使用一不透明材料製成。