TW201322224A - 顯示器資料驅動電路之源極隨耦器電路及其方法 - Google Patents

顯示器資料驅動電路之源極隨耦器電路及其方法 Download PDF

Info

Publication number
TW201322224A
TW201322224A TW100142412A TW100142412A TW201322224A TW 201322224 A TW201322224 A TW 201322224A TW 100142412 A TW100142412 A TW 100142412A TW 100142412 A TW100142412 A TW 100142412A TW 201322224 A TW201322224 A TW 201322224A
Authority
TW
Taiwan
Prior art keywords
control
voltage
transistor
source follower
terminal
Prior art date
Application number
TW100142412A
Other languages
English (en)
Other versions
TWI564855B (zh
Inventor
Chih-Lung Lin
Che-Wei Tung
Mao-Hsun Cheng
Chia-En Wu
Original Assignee
Univ Nat Cheng Kung
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Univ Nat Cheng Kung filed Critical Univ Nat Cheng Kung
Priority to TW100142412A priority Critical patent/TWI564855B/zh
Publication of TW201322224A publication Critical patent/TW201322224A/zh
Application granted granted Critical
Publication of TWI564855B publication Critical patent/TWI564855B/zh

Links

Landscapes

  • Liquid Crystal Display Device Control (AREA)
  • Amplifiers (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

本發明係揭露一種源極隨耦器電路及其方法，該源極隨耦器包含一驅動電晶體，具一第一端及一控制端，以及一第一主動負載，電連接於該第一端，用以消除該控制端之一浮接點與記錄該驅動電晶體之一臨界電壓。

Description

顯示器資料驅動電路之源極隨耦器電路及其方法
本發明涉及資料驅動電路之源極隨耦器電路，尤指一種用於顯示器資料驅動電路之源極隨耦器電路。
傳統資料驅動電路中通常以CMOS製程之單增益運算放大器IC作為類比緩衝電路，然而低溫多晶矽薄膜電晶體載子移動率較低且特性變異大，因此不適合製作運算放大器電路。相較於此，源極隨耦器架構簡單、可透過設計避免元件不匹配的問題，是做為資料驅動電路之類比緩衝器的良好選擇。
第一圖是一傳統的類比緩衝器應用於面板資料驅動電路系統之示意圖。在第一圖中顯示一薄膜電晶體-液晶顯示器面板(TFT-LCD panel)1，包括一掃描驅動器(scan driver)與一資料驅動電路(data driver)11，其中該資料驅動電路11包括移位暫存器及資料拴鎖、類比數位轉換器(DAC)與複數個類比緩衝器，其中該內插圖所顯示之類比緩衝器111為一傳統的源極隨耦器式之類比緩衝器，該類比緩衝器111包括閘極電連接一資料線之驅動TFT，一閘極接收一偏壓Vbias之第二電晶體，以及一端電連接於該類比緩衝器111之輸出端，而另一端接地之一負載電容CL。
傳統的源極隨耦器電路易產生電容耦合不完全以及驅動電晶體之閘極端浮接的現象，致具有驅動電晶體閘極端因受自身寄生電容的時脈饋入效應而造成電壓誤上升之缺點，實為本領域一亟待解決的問題。
職是之故，發明人鑒於習知技術之缺失，乃思及改良發明之意念，終能發明出本案之「顯示器資料驅動電路之源極隨耦器電路及其方法」。
本案之主要目的在於提供一種源極隨耦器電路，能夠補償驅動電晶體臨界電壓的變異，利用主動負載紀錄驅動電晶體閘極端電壓，以解決傳統源極隨耦器電路電容耦合不完全以及閘極端浮接的問題。本發明所提出的源極隨耦器電路利用電路操作來自我補償因臨界電壓變異所導致輸出電壓的不一致性，使得面板顯示均勻，亮度一致，增加資料驅動電路的輸出穩定。
本案之又一主要目的在於提供一種源極隨耦器電路，包含一驅動電晶體，具一控制端、一第一端與一第二端，一輸出點，電連接於該第二端，一第一主動負載，電連接於該輸出點，用以消除該輸出點之一次臨界電流(subthreshold current)，以及一第二主動負載，電連接於該第一端，用以消除該控制端之一浮接點(floating point)與記錄該驅動電晶體之一臨界電壓(threshold voltage)。
本案之下一主要目的在於提供一種源極隨耦器電路，包含一驅動電晶體，具一第一端及一控制端，以及一第一主動負載，電連接於該第一端，用以消除該控制端之一浮接點與記錄該驅動電晶體之一臨界電壓。
本案之再一主要目的在於提供一種用於一源極隨耦器電路之控制方法，包含下列之步驟：提供一具一控制端、一第一端與一第二端之驅動電晶體、一電連接於該第二端之輸出點、一電連接於該輸出點、具一資料電壓輸入端且接收一第一與一第二控制訊號之控制電路與一電連接於該第一端且具一彼此電連接於一第一節點之一第一與一第二控制電晶體之第一主動負載，其中該第一與該第二控制電晶體各具一控制端；當該第一控制訊號為一低電位且該第二控制訊號為一高電位時，使該驅動電晶體之該控制端之一電壓值被重置為一電源電壓值、該輸出點之一電壓值為該第一控制電晶體之該控制端之一電壓值及該資料電壓輸入端之一電壓值為該第二控制電晶體之該控制端之一電壓值，且此時該第一節點之一電壓值是由流經該第一與該第二控制電晶體各自之一飽和區電流所共同決定並被紀錄；以及當該第一控制訊號為該高電位且該第二控制訊號為該低電位時，使該第一控制電晶體之該控制端之該電壓值為該電源電壓值及該第二控制電晶體之該控制端之該電壓值為該被紀錄之該第一節點之該電壓值，且該第一節點之該電壓值之一新值是由流經該第一與該第二控制電晶體各自之該飽和區電流所共同決定並被紀錄。
為了讓本發明之上述目的、特徵、和優點能更明顯易懂，下文特舉較佳實施例，並配合所附圖式，作詳細說明如下：
第二圖(a)為依據本發明之較佳實施例所提出之源極隨耦器電路的電路圖，而第二圖(b)為依據本發明之較佳實施例所提出之源極隨耦器電路的控制訊號時序圖。本發明所提出之源極隨耦器電路211是由兩條訊號線(SW1,SW2)驅動。在第二圖(a)中，T1為主要驅動電晶體，T2為消除輸出點次臨界電流的(第一)主動負載，T3及T4則是用以消除T1閘極端的浮接點並紀錄T1臨界電壓的(第二)主動負載2112。其餘的電晶體(T5-T12)則是作為該源極隨耦器電路211的開關控制元件2111。VIN為資料電壓輸入端，Cs為儲存電容，而CLOAD則是資料線等效負載電容。如第二圖(a)所示之源極隨耦器電路211，其操作步驟共分為兩個階段，詳細的流程如第三圖(a)與第三圖(b)所示：
一、重置階段：
如第三圖(a)所示，當重置階段時，訊號線SW1為高電位，而訊號線SW2為低電位。此時T1的閘極端會被重置為VDD，而節點P此時的電壓可由流經T1及T2的飽和區電流公式得到：。其推導過程如下列公式所示：
節點P的電壓為T3的閘極端電壓，而VIN為T4的閘極端電壓。節點Q在此階段的電壓可由流經T3和T4的飽和區電流公式得到，並被紀錄在該儲存電容CS中，供下個階段利用：。其推導過程如下列公式所示：
上兩式中，K1至K4為T1至T4的電晶體相關參數。VP1及VQ1表示P點及Q點在第一階段的電壓。VBIAS為偏壓於主動負載T2閘極端的電壓，VGATE_T3及VGATE_T4分別表示T3及T4的閘極端電壓，而VTH1至VTH4表示T1到T4的臨界電壓。其中T3及T4擁有相同寬長比設計，因此K3=K4。
二、資料電壓輸出階段：
如第三圖(b)所示，在資料電壓輸出階段，訊號線SW1為低電位，SW2為高電位。T3的閘極端電壓為VDD，而T4的閘極端電壓則變為上一階段記錄於儲存電容CS的值VQ1。Q點的新電壓VQ2由T3及T4新的閘極端電壓共同決定，同樣由流經T3和T4的飽和區電流公式可得：。其推導過程如下列公式所示：
。接著新的節點Q的電壓VQ2被送至T1的閘極端，並與T2的閘極端偏壓VBIAS共同決定節點P的輸出電壓VP2(VOUT)，推導過程如下所示：
第四圖即為依據本發明之較佳實施例所提出之源極隨耦器電路的輸入電壓對輸出電壓之關係圖，從第四圖中可發現依據本發明之較佳實施例所提出之源極隨耦器電路的輸入電壓對輸出電壓之關係圖(見電路二之輸出電壓)與理想資料電壓呈現出高度的一致性。模擬結果中最大的誤差為當輸入電壓在2 V時，輸出電壓為2.16 V。因此依據本發明之較佳實施例所提出之源極隨耦器電路針對每筆資料電壓的輸出誤差皆能夠控制在0.16 V以下，結果可由第五圖中之輸入電壓對輸出誤差(偏移電壓)的模擬情形得知。本設計能有效消除低溫多晶矽元件之臨界電壓對輸出所造成的影響。本發明並進行了蒙地卡羅模擬分析，以了解驅動電晶體臨界電壓變異對此電路造成之影響。第六圖所示為三個不同的資料電壓(Vin=2V/5V/7V)輸入時所對應的輸出波形圖，其中模擬分析的參數設定為臨界電壓基準值1.88 V、標準差18%(約±0.33 V之變異量)，而模擬所得最大輸出誤差為0.25 V。其中環繞Vin=2V/5V/7V的三個環狀是表示蒙地卡羅分析的資料範圍。由第六圖中輸出資料所表現出的一致性，可証明此電路能有效降低因驅動電晶體之臨界電壓變異對輸出電壓所造成的誤差。第七圖(a)及第七圖(b)所示分別為傳統源極隨耦器以及依據本發明之較佳實施例所提出源極隨耦器電路在資料電壓輸出階段的閘極端電壓波形圖。由第七圖(a)之內插圖可知因傳統架構之源極隨耦器(包括驅動TFT、Ccouple、資料線、三個切換開關與寄生電容CGS，其中該驅動TFT之閘極與該Ccouple電連接於一節點A，該源極隨耦器接收一輸入電壓Vin與一電源電壓VDD)的驅動電晶體的閘極端為浮接狀態，使其電壓受寄生電容CGS影響，造成電壓不斷上升的趨勢。然而依據本發明之較佳實施例所提出之源極隨耦器電路的設計消除了驅動電晶體閘極端的浮接現象，使閘極端電壓不再受寄生電容CGS的直接影響。另一方面，所提出之電路的閘極端電壓能夠長時間的維持在定值，以進一步確保輸出電壓的穩定性。
實施例：
1.一種源極隨耦器電路，包含：一驅動電晶體，具一控制端、一第一端與一第二端；一輸出點，電連接於該第二端；一第一主動負載，電連接於該輸出點，用以消除該輸出點之一次臨界電流(subthreshold current)；以及一第二主動負載，電連接於該第一端，用以消除該控制端之一浮接點(floating point)與記錄該驅動電晶體之一臨界電壓(threshold voltage)。
2.根據實施例1所述之源極隨耦器電路，更包括一電連接於該輸出點、該控制端、該第一端、該第二端與該第二主動負載之控制電路，用以控制該源極隨耦器電路處於一重置階段或一資料電壓輸出階段，其中該驅動電晶體之該第一端接收一電源電壓，當該源極隨耦器電路處於該資料電壓輸出階段時，該輸出點輸出一輸出電壓；以及當該源極隨耦器電路處於該重置階段時，該控制端之一電壓被重置為該電源電壓，且該輸出點被該控制電路隔離而不輸出該輸出電壓。
3.根據實施例1或2所述之源極隨耦器電路，其中該第一負載電路包括一具一控制端、一第一端與一第二端之第一控制電晶體，該第二負載電路包括各具一控制端、一第一端與一第二端之一第二與一第三控制電晶體，該第一控制電晶體之該第一端電連接於該輸出端，該第一控制電晶體之該第二端接地，該第一控制電晶體之該控制端接收一偏壓電壓，該第二控制電晶體之該第一端電連接於該驅動電晶體之該第一端，該第二控制電晶體之該第二端電連接於該第三控制電晶體之該第一端與該控制電路，該第三控制電晶體之該第二端接地，該第二與該第三控制電晶體之各該控制端均電連接於該控制電路，其中各該電晶體均為一金氧半場效電晶體(MOSFET)，各該控制端均為一閘極，各該第一端均為一汲極，且各該第二端均為一源極。
4.一種源極隨耦器電路，包含：一驅動電晶體，具一第一端及一控制端；以及一第一主動負載，電連接於該第一端，用以消除該控制端之一浮接點(floating point)與記錄該驅動電晶體之一臨界電壓(threshold voltage)。
5.根據實施例4所述之源極隨耦器電路，更包括：一輸出點；一第二主動負載，電連接於該輸出點，用以消除該輸出點之一次臨界電流(subthreshold current)；以及一控制電路，電連接於該輸出點、該控制端、該第一端、該第二端與該第一主動負載，用以控制該源極隨耦器電路處於一重置階段或一資料電壓輸出階段，其中該驅動電晶體更包括一電連接於該輸出點之第二端，並接收一電源電壓，當該源極隨耦器電路處於該資料電壓輸出階段時，該輸出點輸出一輸出電壓；以及當該源極隨耦器電路處於該重置階段時，該控制端之一電壓被重置為該電源電壓，且該輸出點被該控制電路隔離而不輸出該輸出電壓。
6.一種顯示器資料驅動電路，包含：一類比緩衝電路，其中該類比緩衝電路為一如實施例1所示之源極隨耦器電路。
7.一種顯示器資料驅動電路，包含：一類比緩衝電路，其中該類比緩衝電路為一如實施例4所示之源極隨耦器電路。
8.一種用於一源極隨耦器電路之控制方法，包含下列之步驟：提供一具一控制端、一第一端與一第二端之驅動電晶體、一電連接於該第二端之輸出點、一電連接於該輸出點、具一資料電壓輸入端且接收一第一與一第二控制訊號之控制電路與一電連接於該第一端且具一彼此電連接於一第一節點之一第一與一第二控制電晶體之第一主動負載，其中該第一與該第二控制電晶體各具一控制端；當該第一控制訊號為一低電位且該第二控制訊號為一高電位時，使該驅動電晶體之該控制端之一電壓值被重置為一電源電壓值、該輸出點之一電壓值為該第一控制電晶體之該控制端之一電壓值及該資料電壓輸入端之一電壓值為該第二控制電晶體之該控制端之一電壓值，且此時該第一節點之一電壓值是由流經該第一與該第二控制電晶體各自之一飽和區電流所共同決定並被紀錄；以及當該第一控制訊號為該高電位且該第二控制訊號為該低電位時，使該第一控制電晶體之該控制端之該電壓值為該電源電壓值及該第二控制電晶體之該控制端之該電壓值為該被紀錄之該第一節點之該電壓值，且該第一節點之該電壓值之一新值是由流經該第一與該第二控制電晶體各自之該飽和區電流所共同決定並被紀錄。
9.根據實施例8所述之方法，其中該源極隨耦器電路更包括一電連接於該輸出點且具一第三控制電晶體之第二主動負載，該方法更包括下列之步驟：當該第一控制訊號為該低電位且該第二控制訊號為該高電位時，透過該控制電路使該輸出點被隔離而不輸出該輸出點之該電壓值；以及當該第一控制訊號為該高電位且該第二控制訊號為該低電位時，使該驅動電晶體之該控制端之該電壓值為該第一節點之該電壓值之該新值與該第三控制電晶體之一偏壓值所共同決定，且該輸出點之該電壓值為該資料電壓輸入端之該電壓值。
10.根據實施例8或9所述之方法，其中該第三控制電晶體更包括一控制端，該偏壓值為該控制端之一偏壓值，當該第一控制訊號為該低電位且該第二控制訊號為該高電位時，該輸出點之該電壓值=該電源電壓值-VTV1-(K2/K1)1/2(該控制端之該偏壓值-VTV4)，該第一節點之該電壓值=該輸出點之該電壓值-VTV2+VTV3-該資料電壓輸入端之該電壓值，當該第一控制訊號為該高電位且該第二控制訊號為該低電位時，該第一節點之該電壓值=VTV1+(K2/K1)1/2(該控制端之該偏壓值-VTV4)+該資料電壓輸入端之該電壓值，其中VTV1~VTV4為該驅動電晶體與該第一至該第三控制電晶體各自之臨界電壓，且K1與K2為該驅動電晶體與該第三控制電晶體各自之相關參數。
綜上所述，本發明提供一種源極隨耦器電路，能夠補償驅動電晶體臨界電壓的變異，利用主動負載紀錄驅動電晶體閘極端電壓，以解決傳統源極隨耦器電路電容耦合不完全以及閘極端浮接的問題。本發明所提出的源極隨耦器電路利用電路操作來自我補償因臨界電壓變異所導致輸出電壓的不一致性，使得面板顯示均勻，亮度一致，增加資料驅動電路的輸出穩定，故其確實具有進步性與新穎性。
是以，縱使本案已由上述之實施例所詳細敘述而可由熟悉本技藝之人士任施匠思而為諸般修飾，然皆不脫如附申請專利範圍所欲保護者。
1．．．傳統的薄膜電晶體-液晶顯示器面板
11．．．資料驅動電路
111．．．傳統的源極隨耦器式之類比緩衝器
211．．．依據本發明構想之源極隨耦器電路
2111．．．開關控制元件
2112．．．主動負載
第一圖：其係顯示一傳統的類比緩衝器應用於面板資料驅動電路系統之電路示意圖；
第二圖(a)：其係顯示一依據本發明之較佳實施例所提出之源極隨耦器電路的電路圖；
第二圖(b)：其係顯示一依據本發明之較佳實施例所提出之源極隨耦器電路的控制訊號時序圖；
第三圖(a)與第三圖(b)：其係分別顯示一如第二圖(a)所示之源極隨耦器電路其重置階段之操作步驟的詳細流程的電路示意圖與其資料電壓輸出階段之操作步驟的詳細流程的電路示意圖；
第四圖：其係顯示一依據本發明之較佳實施例所提出之源極隨耦器電路的輸入電壓對輸出電壓之關係圖；
第五圖：其係顯示一依據本發明之較佳實施例所提出之源極隨耦器電路的輸入電壓對輸出誤差(偏移電壓)的模擬情形；
第六圖：其係顯示一依據本發明之較佳實施例所提出之源極隨耦器電路在採行蒙地卡羅分析而以三個不同的資料電壓輸入時所對應的輸出波形圖；以及
第七圖(a)與第七圖(b)：其係分別顯示一傳統之源極隨耦器與一依據本發明之較佳實施例所提出之源極隨耦器電路在資料電壓輸出階段的閘極端電壓波形圖。
211．．．依據本發明構想之源極隨耦器電路
2111．．．開關控制元件
2112．．．主動負載

Claims (10)

  1. 一種源極隨耦器電路，包含：一驅動電晶體，具一控制端、一第一端與一第二端；一輸出點，電連接於該第二端；一第一主動負載，電連接於該輸出點，用以消除該輸出點之一次臨界電流(subthreshold current)；以及一第二主動負載，電連接於該第一端，用以消除該控制端之一浮接點(floating point)與記錄該驅動電晶體之一臨界電壓(threshold voltage)。
  2. 如申請專利範圍第1項所述之源極隨耦器電路，更包括一電連接於該輸出點、該控制端、該第一端、該第二端與該第二主動負載之控制電路，用以控制該源極隨耦器電路處於一重置階段或一資料電壓輸出階段，其中該驅動電晶體之該第一端接收一電源電壓，當該源極隨耦器電路處於該資料電壓輸出階段時，該輸出點輸出一輸出電壓；以及當該源極隨耦器電路處於該重置階段時，該控制端之一電壓被重置為該電源電壓，且該輸出點被該控制電路隔離而不輸出該輸出電壓。
  3. 如申請專利範圍第2項所述之源極隨耦器電路，其中該第一負載電路包括一具一控制端、一第一端與一第二端之第一控制電晶體，該第二負載電路包括各具一控制端、一第一端與一第二端之一第二與一第三控制電晶體，該第一控制電晶體之該第一端電連接於該輸出端，該第一控制電晶體之該第二端接地，該第一控制電晶體之該控制端接收一偏壓電壓，該第二控制電晶體之該第一端電連接於該驅動電晶體之該第一端，該第二控制電晶體之該第二端電連接於該第三控制電晶體之該第一端與該控制電路，該第三控制電晶體之該第二端接地，該第二與該第三控制電晶體之各該控制端均電連接於該控制電路，其中各該電晶體均為一金氧半場效電晶體(MOSFET)，各該控制端均為一閘極，各該第一端均為一汲極，且各該第二端均為一源極。
  4. 一種源極隨耦器電路，包含：一驅動電晶體，具一第一端及一控制端；以及一第一主動負載，電連接於該第一端，用以消除該控制端之一浮接點(floating point)與記錄該驅動電晶體之一臨界電壓(threshold voltage)。
  5. 如申請專利範圍第4項所述之源極隨耦器電路，更包括：一輸出點；一第二主動負載，電連接於該輸出點，用以消除該輸出點之一次臨界電流(subthreshold current)；以及一控制電路，電連接於該輸出點、該控制端、該第一端、該第二端與該第一主動負載，用以控制該源極隨耦器電路處於一重置階段或一資料電壓輸出階段，其中該驅動電晶體更包括一電連接於該輸出點之第二端，並接收一電源電壓，當該源極隨耦器電路處於該資料電壓輸出階段時，該輸出點輸出一輸出電壓；以及當該源極隨耦器電路處於該重置階段時，該控制端之一電壓被重置為該電源電壓，且該輸出點被該控制電路隔離而不輸出該輸出電壓。
  6. 一種顯示器資料驅動電路，包含：一類比緩衝電路，其中該類比緩衝電路為一如申請專利範圍第1項所示之源極隨耦器電路。
  7. 一種顯示器資料驅動電路，包含：一類比緩衝電路，其中該類比緩衝電路為一如申請專利範圍第4項所示之源極隨耦器電路。
  8. 一種用於一源極隨耦器電路之控制方法，包含下列之步驟：提供一具一控制端、一第一端與一第二端之驅動電晶體、一電連接於該第二端之輸出點、一電連接於該輸出點、具一資料電壓輸入端且接收一第一與一第二控制訊號之控制電路與一電連接於該第一端且具一彼此電連接於一第一節點之一第一與一第二控制電晶體之第一主動負載，其中該第一與該第二控制電晶體各具一控制端；當該第一控制訊號為一低電位且該第二控制訊號為一高電位時，使該驅動電晶體之該控制端之一電壓值被重置為一電源電壓值、該輸出點之一電壓值為該第一控制電晶體之該控制端之一電壓值及該資料電壓輸入端之一電壓值為該第二控制電晶體之該控制端之一電壓值，且此時該第一節點之一電壓值是由流經該第一與該第二控制電晶體各自之一飽和區電流所共同決定並被紀錄；以及當該第一控制訊號為該高電位且該第二控制訊號為該低電位時，使該第一控制電晶體之該控制端之該電壓值為該電源電壓值及該第二控制電晶體之該控制端之該電壓值為該被紀錄之該第一節點之該電壓值，且該第一節點之該電壓值之一新值是由流經該第一與該第二控制電晶體各自之該飽和區電流所共同決定並被紀錄。
  9. 如申請專利範圍第8項所述之方法，其中該源極隨耦器電路更包括一電連接於該輸出點且具一第三控制電晶體之第二主動負載，該方法更包括下列之步驟：當該第一控制訊號為該低電位且該第二控制訊號為該高電位時，透過該控制電路使該輸出點被隔離而不輸出該輸出點之該電壓值；以及當該第一控制訊號為該高電位且該第二控制訊號為該低電位時，使該驅動電晶體之該控制端之該電壓值為該第一節點之該電壓值之該新值與該第三控制電晶體之一偏壓值所共同決定，且該輸出點之該電壓值為該資料電壓輸入端之該電壓值。
  10. 如申請專利範圍第9項所述之方法，其中該第三控制電晶體更包括一控制端，該偏壓值為該控制端之一偏壓值，當該第一控制訊號為該低電位且該第二控制訊號為該高電位時，該輸出點之該電壓值=該電源電壓值-VTV1-(K2/K1)1/2(該控制端之該偏壓值-VTV4)，該第一節點之該電壓值=該輸出點之該電壓值-VTV2+VTV3-該資料電壓輸入端之該電壓值，當該第一控制訊號為該高電位且該第二控制訊號為該低電位時，該第一節點之該電壓值=VTV1+(K2/K1)1/2(該控制端之該偏壓值-VTV4)+該資料電壓輸入端之該電壓值，其中VTV1~VTV4為該驅動電晶體與該第一至該第三控制電晶體各自之臨界電壓，且K1與K2為該驅動電晶體與該第三控制電晶體各自之相關參數。
TW100142412A 2011-11-18 2011-11-18 顯示器資料驅動電路之源極隨耦器電路及其方法 TWI564855B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW100142412A TWI564855B (zh) 2011-11-18 2011-11-18 顯示器資料驅動電路之源極隨耦器電路及其方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW100142412A TWI564855B (zh) 2011-11-18 2011-11-18 顯示器資料驅動電路之源極隨耦器電路及其方法

Publications (2)

Publication Number Publication Date
TW201322224A true TW201322224A (zh) 2013-06-01
TWI564855B TWI564855B (zh) 2017-01-01

Family

ID=49032434

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100142412A TWI564855B (zh) 2011-11-18 2011-11-18 顯示器資料驅動電路之源極隨耦器電路及其方法

Country Status (1)

Country Link
TW (1) TWI564855B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109166528A (zh) * 2018-09-28 2019-01-08 昆山国显光电有限公司 像素电路及其驱动方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW583636B (en) * 2003-03-11 2004-04-11 Toppoly Optoelectronics Corp Source follower capable of compensating the threshold voltage
JP4271479B2 (ja) * 2003-04-09 2009-06-03 株式会社半導体エネルギー研究所 ソースフォロワ及び半導体装置
TWI296405B (en) * 2005-08-19 2008-05-01 Toppoly Optoelectronics Corp Source-follower type analogue buffer, driving method thereof, and display therwith

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109166528A (zh) * 2018-09-28 2019-01-08 昆山国显光电有限公司 像素电路及其驱动方法

Also Published As

Publication number Publication date
TWI564855B (zh) 2017-01-01

Similar Documents

Publication Publication Date Title
US9472155B2 (en) Gate driver circuit basing on IGZO process
TW561687B (en) Operational amplifier and its offset cancel circuit
US9489907B2 (en) Gate driver circuit basing on IGZO process
JP3934551B2 (ja) 半導体集積回路、液晶駆動装置および液晶表示システム
TWI352966B (en) Output buffer
US9461627B2 (en) Gate-drive-on-array circuit for use with oxide semiconductor thin-film transistors
US8289053B2 (en) Comparator circuit and display device provided with the same
TWI406221B (zh) 積體閘極驅動電路
TW200303644A (en) Electric circuit
US8648849B2 (en) Buffer circuit
TW201715501A (zh) 顯示面板、其製造方法與其驅動方法
TW200816625A (en) Level shifter circuit with reduced power consumption
JP2008112143A (ja) ソースフォロワー型アナログバッファ、その補償動作方法およびそれを用いたディスプレイ
JP2009219018A (ja) レベルシフタ回路
US7184285B2 (en) DC-DC conversion circuit
JP2010199841A (ja) アナログスイッチ回路
JP2013191911A (ja) アナログスイッチ
TWI564855B (zh) 顯示器資料驅動電路之源極隨耦器電路及其方法
US9454945B2 (en) Scanning circuit and display device
TW201804454A (zh) 輸出緩衝裝置
TW201616472A (zh) 具元件變異補償之驅動電路及其操作方法
TWI527017B (zh) 輸出緩衝器
CN113160766A (zh) 一种gip补偿电路及其控制方法
JP4050628B2 (ja) 電圧レベルシフタ及び表示装置
TWI789249B (zh) 靴帶式開關

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees