TW201316696A - 平行位元交錯器（一） - Google Patents

平行位元交錯器（一） Download PDF

Info

Publication number
TW201316696A
TW201316696A TW101117762A TW101117762A TW201316696A TW 201316696 A TW201316696 A TW 201316696A TW 101117762 A TW101117762 A TW 101117762A TW 101117762 A TW101117762 A TW 101117762A TW 201316696 A TW201316696 A TW 201316696A
Authority
TW
Taiwan
Prior art keywords
bit
bits
cyclic
swapping
column
Prior art date
Application number
TW101117762A
Other languages
English (en)
Other versions
TWI558108B (zh
Inventor
Mihail Petrov
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Publication of TW201316696A publication Critical patent/TW201316696A/zh
Application granted granted Critical
Publication of TWI558108B publication Critical patent/TWI558108B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2792—Interleaver wherein interleaving is performed jointly with another technique such as puncturing, multiplexing or routing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H03M13/116—Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices
    • H03M13/1165—QC-LDPC codes as defined for the digital video broadcasting [DVB] specifications, e.g. DVB-Satellite [DVB-S2]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1105—Decoding
    • H03M13/1131—Scheduling of bit node or check node processing
    • H03M13/1134—Full parallel processing, i.e. all bit nodes or check nodes are processed in parallel
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H03M13/116—Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/25—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM]
    • H03M13/255—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM] with Low Density Parity Check [LDPC] codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2703—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques the interleaver involving at least two directions
    • H03M13/271—Row-column interleaver with permutations, e.g. block interleaving with inter-row, inter-column, intra-row or intra-column permutations
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2957—Turbo codes and decoding
    • H03M13/296—Particular turbo code structure
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/35—Unequal or adaptive error protection, e.g. by providing a different level of protection according to significance of source information or by adapting the coding according to the change of transmission channel characteristics
    • H03M13/356—Unequal error protection [UEP]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6522—Intended application, e.g. transmission or communication standard
    • H03M13/6552—DVB-T2
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0041—Arrangements at the transmitter end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045—Arrangements at the receiver end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0057—Block codes
    • H04L1/0058—Block-coded modulation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0061—Error detection codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0071—Use of interleaving

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Abstract

位元交錯方法是對N個由Q位元之循環區塊所構成之QC LDPC碼字執行位元交換排列處理，且將經處理後之碼字分割成各由M個位元所構成之複數叢集字之，碼字被分割成N/M個區域，各叢集字係與N/M個區域中之任一個相關聯，而位元交換排列處理是使叢集字由相關聯之區域中之M個相異之循環區塊中各1位元所構成。

Description

平行位元交錯器(一) 發明之技術領域
本發明是有關於數位通訊領域，更詳細而言，是有關於利用類循環低密度同位檢查碼之位元交錯編碼調變系統用之位元交錯器。
背景技術
近年，在數位通訊領域中，使用位元交錯編碼調變(bit-interleaved Coding and modulation：BICM)系統(例如，參見非專利文獻1)。
BICM系統一般來說進行如下之3個步驟。
(1)例如利用類循環低密度同位檢查(quasi-CyCliC low-density parity CheCk：QC LDPC)編碼，將資料區塊編碼成為碼字。
(2)對碼字之位元進行位元交錯。
(3)將經位元交錯之碼字分割成由叢集之位元數所構成之叢集字，並令叢集字對映叢集。
先行技術文獻 非特許文獻
非專利文獻1：ETSI EN 302 755 V1.2.1(DVB-T2規格)
發明之概要
一般來說，希望對類循環低密度同位檢查碼之碼字進行之交錯更有效率。
本發明之目的是提供一種交錯方法，以使對對類循環低密度同位檢查碼之碼字進行之交錯更有效率。
為達成上述目的，本發明之位元交錯方法，係利用類循環低密度同位檢查碼之通訊系統中之位元交錯方法，前述位元交錯方法，包含：接收步驟，係可接收由分別以Q個位元所組成之N個循環區塊所構成之前述類循環低密度同位檢查碼之碼字者；位元交換排列步驟，係對前述碼字之位元實施置換該碼字之位元之排列順序的位元交換排列處理者；及分割步驟，係將前述位元交換排列處理實施後之前述碼字分割成複數之叢集字，該複數之叢集字係分別由M個位元組成且分別顯示2M個預定叢集點中之任一個者；前述位元交換排列處理實施前之前述碼字被分割成N/M個區域，各前述區域由M個前述循環區塊所組成，且各前述叢集字與N/M個前述區域中之任一個相關聯，前述位元交換排列步驟進行前述位元交換排列處理，使各前述叢集字為由相關聯之前述區域中之M個相異之前述循環區塊中之個別一個位元所形成之共計M個位元所構成者，且使各前述區域之全部位元只對映關聯於該區域之Q個前述叢集字。字字字字字
依本發明之位元交錯方法，可使對類循環低密度同位 檢查碼之碼字執行之交錯更有效率。
圖式簡單說明
第1圖係顯示一般的之BICM編碼器所包含之傳送器之構成之塊狀圖。
第2圖係顯示編碼率為1/2之類循環低密度同位檢查(quasi-CyCliC low-density parity CheCk：QC LDPC)編碼之同位檢查矩陣之一例之圖。
第3圖係顯示編碼率為2/3之重覆累加類循環低密度同位檢查(repeat-aCCumulate quasi-CyCliC low-density parity CheCk：RA QC LDPC)編碼之同位檢查矩陣之一例之圖。
第4圖係顯示行交換排列後之第3圖之RA QC LDPC編碼之同位檢查矩陣之圖。
第5圖係顯示行交換排列及同位交換排列後之第3圖之RA QC LDPC編碼之同位檢查矩陣之圖。
第6圖係說明8PAM編碼中編碼後之位元具有相異強健性水準之圖。
第7圖係顯示對應循環係數Q=8、1個低密度同位檢查碼字之循環區塊數N=12、1個叢集之位元數M=4之通常位元交錯器構成之塊狀圖。
第8(a)圖係顯示DVB-T2規格中利用之DVB-T2調變器之構成之塊狀圖。
第8(b)圖係顯示第8(a)圖中所示之DVB-T2調變器之BICM編碼器構成之塊狀圖。
第9(a)圖係顯示由12列之行-列交錯器所進行之16K編 碼(LDPC碼字長為16200位元之LDPC編碼)之碼字之位元之寫入處理之圖。
第9(b)圖係顯示對第9(a)圖中由行-列交錯器所寫入之碼字進行讀出處理之圖。
第10(a)圖係顯示由8列之行-列交錯器所進行之16K編碼之碼字之位元之寫入處理之圖。
第10(b)圖係顯示第10(a)圖中由行-列交錯器所寫入之碼字之位元進行行讀出處理之圖。
第11圖係顯示以DVB-T2規格為準之16QAM中16K編碼用之位元-胞多工解訊器之構成之塊狀圖。
第12圖係顯示以DVB-T2規格為準之64QAM中16K編碼用之位元-胞多工解訊器之構成之塊狀圖。
第13圖係顯示以DVB-T2規格為準之256QAM中16K編碼用之位元-胞多工解訊器之構成之塊狀圖。
第14圖係顯示8列之DVB-T2位元交錯器中對於16K編碼時可能發生問題之圖。
第15圖係顯示12列之DVB-T2位元交錯器中對於16K編碼時可能發生問題之圖。
第16圖係顯示8列之DVB-T2位元交錯器中對16K編碼適用列扭曲處理時可能發生問題之圖。
第17圖係顯示12列之DVB-T2位元交錯器中對16K編碼適用列扭曲處理時可能發生問題之圖。
第18(a)圖係說明發明者積極研究後所發現之可提供具高效率之交錯器之第1個條件之圖。
第18(b)圖係說明發明者積極研究後所發現之可提供具高效率之交錯器之第2個條件之圖。
第19圖係顯示本發明之一實施形態之交錯器之對映機能之圖。
第20圖係顯示本發明之一實施形態之交錯器之構成之塊狀圖。
第21(a)圖係顯示實施第20圖之區域交換排列之區域交換排列單元之一構成例之塊狀圖。
第21(b)圖係顯示第21(a)圖之區域交換排列單元所進行之對映機能之圖。
第22(a)圖係顯示實施第20圖之區域交換排列之區域交換排列單元之其他構成例之塊狀圖。
第22(b)圖係顯示第22(a)圖之區域交換排列單元所進行之對映機能之圖。
第23圖係顯示本發明之其他實施形態之交錯器之構成之塊狀圖。
第24圖係顯示第23圖之位元交錯器之一構成例之塊狀圖。
第25圖係顯示本發明另一其他實施形態之傳送器之一構成例之塊狀圖。
第26圖係顯示本發明另一其他實施形態之BICM編碼器之一套用例塊狀圖。
第27圖係顯示具有本發明另一其他實施形態之重覆BICM解碼器之接收器之一構成例之塊狀圖。
第28圖係顯示具有本發明另一其他實施形態之重覆BICM解碼器之接收器之一構成例之塊狀圖。
第29圖係顯示本發明之又一其他實施形態之重覆BICM解碼器之一套用例之塊狀圖。
<<達成發明之經過>>
第1圖是顯示包含有一般之位元交錯編碼調變(bit-interleaved Coding and modulation：BICM)編碼器之傳送器之構造之塊狀圖。第1圖所示之傳送器100具有輸入處理單元110、BICM編碼器(包含：低密度同位檢查(low-density parity CheCk：LDPC)編碼器120、位元交錯器130、叢集對映器140)、及調變器150。
輸入處理單元110將輸入位元串流轉換為預定長度之複數區塊。LDPC編碼器120利用LDPC編碼將區塊編碼成為碼字，再將碼字傳輸至位元交錯器130。位元交錯器130對LDPC碼字進行交錯處理，在進行交錯處理之後，分割為胞字(叢集字)之列。叢集對映器140將各胞字(叢集字)對映至叢集(例如QAM)之列。作為輸出端之一般之調變器150則包含自BICM編碼器之輸出至RF(Radio FrequenCy)電力増幅器為止之全部處理區塊。
LDPC編碼是由同位檢查行列(Parity-CheCk Matrix：PCM)所完全定義之線性錯誤修正碼。PCM是2元之稀疏矩陣，表示碼字位元(又稱為變數節點)與同位檢查(又稱為檢查節點)之連結(ConneCtion)。PCM之列及行，分別對應變 數節點及檢查節點。變數節點與檢查節點之結合，在PCM之中以「1」之要素來表示。
LDPC編碼中，存在有被稱為類循環低密度同位檢查(quasi-CyCliC lowdensityparity CheCk：QC LDPC)編碼之種類。QC LDPC編碼之構成特別適合套用於硬體。實際上，現今之規格多半是利用QC LDPC編碼。QC LDPC編碼之PCM是具有複數之循環矩陣之特殊構成。循環矩陣係指各行為其前一行之要素循環移位一次之正方矩陣，且重合之斜列(folded diagonal)存在有1個、2個或更多者。各循環矩陣之大小為Q×Q。在此之Q被稱為QC LDPC編碼之循環係數(CyCliC faCtor)。藉由如上述之類循環構造，可並列處理Q個檢查節點，因此，為了進行有效率之硬體套用，QC LDPC編碼是明顯有利之編碼。
第2圖是舉例顯示循環係數Q=8之QC LDPC編碼之PCM之圖。又，第2圖及後述之第3~第5圖中，最小之1個四角形代表PCM之1個要素，其中塗黑之四角要素為「1」，而其他之要素為「0」。此PCM具有1個或2個重合斜列之循環矩陣。此QC LDPC編碼將8×6=48位元之區塊編碼成為8×12=96位元之碼字。因此，此QC LDPC編碼之編碼率為48/96=1/2。碼字位元被分割為具有Q位元之複數區塊。循環係數Q位元之區塊在本說明書中稱為循環區塊(或循環群)。
QC LDPC編碼中存在被稱為有重覆累加類循環低密度同位檢查(repeat-aCCumulate quasi-CyCliC low-density parity CheCk：RAQC LDPC)編碼之特殊種類。RA QCLDPC編碼被認知為容易編碼，被採用於多種規格(例如DVB-S2規格、DVB-T2規格、DVB-C2規格等第二世代DVB規格)中。PCM之右側對應同位位元，該部分中之「1」要素之配置為梯狀構造。第3圖中例示編碼率為2/3之RA QC LDPC編碼之PCM。
又，DVB-T為Digital Video BroadCasting-Terrestrial之略稱，DVB-S2為Digital Video BroadCasting-SeCond Generation Satellite之略稱，DVB-T2是Digital Video BroadCasting-SeCond Generation Terrestrial之略稱，DVB-C2為Digital Video BroadCasting-SeCond Generation Cable之略稱。
藉由對第3圖所示之PCM進行置換此行之排列順序之簡單行交換排列，則如第4圖所示，成為除去同位部分之RA QC LDPC編碼之類循環構造。行交換排列只代表變更圖形上表現之意，完全並不影響編碼之定義。
藉由對第4圖所示進行行交換排列後之PCM之同位位元，進行置換位元之排列順序之適當交換排列，可使PCM之同位部分也具有類循環構造。此手法在本技術領域中為周知，在DVB-T2規格等中，使用同位交錯或同位交換排列等名稱。對第4圖所示之PCM進行同位交換排列可得之結果如第5圖所示。
通常，LDPC碼字中各位元之重要度各不同，而且叢集是隨著各位元其強健性水準(robust level)不同。將LDPC碼 字之位元直接，也就是不交錯即與對映叢集，並不能達到最佳性能。因此，令LDPC碼字之位元對映叢集之前，必須要交錯LDPC碼字之位元。
為達成此目的，如第1圖所示，LDPC編碼器120與叢集對映器141之間設有位元交錯器130。藉由用心設計位元交錯器130，可提高LDPC碼字之位元與藉由叢集來編碼後之位元間之關聯性，進而改善收訊性能。此性能通常是利用編碼錯誤率(Bit Error Rate：BER)來測定，此編碼錯誤率是SN比(Signal to Noise Ratio：SNR)之函數。
LDPC碼字中各位元之重要度相異之主要理由，是在於未必對全部之位元執行同樣次數之同位檢查。對碼字位元(變數節點)執行之同位檢查之次數(檢查節點之次數)越多，則重覆LDPC解碼處理中碼字位元之重要度越高。另一個理由是LDPC編碼之泰勒圖(Tanner Graph)表現中相對於循環之連結性(ConneCtivity)因變數節點而異。因此，即便對碼字位元執行同樣次數之同位檢查，碼字位元之重要度仍有相異之可能性。這些見解都是本技術領域中周知的。原則來說，與變數節點連結之檢查節點之數量大，將增加該變數節點之重要度。
特別是QC LDPC編碼時，Q位元之循環區塊中包含之全部位元皆經過同樣次數之同位檢查，泰勒圖中對於循環之連結性相同，因此具有同樣之重要度。
同樣地，叢集中經編碼之位元之強健性水準相異亦是周知之事實。例如複素直交振幅調變(quadrature amplitude modulation：QAM)叢集是由2個分別獨立之脈波振幅調變(pulse amplitude modulation：PAM)符號(symbol)所構成，其中一者對應實數部，另一者對應虛數部。2個PAM符號分別對與其同數M之位元進行編碼。如顯示利用格雷碼(Gray Code)之8PAM符號之第6圖所示，1個PAM符號中經編碼之位元之強健性水準互異。如此，強健性水準互異之原因，是由各位元(0或1)所定義之2個次集合(subset)間之距離隨著每個位元相異。此距離越大，則該位元之強健性水準或信賴度越高。第6圖中位元b3之強健性水準最高，位元b1之強健性水準最低。
因此，16QAM叢集對4個位元進行編碼，具有2個強健性水準。64QAM叢集對6個位元進行編碼，具有3個強健性水準。256QAM叢集對8個位元進行編碼，具有4個強健性水準。
本說明書利用以下之參數進行說明。
循環係數：Q=8
1個LDPC碼字之循環區塊數：N=12
1個叢集之位元數：M=4、即16QAM
上述參數中，1個LDPC碼字所對映之叢集數為Q×N=24。通常，參數Q及之選擇，是關於系統所支援之全部叢集，且必須在Q×N是M之倍數下進行。
第7圖是顯示對應上述參數之一般交錯器之構成之塊狀圖。第7圖中QB1、…、QB12為12個循環區塊，C1、…、C24為24個叢集字。在第7圖之例中，位元交錯器710對LDPC 碼字之96位元進行交錯。
以往之位元交錯器，已知有DVB-T2規格(ETSI EN302 755)者。DVB-T2規格是由電視規格DVB-T規格改良而成者，記載數位地面波電視播放用之第2世代基本傳輸系統。DVB-T2規格中，詳述數位電視服務及一般之資料傳輸時之頻道編碼調變系統。
第8(a)圖是顯示DVB-T2規格中利用之調變器(DVB-T2調變器)之構成之塊狀圖。8(a)圖所示之DVB-T2調變器800，具有輸入處理單元810、BICM編碼器820、框構築器(frame builder)830、及OFDM產生器840。
輸入處理單元810是將輸入位元串流轉換為預定長度之複數區塊。BICM編碼器820對輸入進行BICM處理。框構築器830利用自BICM編碼器820之輸入等，產生DVB-T2型式之傳輸框。OFDM產生器840對於DVB-T2型式之傳輸框構成，進行追加引示訊號、高速反傅立葉變換、插入保護區間(Guard Interval)等，輸出DVB-T2型式之發送訊號。
DVB-T2規格中利用之BICM，在ETSI規格EN 302755之第6章有說明。本說明書引用該規格，在此記述其說明。
第8(b)圖是顯示第8(a)圖所示之DVB-T2調變器之BICM編碼器820之構成之塊狀圖。但是，第8(b)圖中省略了BCH外編碼、叢集旋轉、胞交錯器、時間交錯器等。
BICM編碼器820具有LDPC編碼器821、位元交錯器(包含同位交錯器822、行-列交錯器823)、位元-胞多工解訊器824、及QAM對映器825。
LDPC編碼器821將利用LDPC編碼之區塊編碼成碼字。位元交錯器(同位交錯器822、行-列交錯器823)對碼字之位元進行置換其排列順序之交錯處理。位元-胞多工解訊器824係將經過交錯處理之碼字之位元多重分離成胞字(叢集字)。QAM對映器825將胞字(叢集字)對映至複QAM符號。又，複QAM符號又稱為胞(Cell)。實際上，位元-胞多工解訊器824亦可視為位元交錯器之一部分。此時，根據DVBT2規格之BICM編碼器可視為具有第1圖所示之標準構成。
DVB-T2規格中使用之LDPC編碼，是具有循環係數Q=360之RA QC LDPC編碼。DVB-T2規格中，定義有碼字長為16200位元及24800位元兩者。碼字長為16200位元之LDPC編碼及碼字長為64800位元之LDPC編碼，在本說明書中稱為16K編碼(或16K LDPC編碼)及64K編碼(或64K LDPC編碼)。1個碼字中包含之循環區塊數，在16K編碼時為45個，64K編碼時為180個。對應這2種區塊長(碼字長)而可使用之編碼，列舉在DVB-T2規格之ETSIEN 302 755之表A.1~表A.6。
位元交錯器只針對比QPSK更大之叢集使用，具有同位交錯器822、行-列交錯器823、及位元-胞多工解訊器824。又，DVB-T2規格之定義中，位元-胞多工解訊器824不包含於位元交錯器中。但是，由於本發明有關叢集對映前對LDPC編碼進行交錯，因此將位元-胞多工解訊器824也視為位元交錯之一部分來處理。
同位交錯器822如上述，(參見第4、第5圖)，為解明同位位元之類循環構造，故進行置換碼字之同位位元之排列順序之同位交換排列。
行-列交錯器823，在概念上之藉由將LDPC碼字之位元沿著交錯器矩陣之列寫入，並沿著行來讀出，以發揮機能。LDPC碼字中包含之最初之位元是最初被寫入、最初被讀出。行-列交錯器823將LDPC碼字之位元寫入之後、在開始讀出位元之前，對於該列進行將位元循環性移動預定數之位置。這在DVB-T2規格之中被稱為列扭曲(Column twisting)。與上述2個LDPC碼字長及各種叢集大小相對應之交錯器矩陣之列數NC及行數Nr如以下之表1所示。
除了256QAM叢集且16K編碼之場合外，列數NC是1個叢集之位元數之2倍。此例外之理由在於LDPC碼字長之16200是16、也就是不屬於256QAM叢集之位元數之2倍之倍數。
行-列交錯器823之16K編碼之碼字之位元之寫入處理及讀出處理，在列數為12之場合如第9(a)、(b)圖所示，而列數為8之場合則如第10(a)、(b)圖所示。各圖之中，小四角形分別對應LDPC碼字之1位元，實心四角形代表LDPC 碼字之前頭位元。箭頭表示位元寫入交錯器矩陣、以及自交錯器矩陣讀出時之順序。例如，交錯器矩陣之列數為12時，16K編碼之碼字之位元如第9(a)圖所示，以(行1、列1)、(行2、列1)、...、(行1350、列1)、(行1、列2)、...、(行1352、列12)之順序寫入，如第9(b)圖所示，以(行1、列1)、(行1、列2)、...、(行1、列12)、(行2、列1)、...、(行1350、列12)之順序讀出。又，列扭曲處理並未顯示於第9(a)圖、及第9(b)圖、及第10(a)、(b)圖之中。
在QAM對映前，位元-胞多工解訊器824藉由多重分離LDPC碼字以取得複數之列位元串流。串流之數量除了256QAM叢集中16K LDPC編碼之場合外，是1個QAM叢集中受到編碼之位元數M之2倍、也就是2×M。又，256QAM叢集中16KLDPC編碼之場合，串流之數量是1個QAM叢集中受到編碼之位元數M。1個叢集中受到編碼之M位元稱為胞字(或叢集字)。如下，16K LDPC編碼中，可從1個碼字取得之胞字之數量為16200/M。
QPSK之場合、8100胞
16QAM之場合、4050胞
64QAM之場合、2700胞
256QAM之場合、2025胞
如以上之表1，關於比QPSK更大之叢集，並列串流之數量相當於行-列交錯器之列數。關於16K LDPC編碼，對應16QAM叢集、64QAM叢集、256QAM叢集之位元-胞多工解訊器如第11圖、第12圖、第13圖所示。又，位元之標 記是利用DVB-T2規格者。
位元-胞多工解訊器如第11圖(第12圖、第13圖)所示，具有簡單多工解訊器(simple demultiplexer)1110(1210、1310)及多工解訊交換排列單元1120(1220、1320)。
位元-胞多工解訊器，是由簡單多工解訊器1110(1210、1310)對經過交錯處理之LDPC碼字進行單純之多重分離，再由多工解訊交換排列單元1120(1220、1320)對經過多重分離之並列位元串流進行置換其排列順序之交換排列處理。
但是，在使用行-列交錯器時(16QAM叢集以上)，由於並列位元串流之數量與行-列交錯器之列數相同，因此認知位元串流之交換排列與對行-列交錯器之列進行置換其排列順序之交換排列是同等的這點很重要。這就是可將位元-胞多工解訊器所進行之交換排列是為位元交錯器之一部分之理由。
本質上來說，DVB-T2規格中所利用之位元交錯器將附隨有2個問題。
第1個問題是，當LDPC碼字中循環區塊之數量不是位元交錯器矩陣之列數之倍數時，將損及其並列性之問題。若並列性降低，則延遲將增大。這在接收器中使用重覆BICM解碼時特別會成為問題。在DVB-T2規格下，幾種LDPC碼字長與叢集大小之組合會引起這個狀況。
第14圖及第15圖是顯示16K LDPC編碼中，各交錯器矩陣之列數為8及12時引起上述狀況之圖。16QAM叢集及 256QAM叢集中，使用8列之交錯器矩陣。64QAM叢集中，使用12列之交錯器矩陣。格子代表LDPC碼字，小四角形代表LDPC碼字之1位元，行對應循環區塊，列對應複數之循環區塊中相互具有同一位元指標之位元。實新的四角形代表交錯器矩陣之前頭行中之8位元及12位元。又，為容易瞭解，圖中是將1個循環區塊之位元數從360減為72來表示，但理解之程度不受此影響。
第2個問題是在DVB-T2規格中，位元交錯器之構成可能數量，受到位元交錯器矩陣之列數所限制。
DVB-T2位元交錯器之更進一步之問題，是交換排列之規則性以及並列性會因列扭曲處理而更進一步受到損害。第16圖及第17圖分別是顯示與第14圖及第15圖同樣之狀況，但在適用列扭曲處理這一點有所不同。16K LDPC編碼下交錯器矩陣為8列時，DVB-T2位元交錯器中使用之各列之列扭曲值為(0、0、0、1、7、20、20、21)。又，16K LDPC編碼下交錯器矩陣為12列時，DVB-T2位元交錯器中使用之各列之列扭曲值為(0、0、0、2、2、2、3、3、3、6、7、7)。
因此，有必要提供一種降低延遲、提高並列性之位元交錯器。該等特性在重覆BICM解碼中特別重要。
<<發明者所得之見識>>
發明者在積極研究之下，得知在滿足以下2個條件時，可提供一種非常有效率之交錯器。
(條件1)
各叢集字之M個位元，對映至LDPC碼字之M個相異之循環區塊。這與從LDPC碼字之M個相異之循環區塊將各1個位元逐個對映至叢集字是相當的。其概要如第18(a)圖所示。
(條件2)
被對映至M個循環區塊之全部叢集字，只被對映至該M個循環區塊中。這是由Q個位元所構成之M個之相異之循環區塊之M×Q個位元，全部都只被對映至Q個叢集字，是相當的。其概要如第18(b)圖所示。
藉由上述條件，恰好Q個叢集字將被對映至各M個循環區塊中。
<<實施形態>>
以下詳細說明滿足上述條件1、條件2之位元交錯器(平行位元交錯器)。又，以下對實質相同之處理內容、及進行同樣處理內容之構成單元、賦予同樣之標號。
本說明書之中，將由M個循環區塊所構成之各群，以及由Q個叢集字所構成之各群，稱為區域(或交錯器區域)。
第19圖及第20圖是顯示本發明之一實施形態中，對應上述參數(Q=8、M=4、N=12)且滿足條件1、條件2之位元交錯器所執行之對映機能之圖，以及顯示該位元交錯器之一構成例之塊狀圖。
第19圖及第20圖中、QC-LDPC編碼之碼字，分別是由Q=8個位元所構成之N=12個之循環區塊QB1~QB12所構成。24個叢集字分別由M=4個位元所構成，分別代表2M=16 個叢集點中之任一個。位元交錯器分為N/M=3個區域，24個叢集字係與N/M=3個區域中之任一個相關聯。
位元交錯器2000具有位元交換排列單元2010，位元交換排列單元2010是具有各自獨立(相互不依賴)動作之N/M(=3)個區域交換排列單元2021、2022、2023。又，亦可以不具有3個區域交換排列單元，而採用1個區域交換排列單元，並隨著時間經過切換處理對象，同時進行後述之3個區域交換排列處理。
區域交換排列單元(2021、2022、2023)是各自獨立(相互不依賴)地，自4個循環區塊(QB1~QB4、QB5~QB8、QB9~QB12)分別將各1個位元逐個對映至8個叢集字(C1~C8、C9~C16、C17~C24)，以對4個循環區塊共計32個位元進行置換其排列順序之區域交換排列處理。
上述之2個條件1、條件2只是保證位元交錯器被區分為N/M個並列區域。可在對該等並列區域進行之區域交換排列處理中，適用相同之交換排列規則，或適用相異之交換排列規則，或適用只有一部分相同之交換排列規則。
例如，區域交換排列單元可將循環區塊之Q個位元(LDPC解碼處理中重要度相等)對映至Q個叢集字之同位元指標之位元(強健性水準相等)。各循環區塊之中，Q個位元可依序或依照交換排列後之順序排列。以下利用第21(a)、(b)圖說明後者，並利用第22(a)、(b)圖說明前者。
第21(a)圖是顯示第20圖之區域交換排列單元之一構成例之圖。
區域交換排列單元2101具有循環區塊內交換排列單元2111~2114及行-列交換排列單元2131。又，可不具有4個循環區塊內交換排列單元，而利用例如1個循環區塊內交換排列單元，隨時間經過切換處理対象，同時進行後述之4個循環區塊內交換排列處理。
循環區塊內交換排列單元(2111~2114)對循環區塊(QB1~QB4)之Q個(8個)位元進行置換其排列順序之循環區塊內交換排列處理。對1個區域內之循環區塊進行之循環區塊內交換排列處理中，例如可適用相同之交換排列規則，或適用相異之交換排列規則，或適用只有一部分相同之交換排列規則。
行-列交換排列單元2131是對M×Q個(32個)位元進行此置換排列順序之行-列交換排列處理。詳細來說，行-列交換排列單元2131是進行與將M×Q個(32個)位元沿著Q列M行(8列4行)之矩陣之行方向寫入，並將寫入之M×Q個(32個)位元沿著列方向讀出之處理相當之行-列交換排列處理。又，行-列交換排列單元2131所進行之行-列交換排列處理，就是將第9(a)、(b)圖中之12列1350行改為Q列M行，且寫入處理之列方向改為行方向、讀出處理之行方向改為列方向之後者。
第21(b)圖是顯示第21(a)圖中區域交換排列單元所進行之對映機能之圖。第21(b)圖中，各叢集字之M=4個位元是以b1~b4來表示。
但是，區域交換排列處理中之循環區塊內交換排列處理也可以不執行。
第20圖之區域交換排列之另一例，也就是不執行循環區塊內交換排列處理之區域交換排列單元之一構成例及該由區域交換排列單元進行之對映機能如第第22(a)圖及第22(b)圖所示。區域交換排列單元2201具有行-列交換排列單元2131，只進行行-列交換排列處理。第22(b)圖中，各叢集字之M=4個位元代表以b1~b4來表示。
但是，亦可以對循環區塊QB5~QB8、QB9~QB12進行第21圖及第22圖中說明之區域交換排列。
本發明之另一實施形態中，位元交錯器在進行區域交換排列處理之前，付加性地對N個循環區塊進行置換其排列順序之循環區塊交換排列處理。付加性地進行循環區塊交換排列處理之位元交錯器之一構成例如第23圖所示。在此之循環區塊交換排列，是發揮與DVB-T2規格中之位元-胞多工解訊器所進行之交換排列同樣之角色。
第23圖所示之位元交錯器2300具有循環區塊交換排列單元2310及位元交換排列單元2010(包含區域交換排列單元2021~2023)。
循環區塊交換排列單元2310對循環區塊QB1~QB12進行置換其排列順序之循環區塊交換排列處理2311~2318。又，循環區塊交換排列處理2311~2318中利用之交換排列規則是相同。
對N個循環區塊進行之循環區塊交換排列，可藉此將LDPC碼字之位元對映至最適當之叢集之位元，因而有助於收訊性能之最佳化，特別有益。
第24圖是顯示第23圖之位元交錯器之一構成例之塊狀圖。第24圖之位元交錯器2400執行下述之階段A、B、C等3個交換排列處理。
階段A：循環區塊(間)交換排列
階段B：循環區塊內交換排列
階段C：行-列交換排列
在此，循環區塊(間)交換排列是置換構成碼字之N個循環區塊之排列順序之交換排列，循環區塊內交換排列是置換構成循環區塊之Q個位元之排列順序之交換排列，行-列交換排列是置換構成區域之M×Q個位元之排列順序之交換排列。
第24圖所示之位元交錯器2400具有循環區塊交換排列單元2310及位元交換排列單元2010(區域交換排列單元2101~2103)。區域交換排列單元2101(2102、2103)具有循環區塊內交換排列單元2111~2114(2115~2118、2119~2122)及行-列交換排列單元2131(2132、2133)。
位元交錯器2400藉由循環區塊交換排列單元2310進行循環區塊(間)交換排列(階段A)、藉由循環區塊內交換排列單元2111~2122進行循環區塊內交換排列(階段B)、藉由行-列交換排列單元2131~2133)進行行-列交換排列(階段C)。
亦可從第24圖所示之位元交錯器取組循環區塊內交換排列單元2111~2122，來構成位元交錯器使其不執行循環區塊內交換排列。又，位元交錯器亦可以不在循環區塊(間)交換排列之後執行循環區塊內交換排列，而在循環區塊(間) 交換排列之前執行，或在循環區塊(間)交換排列之前後執行。
又，複數之循環區塊內交換排列單元亦可以是相同之構成。因此，複數之循環區塊內交換排列單元可以由具有同一機能之資源(如硬體區塊等)來實現。又，複數之循環區塊內交換排列亦可以由循環性的移位處理來執行，此時，可套用於利用桶形移位器(Barrel shifter)等有效率之硬體。亦可以利用LDPC解碼器中使用之桶形移位器來套用。
以下利用第25圖，說明包含有可進行滿足條件1、條件2之位元交錯處理之位元交錯器之傳送器之一構成例。
第25圖是顯示本發明之又一其他實施形態之傳送器之一構成例之塊狀圖。第25圖中顯示之傳送器2500具有BICM編碼器(包含LDPC編碼器2510、位元交錯器2520、叢集對映器2530)及調變器2540。
LDPC編碼器2510利用QC-－LDPC編碼，將輸入區塊編碼成為碼字，再將碼字輸出至位元交錯器2520。
位元交錯器2520自LDPC編碼器2510接收QC-LDPC編碼之碼字。此碼字是由N=12個循環區塊所構成，各循環區塊由Q=8個位元所構成。而位元交錯器2520對碼字之位元進行置換其排列順序之位元交錯處理。位元交錯器2520將進行過位元交錯處理之碼字分割成各自由M=4個位元所構成，且各自代表2M=16個預定之叢集點中之任一個之複數叢集字，輸出至叢集對映器2530。但是，位元交錯器2520例如可執行第19圖至第22圖中說明之位元交換排列處理或 其變形，作為此位元交錯處理。或者，位元交錯器2520例如可在位元交換排列處理之外，更追加執行第23圖至第24圖中說明之循環區塊交換排列處理或其變形，以作為此位元交錯處理。
叢集對映器2530由位元交錯器2520接收叢集字，並對接收到之叢集字進行叢集對映處理。
調變器2740進行正交分頻多工(orthogonal frequenCy division multiplexing：OFDM)調變等，產生發送訊號。
以下利用第26圖，說明包含有可執行滿足條件1、條件2之位元交錯處理之位元交錯器之BICM編碼器之一套用例。
第26圖是顯示本發明又一個其他實施形態之BICM編碼器之一套用例之塊狀圖。第26圖之BICM編碼器2600是對應上述參數(Q=8、N=12、M=4)。
第26圖中所示之BICM編碼器2600，具有主記憶體2601、LDPC控制器2611、旋轉器2612、檢查節點處理器群2613、逆旋轉器2614、QB計數器2631、查找表2632、交錯器2633、暫存器群2634、交錯器2635、及對映器群2651。
第26圖中，考慮到Q=8，主記憶體2601之讀出是每次執行8位元，而檢查節點處理器群2613具有8個檢查節點處理器，對映器群2651存在有8個對映器。又，考慮到M=4，因此暫存器群2634具有4個暫存器。
主記憶體2601例如自輸入處理單元(圖未示)接收應發送之位元列，並儲存接收到之位元列。
LDPC控制器2611對主記憶體2601輸出讀出位址，藉此主記憶體2601從位元列之前頭開始逐次將8位元輸出至旋轉器2612。旋轉器2612受LDPC控制器2611控制，對主記憶體2601供應來之8位元進行預定數循環移位，再將循環移位後之8位元，逐個將各1位元輸出至檢查節點處理器群2613之各檢查節點處理器。各檢查節點處理器群2613之各檢查節點處理器，受LDPC控制器2611之控制對輸入來之1位元進行檢查節點處理後，將1位元之處理結果輸出至逆旋轉器2614。逆旋轉器2614受LDPC控制器2611之控制，對接收自檢查節點處理器群2613之8位元進行預定數循環移位，以抵消旋轉器2612所進行之循環移位，再將循環移位後之8位元輸出至主記憶體2601。LDPC控制器2611對主記憶體2601輸出寫入位址，如此主記憶體2601就儲存供應自逆旋轉器2614之8位元。但是，LDPC控制器2611、旋轉器2612、檢查節點處理器群2613、及逆旋轉器2614構成第25圖中之BICM編碼器之LDPC編碼器2510。
QB計數器2631是可從0計數到11者，且將計數值輸出至查找表2632。又，QB計數器2631之計數動作是考慮到N=12之結果。
查找表2632是記憶循環區塊交換排列規則之單純的查找表。也就是說查找表2632記錄有N=12個之循環區塊之讀出順序資訊(令各別相異之循環區塊分別對應QB計數器2631之12個計數值之資訊)。查找表2632對主記憶體2601輸出讀出位址，使供應自QB計數器2631之計數值所對應之1 個循環區塊之位元(Q=8個位元)可自主記憶體2601供應至交錯器2633。如此，主記憶體2601將QB計數器2631之計數值所對應之1個循環區塊之位元輸出至交錯器2633。又，藉由此查找表2632之處理，可實現循環區塊交換排列(階段A)。
交錯器2633對供應自主記憶體2601之1個循環區塊之位元進行預定數循環移位，輸出至暫存器群2634第1段之暫存器。又，藉由此交錯器2633之處理可實現循環區塊內交換排列(階段B)。不過，暫存器群2634之各暫存器在收到控制脈衝之時點儲存1個循環區塊之位元，且持續輸出所儲存之1個循環區塊之位元直到下一次收到控制脈衝為止。
對QB計數器2631之計數值「0」~「3」實施以上處理內容，則有4個循環區塊之位元(32個位元)輸入至交錯器2635。在此時點，交錯器2635對輸入來的4個循環區塊之位元進行交錯處理，並對對映器群2651之各對映器輸出1個叢集字之位元(M=4個位元)。藉由交錯處理，暫存器群2634之4個暫存器分別有1個位元、共計4個位元將供應至各對映器。又，藉由交錯器2635之處理可實現行-列交換排列(階段C)。
不過，QB計數器2631、查找表2632、交錯器2633、暫存器群2634、以及交錯器2635，構成第25圖中之BICM編碼器之位元交錯器2520。
對映器群2651之各對映器將供應自交錯器2635之4個位元對映至叢集，並輸出對映結果。不過，對映器群2651 構成第25圖中之BICM編碼器之叢集對映器2530。
對於1個碼字，前述一連串之處理在QB計數器2631之計數值「0」至「3」、「4」至「7」、「8」至「11」下共計執行了3次。
又，第26圖之套用例中，雖然包含有並列動作之Q個對映器，但亦可降低或提高並列度而套用於BICM編碼器。例如已知增加位元交錯器之並列交錯器區域之數量，也就是N/M，即可簡單地提高並列性。如此之方法，可藉由並列Q×N/M個對映器，以使並列化成為最大。位元交錯器有在沒有任何障礙之下套用如此之並列性之優點。
以下利用圖式說明一種，可自包含有可執行滿足滿足條件1、條件2之位元交錯處理之位元交錯器之傳送器接收訊號之接收器。
第27圖係顯示具有本發明之又一其他實施形態之非重覆BICM解碼器之接收器之一構成例之塊狀圖。接收器進行與傳送器相反之動作。
第27圖所示之接收器2700具有調變器2710及非重覆BICM解碼器(包含叢集反對映器2720及位元反交錯器2730、LDPC解碼器2740)。
解調器2710藉由OFDM等進行解調處理，並輸出解調處理結果。
非重覆BICM解碼器之叢集反對映器2720對來自調變器2710之輸入進行反對映處理，產生所謂的所謂軟位元列，並將產生之軟位元列輸出至叢集反對映器2730。各軟 位元是顯示各位元為0或1之機率之標尺。通常，軟位元是以對數概似比統計量(log-likelihood ratio statistiC：LLRs)來表示，其定義如下。
LLR(b)=ln〔p(b=0)/p(b=1)〕
p(b=0)表示位元b為0之機率，p(b=1)表示位元b為1之機率。不過，p(b=0)+p(b=1)成立。
位元反交錯器2730對於輸出自叢集反對映器2720之軟位元列，進行抵消第25圖之傳送器內之位元交錯器對位元列所執行之位元交錯處理，以復原排列順序之交錯處理(位元反交錯處理)。
LDPC解碼器2740接收來自位元反交錯器2730之經過位元反交錯之軟位元列，利用接收到之軟位元列進行LDPC解碼處理。
有一種可顯著地提高收訊性能之方法，是重覆BICM解碼處理。關於重覆BICM解碼器，以下利用第28圖來說明。
第28圖是顯示具有本發明之又一其他實施形態之重覆BICM解碼器之接收器之一構成例之塊狀圖。接收器是執行與傳送器相反之動作。
第28圖所示之接收器2800具有調變器2710、及重覆BICM解碼器(叢集反對映器2720、位元反交錯器2730、LDPC解碼器2740、減算單元2760、位元交錯器2750)。
第28圖之接收器2800執行由叢集反對映器2720所進行之叢集反對映處理、由位元反交錯器2730所進行之位元反交錯處理、由LDPC解碼器2740所進行之LDPC解碼處理。
LDPC解碼之重覆處理執行過1次或複數次之後，減算單元2760自LDPC解碼器2740之輸出減算LDPC解碼器2740之輸入，並將減算之結果取得之外部資訊(extrinsiC information)輸出至位元交錯器2750。位元交錯器2750對於外部資訊，執行與第25圖之傳送器內之位元交錯器對位元列所執行之位元交錯處理相同交錯規則之交錯處理。之後位元交錯器2750將經過交錯處理之外部資訊回饋至叢集反對映器2720。叢集反對映器2720將回饋來之外部資訊使用作為事前資訊(a-priori information)，算出信賴性高之LLR值。之後位元反交錯器2730對於新算出之LLR值，執行取消第25圖之傳送器內之位元交錯器對位元列所執行之位元交錯處理以回歸至原排列順序之交錯處理(位元反交錯處理)。LDPC解碼器2740利用經過位元反交錯處理之LLR值執行LDPC解碼處理。
如第28圖所示，重覆解碼之迴圈是由4個要素，即：叢集反對映器2720、位元反交錯器2730、LDPC解碼器2740、及位元交錯器2750所構成。位元反交錯器2730與位元交錯器2750之延遲非常低，理想上是零，且若構成簡易，則可有效率地套用於接收器。上述之位元反交錯器2730與位元交錯器2750，滿足兩個條件。
以下利用第29圖說明實現非常有效率之並列套用之重覆BICM解碼器之一套用例。
第29圖是顯示本發明之又一其他實施形態之BICM解碼器之一套用例之塊狀圖。第29圖之BICM解碼器2900對應 以上參數(Q=8、N=12、M=4)。
第29圖所示之BICM解碼器2900具有：主LLR記憶體2901、緩衝LLR記憶體2902、LDPC控制器2911、旋轉器2912、檢查節點處理器群2913、逆旋轉器2914、QB計數器2931、查找表2932、減算單元2933、交錯器2934、暫存器群2935、交錯器2936、反對映器群2937、反交錯器2938、暫存器群2939、反交錯器2940、及延遲單元2941。
第29圖中考慮到Q=8，主LLR記憶體2901及緩衝LLR記憶體2902之之讀出是每次執行8個LLR值，而檢查節點處理器群2913具有8個檢查節點處理器，反對映器群2937存在有8個反對映器。又，考慮到M=4，因此暫存器群2935、2972具有4個暫存器。
反對映器群2937之各反對映器，利用解調器(不圖示)之輸出進行反對映處理，並將取得之LLR值輸出至反交錯器2938。不過，反對映器群2937構成第28圖中之重覆BICM解碼器之叢集反對映器2720。
反交錯器2938對LLR值進行反交錯處理(抵消由傳送器在階段C所進行交錯之交錯處理)，並將反交錯後之LLR值輸出至暫存器群2939之各暫存器。不過，各暫存器分別儲存有1個循環區塊之LLR值(8個LLR值)。暫存器群2939將暫存器中儲存的1個循環區塊之LLR值依序被輸出至後段，而各暫存器之儲存內容將依序更新。反交錯器2940對供應來之1個循環區塊之LLR值(8個LLR值)進行交錯處理(抵消傳送器在階段B所進行交錯之交錯處理)，依查找表2932之儲 存內容(後述)寫入主LLR記憶體2901及緩衝LLR記憶體2902。又，藉由依照查找表2932之儲存內容寫入主LLR記憶體2901及緩衝LLR記憶體2902，可實現抵消由傳送器在階段A所進行交錯之交錯處理。
如此，主LLR記憶體2901記憶反交錯處理後之LLR值，LDPC解碼器(LDPC控制器2911、旋轉器2912、檢查節點處理器群2913、逆旋轉器2914)也可利用。LDPC解碼處理是進行1次或重覆複數次之重覆處理。LDPC解碼處理之各重覆之中，主LLR記憶體2901內之LLR值將被更新。為算出重覆BICM解碼處理所需之外部資訊，舊的LLR值儲存於緩衝LLR記憶體2902中。
在此，記載LDPC解碼器之處理。
LDPC控制器2911依據LDPC編碼之同位檢查矩陣，對主LLR記憶體2901輸出讀出位址，主LLR記憶體2901藉此將各1個循環區塊之LLR值依序逐個輸出至旋轉器2912。旋轉器2912受LDPC控制器2911所控制，對依序自主LLR記憶體2901供應來之1個循環區塊之LLR值進行預定數循環移位，再對檢查節點處理器群2913之各檢查節點處理器依序逐個輸出循環移位後之LLR值。各檢查節點處理器群2913之各檢查節點處理器受LDPC控制器2911控制，對依序輸入來之一連串LLR值進行檢查節點處理。接著，檢查節點處理器群2913之各檢查節點處理器受LDPC控制器2911控制，依序輸出檢查節點處理結果之一連串LLR值。逆旋轉器2914受LDPC控制器2911控制，對自檢查節點處理器群 2913依序取得之1個循環區塊之處理結果，進行預定數循環移位，以抵消旋轉器2912所執行之循環移位，再將循環移位後之處理結果依序輸出至主LLR記憶體2901。LDPC控制器2911依據LDPC編碼之同位檢查矩陣，對主LLR記憶體2901輸出寫入位址，如此，主LLR記憶體2901就儲存自逆旋轉器2914依序供應來之1個循環區塊之處理結果。LDPC控制器2911依據LDPC編碼之同位檢查矩陣，反覆執行以上之處理。
LDPC重覆處理執行預定次數之後，執行BICM重覆處理。LDPC及BICM重覆處理，分別又被稱為內在重覆處理及外在重覆處理。又，此2種類之重覆處理亦可重疊(overlap)套用。藉此，可提高收斂之速度。由於BICM及LDPC解碼處理在本技術領域中為周知，故省略詳細說明。
QB計數器2931是可從0計數到11者，且將計數值輸出至查找表2932。又，QB計數器2931之計數動作是考慮到N=12之結果。
查找表2932是記憶循環區塊交換排列規則之單純的查找表。也就是說查找表2932記錄有N=12個之循環區塊之讀出順序(寫入順序)資訊(令各別相異之循環區塊分別對應QB計數器2931之12個計數值之資訊)。查找表2932對主LLR記憶體2901及緩衝LLR記憶體2902輸出讀出位址，使供應自QB計數器2631之計數值所對應之1個LLR值可自主LLR記憶體2901及緩衝LLR記憶體2902供應至減算單元群2933。如此，主LLR記憶體2901及緩衝LLR記憶體2902將分 別對應QB計數器2931之計數值之1個循環區塊之LLR值輸出至減算單元2934。在此，由延遲單元2941進行延遲調整，使來自主LLR記憶體2901及緩衝LLR記憶體2902之LLR值之讀出位置，與寫入至主LLR記憶體2901與緩衝LLR記憶體2902之該LLR值之寫入位置一致。又，藉由此查找表2932之處理，可實現相當於循環區塊交換排列(階段A)之交換排列。
減算單元群之各減算單元2933，從主LLR記憶體2901之輸出減算緩衝LLR記憶體2902之輸出，並將減算所得結果之1個循環區塊之外部資訊(8個外部資訊)輸出至交錯器2934。
交錯器2934對供應自減算單元2933之1個循環區塊之外部資訊進行預定數循環移位，輸出至暫存器群2935之第1段之暫存器。又，藉由此交錯器2934之處理可實現相當於循環區塊內交換排列(階段B)之處理。不過，暫存器群2935之各暫存器在收到控制脈衝之時點儲存8個位元，且持續輸出所儲存之8個位元直到下一次收到控制脈衝為止。
對QB計數器2631之計數值「0」~「3」實施以上處理內容，則有4個循環區塊之外部資訊(32個外部資訊)輸入至交錯器2936。在此時點，交錯器2936對輸入來的4個循環區塊之位元進行交錯處理，並對反對映器群2937之各反對映器輸出1個叢集字之外部資訊(M=4個外部資訊)。藉由交錯處理，暫存器群2935之4個暫存器分別有1個、共計4個外部資訊將供應至反對映器群2951之各反對映器。又，藉由交 錯器2936之處理可實現相當於行-列交換排列(階段C)之處理。
不過，QB計數器2931、查找表2932、交錯器2934、暫存器群2935、以及交錯器2936，構成第28圖中之BICM編碼器之位元交錯器2750。
反對映器群2937之各反對映器使用供應自交錯器2936之4個外部資訊作為事前資訊，進行反對應處理，並將新的LLR值輸出至反交錯器2938。
反交錯器2938對LLR值進行反交錯處理(抵消由傳送器在階段C所進行交錯之交錯處理)，並將反交錯後之LLR值輸出至暫存器群2939之各暫存器。不過，各暫存器分別儲存有1個循環區塊之LLR值(8個LLR值)。暫存器群2939中，儲存於暫存器之1個循環區塊之LLR值依序輸出至後段，而各暫存器之儲存內容依序被更新。反交錯器2940對供應來之1個循環區塊之LLR值(8個LLR值)進行反交錯處理(抵消由傳送器在階段B所進行交錯之交錯處理)，輸出至主LLR記憶體2901及緩衝LLR記憶體2902。主LLR記憶體2901及緩衝LLR記憶體2902，從查找表2932透過延遲單元2941接收寫入位址，並依據接收到之寫入位址，儲存自反交錯器2940取得之1個循環區塊之LLR值(8個LLR值)。藉由依據查找表2932之寫入處理，可實現抵消傳送器在階段A所進行交錯之交錯處理(反交錯處理)。
對於1個碼字，前述一連串之處理在QB計數器2931之計數值「0」至「3」、「4」至「7」、「8」至「11」下共計執 行了3次。
但是，QB計數器2931、查找表2932、反交錯器2938、暫存器群2939、及反交錯器2940，是構成第28圖中BICM解碼器之位元反交錯器2730。
交錯器2934及反交錯器2940是可以重新構成，雖然需要相當的硬體成本，但可藉由細心的設計來將成本降至最低限度。交錯器2936及反交錯器2938是套用行-列交換排列者，此交換排列隨著預定之叢集大小是固定的，因此套用之成本低。
又，第29圖之套用例中，雖然包含有並列動作之Q個反對映器，但亦可降低或提高並列度而套用於BICM解碼器。例如已知增加位元交錯器之並列交錯器區域之數量，也就是N/M，即可簡單地提高並列性。如此之方法，可藉由並列Q×N/M個反對映器，以使並列化成為最大。上述之位元交錯器有在沒有任何障礙之下套用如此之並列性之優點。
<<補充1>>
本發明不受上述實施形態中說明之內容所限，為達成本發明之目的及與其有關聯或附屬之目的時，可以各種之形態來實施，例如，可以是如下之形態。
(1)在上述之實施形態中，是舉出參數是N=12、Q=8、M=4為例來說明，但參數N、M、Q之值並不受此限，只要N是M之倍數即可。又，在N為M之2以上之倍數時，位元交錯之處理可以分割在複數之區域執行。
(2)在上述之實施形態中，叢集是舉出16QAM(M=4) 為例來說明，但叢集除了QPSK或QAM等特定之調變方式以外，也可利用DVB-S2規格中所利用之圓形叢集或多次元叢集等各種調變方式。
(3)在上述之實施形態中說明之方法或装置，可藉軟體來實現，亦可藉硬體來實現，並不限於特定之形態。具體來說，上述之實施形態也可以由電腦、微處理器、微控制器等，以電腦可讀取之媒體上具體化之形態，來執行一種電腦可執行之命令，來執行上述之實施形態中說明過之方法或装置之全部步驟之方式來實現。又，上述之實施形態也可以特殊應用積體電路(AppliCation-speCifiC integrated CirCuit)或現場可編程輯閘陣列(Field-programmable gate array)之形態來實施。
<<補充2>>
以下說明本發明之位元交錯方法、位元交錯器、位元反交錯方法、位元反交錯器、及解碼器及其效果。
本發明之一態様之第1位元交錯方法，是利用類循環低密度同位檢查碼之通訊系統中之位元交錯方法，前述位元交錯方法包含：接收步驟，係接收由N個循環區塊所構成且各循環區塊分別由Q個位元所組成之前述類循環低密度同位檢查碼之碼字者；位元交換排列步驟，係對前述碼字之位元置換該碼字之位元順序者；及分割步驟，係將前述位元交換排列處理實施後之前述碼字分割成複數之叢集字，各前述叢集字分別由M個位元組成，且分別顯示預定叢集中之2M個預定之叢集點中之任一個，前述位元交換排列處 理實施前之前述碼字被分割成N/M個區域，各前述區域由M個前述循環區塊所組成，且各前述叢集字係與N/M個前述區域中之任一個相關聯，前述位元交換排列步驟實施前述位元交換排列處理，使各前述叢集字是從相關聯之前述區域中之M個相異之前述循環區塊中，各取1個位元而組成之共計M個位元所構成，且各前述區域之全部位元只對映該區域相關聯之Q個前述叢集字。
本發明之另一態様之第1位元交錯器，是利用類循環低密度同位檢查碼之通訊系統中使用之位元交錯器，前述位元交錯器包含位元交換排列部，是接收由N個循環區塊所構成且各循環區塊分別由Q個位元所組成之前述類循環低密度同位檢查碼之碼字，對前述碼字之位元實施位元交換排列處理，置換該碼字之位元之排列順序，並將前述位元交換排列處理實施後之前述碼字分割成複數之叢集字後輸出，各前述叢集字分別由M個位元組成，且分別顯示預定叢集中之2M個預定之叢集點中之任一個，前述位元交換排列處理實施前之前述碼字被分割成N/M個區域，各前述區域由M個前述循環區塊所組成，且各前述叢集字係與N/M個前述區域中之任一個相關聯，前述位元交換排列部實施前述位元交換排列處理，使各前述叢集字是從相關聯之前述區域中之M個相異之前述循環區塊中，各取1個位元而組成之共計M個位元所構成，且各前述區域之全部位元只對映該區域相關聯之Q個前述叢集字。
藉此，可實施具高並列性之位元交錯處理。
本發明之另一態様之第2位元交錯方法，是在第1位元交錯方法中，其中前述位元交換排列步驟具有區域交換排列步驟，對N/M個前述區域相互獨立地，對於各前述區域之位元實施置換該區域之位元之排列順序之區域交換排列處理。
本發明之另一態様之第2位元交錯器，是在第1位元交錯器中，前述位元交換排列部具有區域交換排列部，此區域交換排列部係將於N/M個前述區域相互獨立地，對各前述區域之位元實施置換該區域之位元之排列順序之區域交換排列處理。
藉此，複數之區域交換排列可並列執行。
本發明之另一態様之第3位元交錯方法，是在第2位元交錯方法中，前述區域交換排列步驟係進行前述區域交換排列處理，使前述循環區塊之Q個位元，對映至與該循環區塊所對應之前述區域相關聯之Q個前述叢集字中之具有同一位元指標之位元。
本發明之另一態様之第3位元交錯器，是在第2位元交錯器中，前述區域交換排列部係進行前述區域交換排列處理，使前述循環區塊之Q個位元，對映至與該循環區塊所對應之前述區域相關聯之Q個前述叢集字中，具有同一位元指標之位元。
藉此，碼字之重要度相同之位元，將被對映至叢集字之強健性水準相同之位元，因此可得到重要度與強健性水準之一致。例如，可以使碼字中重要度最高之位元對映叢 集字中強健性水準最高之位元，如此在接收時對碼字之重要度高之位元可得到高信賴度，而可得到高接收性能。
本發明之另一態様之第4位元交錯方法，是在第2位元交錯方法中，前述區域交換排列步驟是具有行-列交換排列步驟，該行-列交換排列步驟是對於前述區域之M×Q個位元，實施行-列交換排列處理以置換該M×Q個位元之排列順序。
本發明之另一態様之第5位元交錯方法，是在第2位元交錯方法中，前述區域交換排列步驟是包含針對N/M個前述區域各別進行之循環區塊內交換排列步驟及行-列交換排列步驟，該循環區塊內交換排列步驟是將前述循環區塊相互獨立地、對各前述循環區塊之位元實施置換該循環區塊之位元之排列順序之循環區塊內交換排列處理；該行-列交換排列步驟是對經過前述循環區塊交換排列處理後之前述區域之M×Q個位元，實施置換該M×Q個位元之排列順序之行-列交換排列處理。
本發明之另一態様之第6位元交錯方法，是在第4位元交錯方法中，前述行-列交換排列處理，是進行與將M×Q個位元沿著Q列M行之矩陣之行方向寫入、沿著列方向將M×Q個位元讀出相當之處理。
本發明之另一態様之第4位元交錯器，是在第2位元交錯器中，前述區域交換排列部是對於前述區域之M×Q個位元，實施置換該M×Q個位元之排列順序之行-列交換排列處理。
本發明之另一態様之第5位元交錯器，是在第2位元交錯器中，前述區域交換排列部是針對N/M個前述區域各別進行之循環區塊內交換排列處理及行-列交換排列處理，該循環區塊內交換排列處理是將前述循環區塊相互獨立地、對各前述循環區塊之位元，置換該循環區塊之位元之排列順序；該行-列交換排列處理是對經過前述循環區塊交換排列處理後之前述區域之M×Q個位元，置換該M×Q個位元之排列順序。
如此，可藉由在區域交換排列中利用行-列交換排列，來實施非常有效率之區域交換排列。
本發明之另一態様之第7位元交錯方法，是在第1位元交錯方法中，更具有循環區塊交換排列步驟，對於前述碼字之循環區塊，進行循環區塊交換排列處理，置換該碼字之循環區塊之排列順序。
本發明之另一態様之第6位元交錯器，是在第1位元交錯器中，更具有循環區塊交換排列部，對於前述碼字之循環區塊，進行循環區塊交換排列處理，置換該碼字之循環區塊之排列順序。
藉此，可將碼字之位元最適當地對映至叢集字之位元，如此可將BICM全體之性能最佳化。
本發明之另一態様之第1位元反交錯方法，是在利用類循環低密度同位檢查碼之通訊系統中，對位元串流進行位元反交錯之位元反交錯方法，包含：接收步驟，係接收由N×Q個位元所構成之位元列；及逆位元交換排列步驟，係 對接收之前述位元列之位元進行置換該位元列之位元之排列順序之逆位元交換排列處理，以復原前述類循環低密度同位檢查碼之碼字，且前述逆位元交換排列處理，是將第1位元交錯方法中之前述位元交換排列處理所置換之排列順序復原之處理。
本發明之另一態様之第1位元反交錯器，是利用類循環低密度同位檢查碼之通訊系統中，對位元串流進行位元反交錯者，具有：逆位元交換排列部，係接收由N*Q個位元所構成之位元列，並對接收之前述位元列之位元進行置換該位元列之位元之排列順序之逆位元交換排列處理，以復原前述類循環低密度同位檢查碼之碼字，且前述逆位元交換排列處理，是將第1位元交錯器所執行之前述位元交換排列處理所置換之排列順序復原之處理。
本發明之另一態様之第1解碼器，是利用類循環低密度同位檢查碼之位元交錯編碼調變系統用之解碼器，包含：叢集反對映器，係產生軟位元列，該軟位元列表示所對應之位元是0或是1之機率；如申請專利範圍第15項所示之位元反交錯器，對前述軟位元列進行位元反交錯；及低密度同位檢查解碼器，係對經位元反交錯之前述軟位元列進行解碼。。
本發明之另一態様之第2解碼器，是在第1解碼器中，更具有減算部及申請專利範圍第9項之位元交錯器，前述減算部自前述低密度同位檢查解碼器之輸出減算前述低密度 同位檢查解碼器之輸入；而前述位元交錯器將前述減算部之減算結果回饋至前述叢集反對映器。
藉此，可實施具高並列性之位元反交錯處理。
產業上之利用可能性
本發明可利用於是使用類循環低密度同位檢查碼之位元交錯編碼調變系統中之位元交錯器及對應該位元交錯器之位元反交錯器。
2000‧‧‧位元交錯器
2010‧‧‧位元交換排列單元
2021~2023‧‧‧區域交換排列單元
2101‧‧‧位元交換排列單元
2111~2122‧‧‧循環區塊內交換排列單元
2131~2133‧‧‧行-列交換排列單元
2201‧‧‧位元交換排列單元
2300‧‧‧位元交錯器
2310‧‧‧循環區塊交換排列單元
2400‧‧‧位元交錯器
2500‧‧‧傳送器
2510‧‧‧LDPC編碼器
2520‧‧‧位元交錯器
2530‧‧‧叢集對映器
2700、2800‧‧‧接收器
2710‧‧‧叢集反對映器
2720‧‧‧位元反交錯器
2730‧‧‧LDPC解碼器
2740‧‧‧減算單元
2750‧‧‧位元交錯器
第1圖係顯示一般的之BICM編碼器所包含之傳送器之構成之塊狀圖。
第2圖係顯示編碼率為1/2之類循環低密度同位檢查(quasi-CyCliC low-density parity CheCk：QC LDPC)編碼之同位檢查矩陣之一例之圖。
第3圖係顯示編碼率為2/3之重覆累加類循環低密度同位檢查(repeat-aCCumulate quasi-CyCliC low-density parity CheCk：RA QC LDPC)編碼之同位檢查矩陣之一例之圖。
第4圖係顯示行交換排列後之第3圖之RA QC LDPC編碼之同位檢查矩陣之圖。
第5圖係顯示行交換排列及同位交換排列後之第3圖之RA QC LDPC編碼之同位檢查矩陣之圖。
第6圖係說明8PAM編碼中編碼後之位元具有相異強健性水準之圖。
第7圖係顯示對應循環係數Q=8、1個低密度同位檢查碼字之循環區塊數N=12、1個叢集之位元數M=4之通常位元 交錯器構成之塊狀圖。
第8(a)圖係顯示DVB-T2規格中利用之DVB-T2調變器之構成之塊狀圖。
第8(b)圖係顯示第8(a)圖中所示之DVB-T2調變器之BICM編碼器構成之塊狀圖。
第9(a)圖係顯示由12列之行-列交錯器所進行之16K編碼(LDPC碼字長為16200位元之LDPC編碼)之碼字之位元之寫入處理之圖。
第9(b)圖係顯示對第9(a)圖中由行-列交錯器所寫入之碼字進行讀出處理之圖。
第10(a)圖係顯示由8列之行-列交錯器所進行之16K編碼之碼字之位元之寫入處理之圖。
第10(b)圖係顯示第10(a)圖中由行-列交錯器所寫入之碼字之位元進行行讀出處理之圖。
第11圖係顯示以DVB-T2規格為準之16QAM中16K編碼用之位元-胞多工解訊器之構成之塊狀圖。
第12圖係顯示以DVB-T2規格為準之64QAM中16K編碼用之位元-胞多工解訊器之構成之塊狀圖。
第13圖係顯示以DVB-T2規格為準之256QAM中16K編碼用之位元-胞多工解訊器之構成之塊狀圖。
第14圖係顯示8列之DVB-T2位元交錯器中對於16K編碼時可能發生問題之圖。
第15圖係顯示12列之DVB-T2位元交錯器中對於16K編碼時可能發生問題之圖。
第16圖係顯示8列之DVB-T2位元交錯器中對16K編碼適用列扭曲處理時可能發生問題之圖。
第17圖係顯示12列之DVB-T2位元交錯器中對16K編碼適用列扭曲處理時可能發生問題之圖。
第18(a)圖係說明發明者積極研究後所發現之可提供具高效率之交錯器之第1個條件之圖。
第18(b)圖係說明發明者積極研究後所發現之可提供具高效率之交錯器之第2個條件之圖。
第19圖係顯示本發明之一實施形態之交錯器之對映機能之圖。
第20圖係顯示本發明之一實施形態之交錯器之構成之塊狀圖。
第21(a)圖係顯示實施第20圖之區域交換排列之區域交換排列單元之一構成例之塊狀圖。
第21(b)圖係顯示第21(a)圖之區域交換排列單元所進行之對映機能之圖。
第22(a)圖係顯示實施第20圖之區域交換排列之區域交換排列單元之其他構成例之塊狀圖。
第22(b)圖係顯示第22(a)圖之區域交換排列單元所進行之對映機能之圖。
第23圖係顯示本發明之其他實施形態之交錯器之構成之塊狀圖。
第24圖係顯示第23圖之位元交錯器之一構成例之塊狀圖。
第25圖係顯示本發明另一其他實施形態之傳送器之一構成例之塊狀圖。
第26圖係顯示本發明另一其他實施形態之BICM編碼器之一套用例塊狀圖。
第27圖係顯示具有本發明另一其他實施形態之重覆BICM解碼器之接收器之一構成例之塊狀圖。
第28圖係顯示具有本發明另一其他實施形態之重覆BICM解碼器之接收器之一構成例之塊狀圖。
第29圖係顯示本發明之又一其他實施形態之重覆BICM解碼器之一套用例之塊狀圖。
2000‧‧‧位元交錯器
2010‧‧‧位元交換排列單元
2021‧‧‧區域交換排列單元
2022‧‧‧區域交換排列單元
2023‧‧‧區域交換排列單元

Claims (17)

  1. 一種位元交錯方法，係利用類循環低密度同位檢查碼之通訊系統中之位元交錯方法，前述位元交錯方法，包含：接收步驟，係可接收由分別以Q個位元所組成之N個循環區塊所構成之前述類循環低密度同位檢查碼之碼字者；位元交換排列步驟，係對前述碼字之位元實施置換該碼字之位元之排列順序的位元交換排列處理者；及分割步驟，係將前述位元交換排列處理實施後之前述碼字分割成複數之叢集字，該複數之叢集字係分別由M個位元組成且分別顯示2M個預定叢集點中之任一個者，前述位元交換排列處理實施前之前述碼字被分割成N/M個區域，各前述區域由M個前述循環區塊所組成，且各前述叢集字與N/M個前述區域中之任一個相關聯，前述位元交換排列步驟進行前述位元交換排列處理，使各前述叢集字為由相關聯之前述區域中之M個相異之前述循環區塊中之個別一個位元所形成之共計M個位元所構成者，且使各前述區域之全部位元只對映關聯於該區域之Q個前述叢集字。
  2. 如申請專利範圍第1項之位元交錯方法，其中前述位元交換排列步驟具有區域交換排列步驟，該區域交換排列 步驟係將N/M個前述區域相互獨立地，對於各前述區域之位元實施置換該區域之位元之排列順序之區域交換排列處理者。
  3. 如申請專利範圍第2項之位元交錯方法，其中前述區域交換排列步驟係進行前述區域交換排列處理，使前述循環區塊之Q個位元，對映至與該循環區塊所對應之前述區域相關聯之Q個前述叢集字中之具有同一位元指標之位元。
  4. 如申請專利範圍第2項之位元交錯方法，其中前述區域交換排列步驟具有行-列交換排列步驟，該行-列交換排列步驟係對於前述區域之M×Q個位元，實施置換該M×Q個位元之排列順序的行-列交換排列處理者。
  5. 如申請專利範圍第2項之位元交錯方法，其中前述區域交換排列步驟包含針對N/M個前述區域各別進行之循環區塊內交換排列步驟及行-列交換排列步驟，該循環區塊內交換排列步驟係將前述循環區塊相互獨立地、對各前述循環區塊之位元實施置換該循環區塊之位元之排列順序之循環區塊內交換排列處理者；該行-列交換排列步驟是對經前述循環區塊交換排列處理後之前述區域之M×Q個位元，實施置換該M×Q個位元之排列順序之行-列交換排列處理者。
  6. 如申請專利範圍第4項之位元交錯方法，其中前述行-列交換排列處理，係與將M×Q個位元寫入Q列M行之矩陣之行方向，並於列方向將M×Q個位元讀出相當之處理。
  7. 如申請專利範圍第1項之位元交錯方法，更具有循環區塊交換排列步驟，該循環區塊交換排列步驟係對於前述碼字之循環區塊，實施置換該碼字之循環區塊之排列順序的循環區塊交換排列處理者。
  8. 一種位元反交錯方法，係在利用類循環低密度同位檢查碼之通訊系統中，對位元串流進行位元反交錯之位元反交錯方法，包含：接收步驟，係接收由N×Q個位元所構成之位元列；及逆位元交換排列步驟，係對經接收之前述位元列之位元實施置換該位元列之位元之排列順序之逆位元交換排列處理，以復原前述類循環低密度同位檢查碼之碼字，且前述逆位元交換排列處理，是將申請專利範圍第1項中記載之位元交錯方法中之以前述位元交換排列處理所置換之排列順序復原之處理。
  9. 一種位元交錯器，係利用類循環低密度同位檢查碼之通訊系統所使用之位元交錯器，前述位元交錯器包含：位元交換排列部，係接收由分別以Q個位元所組成之N個循環區塊所構成之前述類循環低密度同位檢查碼之碼字，並對前述碼字之位元實施置換該碼字之位元之排列順序的位元交換排列處理，並將前述位元交換排列處理實施後之前述碼字分割成複數之叢集字後輸出，前 述複數叢集字係分別由M個位元組成，且分別顯示2M個預定之叢集點中之任一個，前述位元交換排列處理實施前之前述碼字被分割成N/M個區域，各前述區域由M個前述循環區塊所組成，且各前述叢集字係與N/M個前述區域中之任一個相關聯，前述位元交換排列部進行前述位元交換排列處理，使各前述叢集字係從相關聯之前述區域中之M個相異之前述循環區塊中之個別1個位元而組成之共計M個位元所構成，且使各前述區域之全部位元只對映與該區域相關聯之Q個前述叢集字。
  10. 如申請專利範圍第9項之位元交錯器，其中前述位元交換排列部具有區域交換排列部，該區域交換排列部係將N/M個前述區域相互獨立地，對各前述區域之位元實施置換該區域之位元之排列順序之區域交換排列處理者。
  11. 如申請專利範圍第10項之位元交錯器，其中前述區域交換排列部係進行前述區域交換排列處理，使前述循環區塊之Q個位元對映至與該循環區塊所對應之前述區域相關聯之Q個前述叢集字中之具有同一位元指標之位元。
  12. 如申請專利範圍第10項之位元交錯器，其中前述區域交換排列部係對於前述區域之M×Q個位元，實施置換該M×Q個位元之排列順序之行-列交換排列處理。
  13. 如申請專利範圍第10項之位元交錯器，其中前述區域交換排列部係針對N/M個前述區域各別進行之循環區塊 內交換排列處理及行-列交換排列處理，該循環區塊內交換排列處理是將前述循環區塊相互獨立地，對各前述循環區塊之位元實施置換該循環區塊之位元之排列順序者；該行-列交換排列處理是對經前述循環區塊交換排列處理後之前述區域之M×Q個位元實施置換該M×Q個位元之排列順序者。
  14. 如申請專利範圍第9項之位元交錯器，更具有循環區塊交換排列部，該循環區塊交換排列部係對於前述碼字之循環區塊實施置換該碼字之循環區塊之排列順序的循環區塊交換排列處理。
  15. 一種位元反交錯器，係利用類循環低密度同位檢查碼之通訊系統中，對位元串流進行位元反交錯者，具有：逆位元交換排列部，係接收由N×Q個位元所構成之位元列，並對經接收之前述位元列之位元實施置換該位元列之位元之排列順序之逆位元交換排列處理，以復原前述類循環低密度同位檢查碼之碼字，且前述逆位元交換排列處理，係將申請專利範圍第9項中記載之位元交錯器所實施之前述位元交換排列處理所之排列順序復原之處理。
  16. 一種解碼器，係利用類循環低密度同位檢查碼之位元交錯編碼調變系統用之解碼器，包含：叢集反對映器，係產生軟位元列，該軟位元列表示所對應之位元是0或是1之機率； 如申請專利範圍第15項所示之位元反交錯器，對前述軟位元列進行位元反交錯；及低密度同位檢查解碼器，係對經位元反交錯之前述軟位元列進行解碼。
  17. 如申請專利範圍第16項之解碼器，更具有減算部及申請專利範圍第9項之位元交錯器，前述減算部自前述低密度同位檢查解碼器之輸出減算前述低密度同位檢查解碼器之輸入；而該申請專利範圍第9項之位元交錯器係將前述減算部之減算結果回饋至前述叢集反對映器。
TW101117762A 2011-05-18 2012-05-18 平行位元交錯器、平行位元交錯方法、訊號處理裝置、及訊號處理方法（一） TWI558108B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
EP11004126A EP2525497A1 (en) 2011-05-18 2011-05-18 Bit-interleaved coding and modulation (BICM) with quasi-cyclic LDPC codes

Publications (2)

Publication Number Publication Date
TW201316696A true TW201316696A (zh) 2013-04-16
TWI558108B TWI558108B (zh) 2016-11-11

Family

ID=44773215

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101117762A TWI558108B (zh) 2011-05-18 2012-05-18 平行位元交錯器、平行位元交錯方法、訊號處理裝置、及訊號處理方法（一）

Country Status (9)

Country Link
US (10) US9032260B2 (zh)
EP (4) EP2525497A1 (zh)
JP (8) JP5719927B2 (zh)
CN (3) CN107070462B (zh)
ES (1) ES2745550T3 (zh)
HU (1) HUE045561T2 (zh)
PL (1) PL2950453T3 (zh)
TW (1) TWI558108B (zh)
WO (1) WO2012157282A1 (zh)

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9362955B2 (en) * 2010-09-10 2016-06-07 Trellis Phase Communications, Lp Encoding and decoding using constrained interleaving
US9240808B2 (en) * 2010-09-10 2016-01-19 Trellis Phase Communications, Lp Methods, apparatus, and systems for coding with constrained interleaving
EP2525495A1 (en) 2011-05-18 2012-11-21 Panasonic Corporation Bit-interleaved coding and modulation (BICM) with quasi-cyclic LDPC codes
EP2525497A1 (en) 2011-05-18 2012-11-21 Panasonic Corporation Bit-interleaved coding and modulation (BICM) with quasi-cyclic LDPC codes
EP2525498A1 (en) 2011-05-18 2012-11-21 Panasonic Corporation Bit-interleaved coding and modulation (BICM) with quasi-cyclic LDPC codes
EP2525496A1 (en) 2011-05-18 2012-11-21 Panasonic Corporation Bit-interleaved coding and modulation (BICM) with quasi-cyclic LDPC codes
EP2552043A1 (en) * 2011-07-25 2013-01-30 Panasonic Corporation Spatial multiplexing for bit-interleaved coding and modulation with quasi-cyclic LDPC codes
EP2879297B1 (en) * 2012-07-27 2019-03-13 Sun Patent Trust Transmission method, transmitter, reception method, and receiver
US9735809B2 (en) * 2013-09-26 2017-08-15 Samsung Electronics Co., Ltd. Transmitting apparatus and signal processing method thereof
US11791839B2 (en) * 2013-10-04 2023-10-17 Samsung Electronics Co., Ltd. Transmitting apparatus and signal processing method thereof
US9577679B2 (en) * 2013-10-04 2017-02-21 Samsung Electronics Co., Ltd. Transmitting apparatus and signal processing method thereof
KR101853051B1 (ko) * 2013-11-13 2018-04-27 엘지전자 주식회사 방송 신호 송신 장치, 방송 신호 수신 장치, 방송 신호 송신 방법 및 방송 신호 수신 방법
WO2015079665A1 (ja) 2013-11-29 2015-06-04 パナソニック株式会社 送信方法、送信機、受信方法、及び受信機
EP2879318A1 (en) 2013-11-29 2015-06-03 Panasonic Corporation Efficient component interleaving for rotated constellations with time-frequency slicing
KR101800409B1 (ko) * 2014-02-19 2017-11-23 삼성전자주식회사 송신 장치 및 그의 인터리빙 방법
US10425110B2 (en) 2014-02-19 2019-09-24 Samsung Electronics Co., Ltd. Transmitting apparatus and interleaving method thereof
CA3158086A1 (en) * 2014-02-20 2015-08-27 Shanghai National Engineering Research Center Of Digital Television Co., Ltd Interleaving and mapping method and deinterleaving and demapping method for ldpc codeword
US9602135B2 (en) * 2014-02-20 2017-03-21 Electronics And Telecommunications Research Institute Bit interleaver for low-density parity check codeword having length of 64800 and code rate of 5/15 and 64-symbol mapping, and bit interleaving method using same
KR102318257B1 (ko) 2014-02-25 2021-10-28 한국전자통신연구원 레이어드 디비전 멀티플렉싱을 이용한 신호 멀티플렉싱 장치 및 신호 멀티플렉싱 방법
GB2527604A (en) * 2014-06-27 2015-12-30 Ibm Data encoding in solid-state storage devices
US9369151B2 (en) * 2014-09-25 2016-06-14 Ali Misfer ALKATHAMI Apparatus and method for resource allocation
KR102240728B1 (ko) * 2015-01-27 2021-04-16 한국전자통신연구원 길이가 64800이며, 부호율이 4/15인 ldpc 부호어 및 64-심볼 맵핑을 위한 비트 인터리버 및 이를 이용한 비트 인터리빙 방법
PL3253581T3 (pl) 2015-02-02 2022-08-16 Padaluma Ink-Jet Solutions Gmbh Jednoprzebiegowa drukarka atramentowa
KR102287614B1 (ko) * 2015-02-12 2021-08-10 한국전자통신연구원 길이가 64800이며, 부호율이 2/15인 ldpc 부호어 및 16-심볼 맵핑을 위한 비트 인터리버 및 이를 이용한 비트 인터리빙 방법
KR102287630B1 (ko) * 2015-02-17 2021-08-10 한국전자통신연구원 길이가 16200이며, 부호율이 3/15인 ldpc 부호어 및 16-심볼 맵핑을 위한 비트 인터리버 및 이를 이용한 비트 인터리빙 방법
US9602232B2 (en) 2015-05-19 2017-03-21 Samsung Electronics Co., Ltd. Transmitting apparatus and mapping method thereof
US9590758B2 (en) 2015-05-19 2017-03-07 Samsung Electronics Co., Ltd. Transmitting apparatus and mapping method thereof
KR102397896B1 (ko) * 2015-05-29 2022-05-13 삼성전자주식회사 수신 장치 및 그의 신호 처리 방법
WO2016194623A1 (ja) * 2015-06-01 2016-12-08 ソニー株式会社 データ処理装置、およびデータ処理方法
US20170185328A1 (en) * 2015-12-29 2017-06-29 Alibaba Group Holding Limited Nand flash storage error mitigation systems and methods
US11184031B2 (en) * 2017-06-19 2021-11-23 Panasonic Intellectual Property Corporation Of America Transmission apparatus, reception apparatus, transmission method, and reception method
CN115801191A (zh) 2017-06-26 2023-03-14 中兴通讯股份有限公司 准循环低密度奇偶校验编码设计方法及装置
CN109474373B (zh) * 2017-09-08 2021-01-29 华为技术有限公司 交织方法和交织装置
EP3878102B1 (en) 2018-11-07 2024-03-06 Telefonaktiebolaget LM Ericsson (publ) Optimized implementation of (de-)interleaving for 3gpp new radio
DE102019200256B4 (de) 2019-01-10 2020-07-30 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verschachteler
US10871910B1 (en) * 2019-09-27 2020-12-22 Western Digital Technologies, Inc. Non-volatile memory with selective interleaved coding based on block reliability

Family Cites Families (62)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6751269B1 (en) * 1999-01-11 2004-06-15 Texas Instruments Incorporated Bit-interleaved coded modulation for CATV upstream channels
US6954885B2 (en) * 2001-12-14 2005-10-11 Qualcomm Incorporated Method and apparatus for coding bits of data in parallel
DE60312923T2 (de) * 2002-05-31 2007-12-13 Broadcom Corp., Irvine Soft-In Soft-Out Dekoder für Turbo-Trelliskodierte Modulation
CN1228974C (zh) * 2003-01-09 2005-11-23 北京泰美世纪科技有限公司 数字多媒体广播系统中的信号通讯的传送系统和方法
EP1463255A1 (en) 2003-03-25 2004-09-29 Sony United Kingdom Limited Interleaver for mapping symbols on the carriers of an OFDM system
GB2454195A (en) * 2007-10-30 2009-05-06 Sony Corp Address generation polynomial and permutation matrix for DVB-T2 16k OFDM sub-carrier mode interleaver
CA2470546C (en) * 2003-06-13 2010-08-17 The Directv Group, Inc. Method and apparatus for providing carrier synchronization in digital broadcast and interactive systems
KR100809619B1 (ko) * 2003-08-26 2008-03-05 삼성전자주식회사 이동 통신 시스템에서 블록 저밀도 패러티 검사 부호부호화/복호 장치 및 방법
JP4534128B2 (ja) 2004-03-05 2010-09-01 ソニー株式会社 符号化方法および装置
JP4607489B2 (ja) * 2004-04-21 2011-01-05 株式会社エヌ・ティ・ティ・ドコモ データ処理装置およびデータ処理方法
WO2006055086A1 (en) * 2004-10-01 2006-05-26 Thomson Licensing A low density parity check (ldpc) decoder
US7760880B2 (en) * 2004-10-13 2010-07-20 Viasat, Inc. Decoder architecture system and method
KR20060097503A (ko) * 2005-03-11 2006-09-14 삼성전자주식회사 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서 채널인터리빙/디인터리빙 장치 및 그 제어 방법
KR100946884B1 (ko) * 2005-07-15 2010-03-09 삼성전자주식회사 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서 채널인터리빙/디인터리빙 장치 및 그 제어 방법
CN100571068C (zh) * 2005-08-18 2009-12-16 北京泰美世纪科技有限公司 数字卫星广播系统及信息传输方法、纠错编码系统及方法
CN100341211C (zh) 2005-12-22 2007-10-03 天津大学 高功率内腔倍频激光器相位失配补偿加热器及方法
CN100438394C (zh) * 2006-01-12 2008-11-26 北京大学 非规则置换矩阵ldpc码的构造方法及装置
KR100819247B1 (ko) * 2006-01-13 2008-04-03 삼성전자주식회사 통신 시스템에서 신호 송수신 장치 및 방법
CN100589564C (zh) * 2006-04-18 2010-02-10 华为技术有限公司 一种手持电视系统中的信道交织方法及系统
US7830957B2 (en) * 2006-05-02 2010-11-09 Qualcomm Incorporated Parallel bit interleaver for a wireless system
US7752529B2 (en) * 2006-07-26 2010-07-06 Broadcom Corporation Combined LDPC (low density parity check) encoder and syndrome checker
JP4856605B2 (ja) * 2006-08-31 2012-01-18 パナソニック株式会社 符号化方法、符号化装置、及び送信装置
CA2674719A1 (en) * 2007-01-24 2008-07-31 Qualcomm Incorporated Ldpc encoding and decoding of packets of variable sizes
US8359522B2 (en) * 2007-05-01 2013-01-22 Texas A&M University System Low density parity check decoder for regular LDPC codes
PL2056464T3 (pl) 2007-10-30 2013-04-30 Sony Corp Urządzenie i sposób przetwarzania danych
JP4583431B2 (ja) 2007-11-13 2010-11-17 パナソニック株式会社 変調器及び変調方法
PL2509270T3 (pl) * 2007-11-26 2017-09-29 Sony Corporation Urządzenie do dekodowania i sposób dla kodu LDPC 64K o współczynniku 2/3
TWI497920B (zh) 2007-11-26 2015-08-21 Sony Corp Data processing device and data processing method
TWI538415B (zh) 2007-11-26 2016-06-11 Sony Corp Data processing device and data processing method
TWI410055B (zh) * 2007-11-26 2013-09-21 Sony Corp Data processing device, data processing method and program product for performing data processing method on computer
TWI459724B (zh) 2007-11-26 2014-11-01 Sony Corp Data processing device and data processing method
CN101488819B (zh) * 2008-01-15 2013-02-27 华为技术有限公司 一种低密度奇偶校验码编码调制方法及装置
CN101494629A (zh) * 2008-01-24 2009-07-29 华为技术有限公司 获取符号映射分集、生成星座图、调制的方法和装置
DK2254249T3 (en) 2008-03-03 2015-08-31 Rai Radiotelevisione Italiana Bitpermutationsmønstre for LDPC coded modulation and 16QAM constellations
WO2009116204A1 (ja) * 2008-03-18 2009-09-24 ソニー株式会社 データ処理装置、及びデータ処理方法
US20090282316A1 (en) * 2008-05-07 2009-11-12 Texas Instruments Incorporated Memory Access in Low-Density Parity Check Decoders
ITTO20080472A1 (it) * 2008-06-16 2009-12-17 Rai Radiotelevisione Italiana Spa Metodo di elaborazione di segnali digitali e sistema di trasmissione e ricezione che implementa detto metodo
CN101345738B (zh) * 2008-08-29 2011-07-27 成都德芯数字科技有限公司 一种数字电视地面广播信号的映射与交织方法及系统
KR101481435B1 (ko) * 2008-12-18 2015-01-12 삼성전자주식회사 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서 신호매핑 방법 및 이를 위한 장치
CN102349257B (zh) * 2009-01-14 2015-02-25 汤姆森特许公司 设计用于多边型低密度奇偶校验编码调制的多路分用器的方法和装置
US8219874B2 (en) * 2009-02-19 2012-07-10 Nec Laboratories America, Inc. Multi-dimensional LDPC coded modulation for high-speed optical transmission systems
US8495450B2 (en) * 2009-08-24 2013-07-23 Samsung Electronics Co., Ltd. System and method for structured LDPC code family with fixed code length and no puncturing
US8566668B1 (en) * 2010-01-04 2013-10-22 Viasat, Inc. Edge memory architecture for LDPC decoder
EP2566156A4 (en) * 2010-04-28 2015-04-29 Lg Electronics Inc BROADCAST TRANSMITTER, BROADCAST RECEIVER AND METHOD FOR SENDING AND RECEIVING BROADCAST SIGNALS WITH DEVICES FOR TRANSMITTING AND RECEIVING BROADCAST SIGNALS
RU2013146898A (ru) * 2011-03-22 2015-04-27 Нек Корпорейшн Устройство кодирования с коррекцией ошибок, способ кодирования с коррекцией ошибок и программа кодирования с коррекцией ошибок
US8656245B2 (en) * 2011-04-13 2014-02-18 California Institute Of Technology Method of error floor mitigation in low-density parity-check codes
US8739001B2 (en) * 2011-04-23 2014-05-27 Analogies Sa LDPC encoding and decoding techniques
EP2525497A1 (en) * 2011-05-18 2012-11-21 Panasonic Corporation Bit-interleaved coding and modulation (BICM) with quasi-cyclic LDPC codes
EP2525496A1 (en) 2011-05-18 2012-11-21 Panasonic Corporation Bit-interleaved coding and modulation (BICM) with quasi-cyclic LDPC codes
EP2525495A1 (en) * 2011-05-18 2012-11-21 Panasonic Corporation Bit-interleaved coding and modulation (BICM) with quasi-cyclic LDPC codes
KR101922990B1 (ko) * 2011-11-11 2018-11-28 삼성전자주식회사 멀티미디어 통신 시스템에서 준순환 저밀도 패리티 검사 부호 송/수신 장치 및 방법
US8930789B1 (en) * 2013-01-23 2015-01-06 Viasat, Inc. High-speed LDPC decoder
BR112015027153B1 (pt) * 2013-05-02 2021-12-14 Sony Corp Dispositivo e método de processamento de dados
CN105284068B (zh) * 2013-06-05 2019-08-27 索尼公司 用于传输有效载荷数据和紧急信息的传输器和传输方法
KR102080607B1 (ko) * 2013-07-08 2020-02-25 삼성전자주식회사 방송 및 통신 시스템에서 신호 송수신 장치 및 방법
KR101781882B1 (ko) * 2013-08-01 2017-09-26 엘지전자 주식회사 방송 신호 송신 장치, 방송 신호 수신 장치, 방송 신호 송신 방법 및 방송 신호 수신 방법
US9602137B2 (en) * 2014-02-19 2017-03-21 Samsung Electronics Co., Ltd. Transmitting apparatus and interleaving method thereof
CA3158086A1 (en) * 2014-02-20 2015-08-27 Shanghai National Engineering Research Center Of Digital Television Co., Ltd Interleaving and mapping method and deinterleaving and demapping method for ldpc codeword
CN111245442B (zh) 2014-03-19 2023-06-30 三星电子株式会社 发送设备及其交织方法
US10326471B2 (en) * 2014-05-22 2019-06-18 Electronics And Telecommunications Research Institute Bit interleaver for low-density parity check codeword having length of 16200 and code rate of 3/15 and quadrature phase shift keying, and bit interleaving method using same
US9787326B2 (en) * 2015-05-19 2017-10-10 Samsung Electronics Co., Ltd. Method and apparatus for encoding and decoding low density parity check codes
US9847794B2 (en) * 2015-05-19 2017-12-19 Samsung Electronics Co., Ltd. Transmitting apparatus and interleaving method thereof

Also Published As

Publication number Publication date
JP6772345B2 (ja) 2020-10-21
JP6010209B2 (ja) 2016-10-19
JP2021007243A (ja) 2021-01-21
CN107070461A (zh) 2017-08-18
US10931313B2 (en) 2021-02-23
JP2019216428A (ja) 2019-12-19
EP2566057A4 (en) 2013-06-26
US20150381207A1 (en) 2015-12-31
TWI558108B (zh) 2016-11-11
US20160261290A1 (en) 2016-09-08
US20150214983A1 (en) 2015-07-30
WO2012157282A1 (ja) 2012-11-22
JP2015136165A (ja) 2015-07-27
JP2017017744A (ja) 2017-01-19
US9160372B2 (en) 2015-10-13
EP2525497A1 (en) 2012-11-21
JP5852758B2 (ja) 2016-02-03
JP2017229095A (ja) 2017-12-28
US20190245562A1 (en) 2019-08-08
US11329672B2 (en) 2022-05-10
US20170104497A1 (en) 2017-04-13
US20220239317A1 (en) 2022-07-28
HUE045561T2 (hu) 2020-01-28
JP2018201226A (ja) 2018-12-20
JP5719927B2 (ja) 2015-05-20
EP2950453A1 (en) 2015-12-02
CN103534953B (zh) 2016-10-26
CN107070462A (zh) 2017-08-18
US10097212B2 (en) 2018-10-09
EP3525353B1 (en) 2023-03-29
CN107070462B (zh) 2020-09-29
ES2745550T3 (es) 2020-03-02
US20210135687A1 (en) 2021-05-06
US9369153B2 (en) 2016-06-14
JPWO2012157282A1 (ja) 2014-07-31
JP6559306B2 (ja) 2019-08-14
CN107070461B (zh) 2020-07-10
JP2016076966A (ja) 2016-05-12
EP2950453B1 (en) 2019-07-03
US9032260B2 (en) 2015-05-12
US20140126674A1 (en) 2014-05-08
US20180375533A1 (en) 2018-12-27
US9800270B2 (en) 2017-10-24
US20180013449A1 (en) 2018-01-11
CN103534953A (zh) 2014-01-22
JP6386640B2 (ja) 2018-09-05
PL2950453T3 (pl) 2019-12-31
JP7011013B2 (ja) 2022-01-26
EP2566057A1 (en) 2013-03-06
US9564929B2 (en) 2017-02-07
JP6208307B2 (ja) 2017-10-04
EP3525353A1 (en) 2019-08-14
US10312942B2 (en) 2019-06-04

Similar Documents

Publication Publication Date Title
TWI558108B (zh) 平行位元交錯器、平行位元交錯方法、訊號處理裝置、及訊號處理方法（一）
US11894861B2 (en) Parallel bit interleaver
US11115060B2 (en) Parallel bit interleaver
TWI575885B (zh) 位元交錯方法、位元交錯器、訊號處理方法及訊號處理裝置