TW201313964A - 框架蓋組件之選擇性電鍍 - Google Patents

框架蓋組件之選擇性電鍍 Download PDF

Info

Publication number
TW201313964A
TW201313964A TW101130029A TW101130029A TW201313964A TW 201313964 A TW201313964 A TW 201313964A TW 101130029 A TW101130029 A TW 101130029A TW 101130029 A TW101130029 A TW 101130029A TW 201313964 A TW201313964 A TW 201313964A
Authority
TW
Taiwan
Prior art keywords
gold
top surface
nickel
substrate
plating
Prior art date
Application number
TW101130029A
Other languages
English (en)
Inventor
Kothandapani Ramesh
Thomas Watson Deguehery
Chee Kogn Lee
Original Assignee
Materion Advanced Materials Technologies And Services Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Materion Advanced Materials Technologies And Services Inc filed Critical Materion Advanced Materials Technologies And Services Inc
Publication of TW201313964A publication Critical patent/TW201313964A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4817—Conductive parts for containers, e.g. caps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

本說明書揭示經選擇性電鍍之引線框架組件及其製造方法。鍍鎳基板係經選擇性遮蔽以保護該基板之底部表面及頂部表面之中心部分。然後將金電鍍於未遮蔽部分上。預成形焊料環則焊接至暴露之金上。

Description

框架蓋組件之選擇性電鍍
在一個實施例中，本發明係關於製造經金選擇性電鍍之框架蓋組件之方法。
本申請案主張2011年8月17日提出申請之美國臨時專利申請案第61/524,526號之優先權及權益，該申請案之全文以引用方式併入本文中。
框架蓋係用於將某些電子元件氣密性密封於半導體封裝中。通常，金屬基板經壓印以在所形成蓋上提供用於將蓋焊接至已安裝至電子元件之封裝基底之表面。在壓印之後，將基板鍍鎳，隨後使用金薄層電鍍整個表面。將形狀對應於欲焊接區域之焊料(例如基於鉛之合金)預成形物置於金層上。為氣密性密封封裝，將焊料加熱以使其流動。不幸的是，難以控制焊料流動之方式且普遍具有缺陷。因此期望研發產生框架蓋組件之替代方法，其最小化該等缺陷之數量及/或嚴重性。
本發明在其一個形式中包含製造隨後用於氣密性密封電子元件(例如半導體晶片)中之框架蓋組件之方法。為形成蓋，首先使用鎳電鍍基板。此後，使用遮罩來選擇性保護基板之底部表面及頂部表面之中心部分。然後將金電鍍於未遮蔽部分上。有利地，選擇性電鍍控制在後續加熱步驟期間發生之焊料流動。另外，遮罩亦減少產生引線所需之 金量且由此降低製造成本。
參考附圖揭示本發明。
在貫穿數個視圖中，相應參考字符指示相應部分。本文所述實例圖解說明數個本發明實施例，但不應將其理解為以任一方式限制本發明範圍。
參考圖1，其繪示先前技術製程100之流程圖。製程100始於步驟102，其中接收蓋且隨後將其壓印(步驟104)，從而形成期望形狀。在步驟106中，使用鎳電鍍蓋，隨後使用金薄層電鍍整個鎳表面(步驟108)。在平行製程中，藉由首先接收焊料合金(步驟110)並使其形成至期望厚度(步驟112)來製備焊料預成形物。然後將焊料壓印(步驟114)以形成特定形狀。在步驟116中，組裝鍍金蓋及焊料預成形物。此後，將該等蓋安裝至支撐電子元件之表面，從而氣密性密封元件。該等電子複合物包括(但不限於)半導體晶片及諸如此類。不幸的是，缺陷(其中之一些圖解說明於圖2A至2I中)相對較普遍。圖2A至2D繪示在金表面上流動之焊料侵入最終將裝納電元件之中心部分。亦在中心部分產生焊料顆粒(圖2E)或絲線(圖2F)。圖2G繪示自右手邊焊料之不可接受程度之「回拉」。圖2H展示由於邊緣在焊料回流期間變圓而使初始焊料失去正方形輪廓之焊料。圖2I圖解說明焊料中之凹坑/空隙。該等缺陷中之每一者皆視為不期望的。
圖3繪示本發明之一個製程之製程流程圖，其中使用金 選擇性電鍍蓋。有利地，此選擇性金電鍍有助於防止上文所提及缺陷中之許多者。另外，由於消耗金較少，因此所得框架蓋組件相對於其完全經電鍍之對等部分較為平價。
在步驟302中，接收蓋。可自任一適宜材料形成蓋。在一個實施例中，自鐵合金形成蓋。該等鐵合金之實例包括鐵鎳合金(例如42% Ni：Fe，其亦稱為A42)、鐵鎳鈷合金(例如29% Ni；17%鈷，且剩餘部分係鐵，其亦稱為科伐合金(Kovar))。
在步驟304中，將蓋壓印以形成預定形狀。期望形狀端視框架蓋組件之最終用途而變化。該等形狀之實例包括各種大小之正方形及矩形以及其他形狀(例如彼等購自Materion公司者)。
在步驟306中，使用鎳電鍍於蓋之整個表面上。在一個實施例中，鍍敷方法係電鍍。亦涵蓋其他適宜電鍍方法，包括濺鍍、化學氣相沈積及諸如此類。在一個實施例中，鎳層厚度為約1 μm至約6 μm。在另一實施例中，鎳層厚度為約3 μm至約5 μm。
在步驟308中，施加遮罩以覆蓋鍍鎳蓋之某些部分，同時使得暴露某些其他部分以供後續鍍金。在所展示實施例中，欲鍍金部分包括蓋之垂直邊緣以及蓋之頂部表面之周邊。蓋之底部以及蓋之頂部表面之中心部分係藉由遮罩來保護且因此未鍍金。
在步驟310中，使用金選擇性電鍍經遮蔽基板。在平行製程(步驟312、314及316)中產生焊料預成形物。預成形焊 料可係任一適宜材料(例如基於鉛之焊料或無鉛焊料(包括(例如)80：20 AuSn焊料))。該等步驟與製程100中之步驟110、112及114類似。按照標準程序來實施鍍金。例如，可使用Military Specification MIL-G-45204B(III型，A級)在60℃之溫度下實施2-5分鐘。可使用可變量之時間來控制金之厚度。在一個實施例中，金層係約0.1 μm至約0.6 μm。在另一實施例中，金層係鎳層厚度之約10%。在再一實施例中，金層約0.3 μm厚。焊料預成形物經壓印從而具有與經選擇性電鍍之蓋上之金之形狀對應之形狀。例如，若將金選擇性電鍍成正方形形狀，則焊料預成形物同樣係相應大小之正方形。在某些實施例中，期望設計焊料預成形物以使其略小於其最終將附接之金，由此容許金之邊緣可見，在該邊緣中金接觸暴露之鎳表面。
在步驟318中，將焊料預成形物附接至蓋。將焊料預成形物佈置於金表面上以使焊料與金接觸。使用已知技術(例如定位焊接)將預成形物附接至蓋上。當使用蓋組件來氣密性密封含於封裝基底內之電元件時，焊料經加熱以將蓋附接至封裝基底且含有在預期焊接區域內完全加熱之後之焊料。有利地，由於鎳存在於蓋之頂部表面之中心部分中，因此焊料不會流入中心中而留於金上。此在組裝製程期間實質上降低缺陷之數量。在一個實施例中，在正方形或矩形預成形物之4個拐角處使用4個定位銲。
在後續步驟(未展示)中，使用框架蓋組件來氣密性密封安裝於表面上之電子元件。將蓋定位於緊鄰電子元件處， 以使得將元件佈置於暴露之鎳下方同時由焊料預成形物環繞。在一個實施例中，元件存於在壓印步驟304期間形成之蓋中之空胺內。在後續加熱步驟中，焊料黏附至表面且由此在電子元件周圍建立氣密性密封。
圖4A至4D係本發明之兩個實施例之4個視圖。圖4A係圖4B中電鍍框架400之分解圖。基板402在其邊緣408及基板402之頂部表面之第一部分406b上具有金鍍層404。由部分406b外接之頂部表面之第二部分406a未鍍金。代替鍍金，第二部分406a暴露其鍍鎳表面。圖4C及4D除基板412係矩形而非正方形外類似於圖4A及4B。展示鎳鍍層414及金鍍層416。金鍍層位於頂部表面420之周界上之邊緣418上。在一個實施例中，鎳層之厚度介於約1 μm至約6 μm之間，且金層之厚度介於約0.1 μm至約0.6 μm之間。應瞭解，金層404及416以及鎳層414僅出於圖解說明目的展示於分解圖中。
圖5係一個用於將金選擇性電鍍於鍍鎳基板上之製程500之流程圖。在步驟502中，將每一個別蓋載入筒中以供後續電鍍。然後將可含有多個蓋之筒輸送至鍍金站(步驟504)，在該鍍金站中施加電流以將金層電鍍至所暴露表面(步驟506)。在步驟508中，將經選擇性電鍍之蓋自筒移除。在步驟508中，同樣將遮罩移除以顯露先前由遮罩保護之鎳表面。
製程600與製程500類似，但包括某些洗滌步驟。製程600始於步驟602，在該步驟602中將鍍鎳框架載入筒中。 在步驟604中，將筒輸送至酸洗滌站，在該酸洗滌站中暴露鎳表面以稀釋酸。例如，可在60℃之溫度下在10-15% HCl溶液中將框架酸洗滌約30秒。在步驟606中，然後將筒輸送至水洗滌站以移除痕量酸。可在60℃之溫度下在去離子水溶液中實施水洗滌約30秒。在與製程500之步驟506類似之步驟608中，將筒輸送至鍍金站以供選擇性鍍金。在步驟610中，將選擇性電鍍筒輸送至水洗滌站，此移除任何殘餘金溶液。然後在步驟612中將筒輸送至乾燥站，在該乾燥站中藉由熱量及加壓空氣來移除殘餘水。在一個實施例中，在乾燥步驟之前將經洗滌蓋自筒移除。
圖7A係一個產生本發明框架蓋組件之機器之示意性繪圖。圖解說明於圖7A中之機器經組態以執行製程600。將多個蓋載入左側之筒(區700)中，且此後將其依序輸送至區702中之5個站(604、606、608、610及612)中。
圖7B係一個供本發明使用之筒之示意圖。在圖解說明之實施例中，藉由轉筒將蓋712提供至取放站，且此後將其載入如圖7B中所展示之下部夾具706上。藉由下部遮罩710來保護蓋712之下部表面。然後降低頂部夾具704以將使其與下部夾具706接觸，從而形成筒。藉此，上部遮罩708保護蓋712之上部表面之一部分。藉由比較頂部夾具704之表面(圖7C)與底部夾具706之表面(圖7D)可看到，下部遮罩710之面積小於上部遮罩708之面積。在一些實施例中，任一夾具之表面可具有特定形貌從而以特定圖案選擇性遮蔽。在圖7C及7D中所圖解說明之實施例中，每一遮罩之 形貌係矩形。頂部夾具704包括可操作地連接至上部遮罩708之調節器716。調節器可(例如)藉由旋轉調節器716來調節遮罩708之垂直位置。此一調節器容許單一筒容納數個不同厚度之蓋。例如，藉由向上移動上部遮罩708，可將特定厚度之蓋容納於筒內。儘管已使用術語「上部夾具」及「下部夾具」，但應瞭解，該等術語僅出於圖解說明目的。可顛倒下部及上部遮罩之相對位置而不會不利地影響方法，且認為此一修改在本發明範圍內。類似地，調節器716可係底部夾具之一部分。
可(例如)自聚合材料(例如橡膠)形成遮罩708、710。在一個實施例中，筒係電鍍筒，其包括陽極及陰極連接714及用於傳導穿過蓋之電流從而使得能夠實施電鍍製程之相應電連接。
圖8展示蓋800，其包括選擇性電鍍之金802及其上部表面上之暴露之鎳804。亦展示預成形焊料環806。連結該兩個元件從而形成組件808。在熱處理之後，將焊料環806連結至金從而提供框架蓋組件810。在某些實施例中，預成形物及鍍層之大小應使金802延伸超出焊料806之邊緣。換言之，金802之寬度寬於焊料806之寬度。
圖9A及9B係經氣密性密封封裝之繪圖。包括焊料預成形物904a之蓋900氣密性密封空間906。封裝902提供此密封系統之下部基底。當加熱預成形物904a時，其沿水平金表面(例如圖8中之802)以及鍍金之垂直邊緣908擴展，從而形成焊料密封件904b。可藉由在密封期間將壓力向下施加 至蓋900來促進此焊料移動，此使得焊料向外擠出。
本文中所闡述之氣密性密封及選擇性電鍍技術無需限於蓋之產生。其他適宜應用包括選擇性電鍍稍後用作模具附接墊之封裝基底。鍍金提供焊料容易黏附之表面。
儘管已參考較佳實施例闡述了本發明，但彼等熟習此項項技術者應瞭解，為適應特定情形可作出各種改變且可用等效物替代其要素而不背離本發明範圍。因此，並非意欲將本發明限於所揭示作為預計用於實施本發明之最佳模式之特定實施例，而是意欲使本發明包括所有屬於隨附申請專利範圍之範圍及精神內之實施例。
400‧‧‧電鍍框架
402‧‧‧基板
404‧‧‧金鍍層
406a‧‧‧第二部分
406b‧‧‧第一部分
408‧‧‧邊緣
412‧‧‧基板
414‧‧‧鎳鍍層
416‧‧‧金鍍層
418‧‧‧邊緣
420‧‧‧頂部表面
604‧‧‧站
606‧‧‧站
608‧‧‧站
610‧‧‧站
612‧‧‧站
700‧‧‧區
702‧‧‧區
704‧‧‧頂部夾具
706‧‧‧下部夾具(底部夾具)
708‧‧‧上部遮罩
710‧‧‧下部遮罩
712‧‧‧蓋
714‧‧‧陽極及陰極連接
716‧‧‧調節器
800‧‧‧蓋
802‧‧‧金
804‧‧‧暴露之鎳
806‧‧‧焊料環(焊料)
808‧‧‧組件
810‧‧‧框架蓋組件
900‧‧‧蓋
902‧‧‧封裝
904a‧‧‧焊料預成形物
904b‧‧‧焊料密封件
906‧‧‧空間
908‧‧‧鍍金之垂直邊緣
在圖式中：圖1係一個產生框架蓋組件之製程之流程圖；圖2A至2I係先前技術框架蓋組件中之各種缺陷的繪圖；圖3係本發明之一個製程之流程圖；圖4A至4D提供數個本發明框架蓋組件之視圖；圖5係本發明之另一製程之流程圖；圖6係本發明之另一製程之另一流程圖；圖7A係一個本發明機器之各種站之示意性繪圖；圖7B係供本發明使用之筒及遮罩之示意性圖解說明，而圖7C及7D係遮罩之工作表面視圖；圖8圖解說明數種用於本發明中之物件；且圖9A及9B係經氣密性密封之封裝之繪圖。

Claims (18)

  1. 一種製造框架蓋組件之方法，其包含以下步驟：提供基板，其具有頂部表面、與該頂部表面相對之底部表面及外接該基板之邊緣；使用鎳電鍍該頂部表面、該底部表面及該邊緣；施加遮罩覆蓋該底部表面及該頂部表面之第一部分，而露出該邊緣及該頂部表面之第二部分；及在施有該遮罩的情況下使用金選擇性電鍍該邊緣及該頂部表面之第二部分，由此防止金電鍍於該底部表面及該頂部表面之該第一部分。
  2. 如請求項1方法，其進一步包含在選擇性電鍍之該步驟之後在該頂部表面上提供預成形焊料環之步驟，從而使得將該預成形焊料環佈置於電鍍於該頂部表面之該第二部分上之金上且該環外接該頂部表面之該第一部分。
  3. 如請求項2之方法，其進一步包含加熱該預成形焊料環以使該焊料流動且由此黏附至該金之步驟。
  4. 如請求項2之方法，其中該預成形焊料環具有4個拐角且呈正方形環或矩形環形狀，該方法進一步包含點焊接該4個拐角中之至少一者之步驟。
  5. 如請求項1之方法，其中使用鎳電鍍該頂部表面、該底部表面及該邊緣之該步驟沈積厚度為約1 μm至約6 μm之鎳層。
  6. 如請求項1之方法，其中使用金選擇性電鍍該邊緣及該頂部表面之第二部分之該步驟沈積厚度為約0.1 μm至約 0.6 μm之金層。
  7. 一種製造框架蓋組件之方法，其包含以下步驟：將鍍鎳基板載入電鍍筒中，其中該基板具有頂部表面、與該頂部表面相對之底部表面及外接該基板之邊緣，該筒具有遮罩覆蓋該底部表面及該頂部表面之第一部分，而露出該邊緣及該頂部表面之第二部分，該第一部分外接該第二部分；將具有該鍍鎳底板之該筒輸送至鍍金站；在施有該遮罩之情況下使用金選擇性電鍍該邊緣及該頂部表面之第二部分，由此防止金電鍍於該底部表面及該頂部表面之該第一部分，從而提供經選擇性電鍍之基板；及將該經選擇性電鍍之基板自該筒移除。
  8. 如請求項7之方法，其中在將該筒輸送至鍍金站之該步驟之前，將該筒輸送至酸洗滌站，並使用酸洗滌該鍍鎳基板。
  9. 如請求項8之方法，其中在將該筒輸送至鍍金站之該步驟之前，將該筒輸送至水洗滌站，並使用水洗滌該鍍鎳基板。
  10. 如請求項8之方法，其中繼將該筒輸送至鍍金站之該步驟之後，將該筒輸送至水洗滌站，並使用水洗滌該經選擇性電鍍之基板。
  11. 如請求項8之方法，其中繼將該筒輸送至鍍金站之該步驟之後，將該筒輸送至乾燥站，並乾燥該經選擇性電鍍 之基板。
  12. 如請求項8之方法，其進一步包含以下步驟：在安裝於表面上之電子元件周圍佈置該框架蓋組件且隨後在該電子元件周圍氣密性密封該框架蓋組件。
  13. 如請求項7之方法，其中該遮罩包括上部遮罩及下部遮罩，且該電鍍筒包含：下部夾具，其具有與該底部表面嚙合之該等下部遮罩；上部夾具，其具有與該頂部表面之該第二部分嚙合之該等上部遮罩；及陽極及陰極。
  14. 如請求項13之方法，其中該等下部遮罩及上部遮罩共同界定具有厚度之蓋接收區，該筒進一步包含用於調節該蓋接收區之該厚度之構件。
  15. 一種框架蓋組件，其包含：含鐵基板，其具有頂部、與該頂部相對之底部及外接該基板之邊緣；該含鐵基板之該頂部、該底部及該邊緣上之鎳層；選擇性沈積於該鎳層上之金層，其使得該頂部上之該鎳之第一部分暴露，同時該金覆蓋該邊緣及該頂部上鎳之第二部分，該鎳之第二部分外接該第一部分。
  16. 如請求項15之框架蓋組件，其進一步包含佈置於該金上及該鎳之第二部分上方之預成形焊料環，從而使該焊料環外接該鎳之第一部分，同時使該第一部分暴露。
  17. 如請求項15之框架蓋組件，其中該金層延伸超出該預成形焊料環。
  18. 一種用於選擇性遮蔽蓋之電鍍筒，其包含：下部夾具，其具有複數個位於暴露之第一表面上之下部遮罩；上部夾具，其具有相應之複數個位於暴露之第二表面上之上部遮罩；其中將該等下部遮罩中之每一者定位以與相應之該等上部遮罩中之一者嚙合，從而將蓋夾於上部及下部接觸區之間，該等上部接觸區及下部接觸區具有不同面積。
TW101130029A 2011-08-17 2012-08-17 框架蓋組件之選擇性電鍍 TW201313964A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US201161524526P 2011-08-17 2011-08-17

Publications (1)

Publication Number Publication Date
TW201313964A true TW201313964A (zh) 2013-04-01

Family

ID=47715707

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101130029A TW201313964A (zh) 2011-08-17 2012-08-17 框架蓋組件之選擇性電鍍

Country Status (3)

Country Link
US (1) US20130049555A1 (zh)
TW (1) TW201313964A (zh)
WO (1) WO2013025981A2 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106796919A (zh) * 2014-10-01 2017-05-31 美题隆公司 具有选择性和边缘金属化的罩盖

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015010061A2 (en) * 2013-07-19 2015-01-22 Materion Corporation A metal cap assembly for optical communications
US10211115B2 (en) * 2014-05-21 2019-02-19 Materion Corporation Method of making a ceramic combo lid with selective and edge metallizations
US20180132373A1 (en) * 2016-11-08 2018-05-10 Ametek, Inc. Cover assemblies and methods for manufacturing the same
CN112133639B (zh) * 2020-08-20 2022-03-22 中国电子科技集团公司第二十九研究所 一种在基板上选择性压覆合金焊片的方法
CN113249765B (zh) * 2021-05-13 2022-07-19 贵州詹阳动力重工有限公司 一种电泳屏蔽工装及电泳屏蔽方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5696098A (en) * 1979-12-29 1981-08-03 Electroplating Eng Of Japan Co Plating apparatus
KR100234163B1 (ko) * 1997-02-24 1999-12-15 유무성 리드프레임 제조방법
US6400015B1 (en) * 2000-03-31 2002-06-04 Intel Corporation Method of creating shielded structures to protect semiconductor devices
KR100442830B1 (ko) * 2001-12-04 2004-08-02 삼성전자주식회사 저온의 산화방지 허메틱 실링 방법
JP2006180437A (ja) * 2004-12-24 2006-07-06 Tdk Corp 弾性表面波装置およびその製造方法
US8198712B2 (en) * 2006-06-07 2012-06-12 International Rectifier Corporation Hermetically sealed semiconductor device module
US8784636B2 (en) * 2007-12-04 2014-07-22 Ebara Corporation Plating apparatus and plating method
JP2011526838A (ja) * 2008-06-23 2011-10-20 マテリオン アドバンスト マテリアルズ テクノロジーズ アンド サービシーズ インコーポレイティド 無鉛スズ系はんだと適合する加工のための金−スズ−インジウムはんだ

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106796919A (zh) * 2014-10-01 2017-05-31 美题隆公司 具有选择性和边缘金属化的罩盖
US11031309B2 (en) 2014-10-01 2021-06-08 Materion Corporation Cover lid with selective and edge metallization

Also Published As

Publication number Publication date
WO2013025981A2 (en) 2013-02-21
WO2013025981A3 (en) 2013-05-10
US20130049555A1 (en) 2013-02-28

Similar Documents

Publication Publication Date Title
TW201313964A (zh) 框架蓋組件之選擇性電鍍
TWI397964B (zh) 部分圖案化之引線框架及其在半導體封裝中製作與使用的方法
CN105305995B (zh) 一种smd石英晶体谐振器及其整板封装加工工艺
US9378906B2 (en) Electromagnetic contactor manufacturing method
CN104517908A (zh) 气密密封用盖、电子部件收纳用封装以及气密密封用盖的制造方法
JP3432988B2 (ja) 電子部品パッケージ用金属製リッド基板、及び金属製リッドの製造方法
CN110234783A (zh) 蒸镀掩模的制造方法、蒸镀掩模及有机半导体元件的制造方法
JP2003077939A (ja) 半導体装置およびその製造方法
JPH11514801A (ja) グラス／金属のパッケージおよびその製造方法
TWI381505B (zh) 導線架與利用此導線架製造半導體封裝的方法
JP5954871B2 (ja) 半導体装置の製造方法並びにそれに用いられる半導体素子搭載用基板とその製造方法
JP2016207948A (ja) 光半導体装置用リードフレーム、光半導体装置用樹脂付きリードフレーム及び光半導体装置と、光半導体装置用リードフレームの製造方法
JPS5921171B2 (ja) 半導体装置の密封方法
KR100479243B1 (ko) 전기도금된리드를가진반도체장치의제조방법
US20220278085A1 (en) Method for connecting an electrical device to a bottom unit by using a solderless joint
JP2001068575A (ja) 半導体装置用のシールリングとそれを用いた半導体装置の製造方法
CN101651110A (zh) 小型化smd产品的生产工艺
US20150187688A1 (en) Method For Treating A Leadframe Surface And Device Having A Treated Leadframe Surface
KR20030026387A (ko) 반도체 웨이퍼의 화학기상증착공정중에 사용되는받침히터와 그 제조방법
CN205376494U (zh) 一种带金属屏蔽层的单层超薄基板封装结构
CN110000442A (zh) 一种铜零件镀银焊接替代银基焊料钎焊的方法
JPS6032773Y2 (ja) 気密端子
CN117718696A (zh) 载人航天飞船模拟电路用管座封装外壳及其钎焊工艺
JPH05251607A (ja) 半導体装置の外部リードの鍍金用治具およびその治具を使用した鍍金方法
CN106653625A (zh) 超薄封装元件的制作工艺