TW201306035A - 非揮發性記憶體及具有控制錯誤率之高效率晶片上區塊複製方法 - Google Patents
非揮發性記憶體及具有控制錯誤率之高效率晶片上區塊複製方法 Download PDFInfo
- Publication number
- TW201306035A TW201306035A TW101115853A TW101115853A TW201306035A TW 201306035 A TW201306035 A TW 201306035A TW 101115853 A TW101115853 A TW 101115853A TW 101115853 A TW101115853 A TW 101115853A TW 201306035 A TW201306035 A TW 201306035A
- Authority
- TW
- Taiwan
- Prior art keywords
- block
- memory
- data
- error rate
- pages
- Prior art date
Links
- 230000015654 memory Effects 0.000 title claims abstract description 258
- 238000000034 method Methods 0.000 title claims description 28
- 238000005070 sampling Methods 0.000 claims description 13
- 238000007689 inspection Methods 0.000 claims description 4
- 230000001419 dependent effect Effects 0.000 claims 2
- 230000000977 initiatory effect Effects 0.000 claims 1
- 210000004027 cell Anatomy 0.000 description 94
- 238000007726 management method Methods 0.000 description 16
- 239000000463 material Substances 0.000 description 11
- 238000009826 distribution Methods 0.000 description 6
- 230000007246 mechanism Effects 0.000 description 6
- 230000002093 peripheral effect Effects 0.000 description 6
- 239000000758 substrate Substances 0.000 description 6
- 230000004913 activation Effects 0.000 description 4
- 230000005669 field effect Effects 0.000 description 4
- 239000000047 product Substances 0.000 description 3
- 235000012431 wafers Nutrition 0.000 description 3
- 238000003491 array Methods 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 230000032823 cell division Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000013500 data storage Methods 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 239000002784 hot electron Substances 0.000 description 2
- 230000014759 maintenance of location Effects 0.000 description 2
- 238000005192 partition Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 230000005641 tunneling Effects 0.000 description 2
- 208000000044 Amnesia Diseases 0.000 description 1
- 208000026139 Memory disease Diseases 0.000 description 1
- 210000005056 cell body Anatomy 0.000 description 1
- CETPSERCERDGAM-UHFFFAOYSA-N ceric oxide Chemical compound O=[Ce]=O CETPSERCERDGAM-UHFFFAOYSA-N 0.000 description 1
- 229910000422 cerium(IV) oxide Inorganic materials 0.000 description 1
- 239000013065 commercial product Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000004193 electrokinetic chromatography Methods 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000006984 memory degeneration Effects 0.000 description 1
- 208000023060 memory loss Diseases 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000010076 replication Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/26—Sensing or reading circuits; Data output circuits
- G11C16/28—Sensing or reading circuits; Data output circuits using differential sensing or reference cells, e.g. dummy cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/50—Marginal testing, e.g. race, voltage or current testing
- G11C29/50004—Marginal testing, e.g. race, voltage or current testing of threshold voltage
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
- G11C2211/563—Multilevel memory reading aspects
- G11C2211/5634—Reference cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
- G11C2211/564—Miscellaneous aspects
- G11C2211/5641—Multilevel memory having cells with different number of storage levels
Landscapes
- Read Only Memory (AREA)
Abstract
本發明揭示一種具有充當用於高密度儲存之多位階記憶體胞(MLC)區塊之一寫快取區之單位階記憶體胞(SLC)區塊之非揮發性記憶體晶片，其需要不斷將SLC區塊複製或折疊至MLC區塊中。為避免耗時的雙態觸發輸出及輸入整個SLC區塊之頁面以藉由一控制器晶片進行錯誤校正碼(ECC)檢查，僅檢查一小取樣。藉由嘗試不同讀取點而動態判定用於讀取該SLC區塊之取樣中之記憶體胞之一最佳讀取點，使得在一錯誤預算內讀取資料。一旦判定該最佳讀取點，則使用該最佳讀取點讀取整個SLC區塊而不進一步進行錯誤檢查。則可確保在錯誤預算內將該SLC區塊複製(盲折疊)至該MLC區塊。
Description
本發明係關於可再程式化非揮發性記憶體系統(諸如半導體快閃記憶體)之操作，且更特定言之，本發明係關於具有控制錯誤率之資料自一較低密度記憶體部分至一較高密度記憶體部分之高效率複製。
能夠非揮發性電荷儲存(特定言之，呈封裝為一小外觀尺寸卡之EEPROM及快閃EEPROM形式)之固態記憶體最近在各種行動及手持裝置(尤其資訊器具及消費電子產品)中變成選擇儲存。不像亦係固態記憶體之RAM(隨機存取記憶體)一樣，快閃記憶體係非揮發性，且即使在切斷電源之後保留其之儲存資料。而且，不像ROM(唯讀記憶體)一樣，快閃記憶體類似於一磁碟儲存裝置可重寫。儘管較高成本，快閃記憶體日益用於大容量儲存應用中。基於旋轉磁性媒體(諸如硬碟機及軟碟)，習知大容量儲存器不適合用於行動及手持環境。此係因為磁碟機趨向於笨重、易於機械失效且具有高延時及高功率要求。此等不期望屬性使得基於磁碟之儲存器在大多數行動及可攜式應用中不實際。另一方面，快閃記憶體(嵌入在一抽換式卡且呈抽換式記憶體卡形式)由於其之小尺寸、低功率消耗、高速及高可靠性特徵理想上適用於行動及手持環境。
快閃EEPROM類似於EEPROM(可電擦除且可程式化唯讀記憶體)在於快閃EEPROM係可擦除且將新資料寫入或「程
式化」至其等之記憶體胞中之一非揮發性記憶體。兩者在一場效應電晶體結構中使用定位在源極區域與汲極區域之間之一半導體基板中之一通道區域上之一浮動(未連接)導電閘極。接著在該浮動閘極上提供一控制閘極。藉由保留在該浮動閘極上之電荷量控制臨限電壓特性。即，對於該浮動閘極上之一給定電荷位準，在「導通」該電晶體之前存在必須施加至該控制閘極之一對應電壓(臨限值)以允許該電晶體之源極區域與汲極區域之間之導電。特定言之，快閃記憶體(諸如快閃EEPROM)允許同時擦除記憶體胞之整個區塊。
該浮動閘極可保存一系列電荷且因此可被程式化為一臨限電壓窗內之任何臨限電壓位準。藉由裝置之最小及最大臨限值位準定限臨限電壓窗之大小，繼而其對應於可被程式化至該浮動閘極上之電荷之範圍。臨限窗一般取決於記憶體裝置之特性(操作條件及歷史)。原理上，該窗內之每一不同可解析臨限電壓位準範圍可用於指定記憶體胞之一明確記憶體狀態。
在用於一快閃EEPROM陣列之每一儲存元件之當前商業產品中藉由二進位模式之操作來儲存一單一資料位元係普遍的，其中儲存元件電晶體之臨限值位準之兩個範圍被定義為儲存位階。電晶體之臨限值位階對應於儲存在其等之儲存元件上之電荷位準之範圍。趨勢除了縮減該等記憶體陣列之大小之外，亦藉由將一個以上資料位元儲存在每一儲存元件電晶體中而進一步增加此等記憶體陣列之資料儲
存之密度。藉由將兩個以上臨限值位階定義為每一儲存元件電晶體之儲存狀態來完成此，現在，在商業產品中包含四個此狀態(每個儲存元件2個資料位元)。亦正在實施更多儲存狀態(諸如每個儲存元件16個狀態)。每一儲存元件記憶體電晶體具有臨限電壓之一定總範圍(窗)，儲存元件記憶體電晶體實際上可在總範圍(窗)內操作，且此範圍被劃分為經定義用於儲存元件記憶體電晶體之多個狀態，加上該等狀態之間之邊限以允許該等狀態彼此明顯不同。顯然，一記憶體胞經組態以儲存越多位元，其需要操作之錯誤之邊限越小。
通常藉由兩種機制之一者將充當一記憶體胞之電晶體程式化至「經程式化」狀態。在「熱電子注入」中，施加至汲極之一高電壓加速橫跨基板通道區域之電子。同時，施加至控制閘極之一高電壓將熱電子通過一薄閘極介電質拉至浮動閘極上。在「穿隧注入」中，相對於該基板將一高電壓施加至該控制閘極。以此方式，將電子自該基板拉至中介浮動閘極。雖然先前使用術語「程式化」來描述藉由將電子注入至記憶體胞之一初始擦除電荷儲存單元以便改變記憶體狀態而至一記憶體之寫入，但現在可與更多普通術語(諸如「寫」或「記錄」)交換。
可藉由許多機制擦除記憶體裝置。對於EEPROM，藉由將一高電壓施加至相對於控制閘極之基板以便誘導浮動閘極中之電子穿隧通過一薄氧化物至基板通道區域(即，福勒-諾得漢(Fowler-Nordheim)穿隧)，可電擦除一記憶體
胞。通常，可逐位元組擦除EEPROM。對於快閃EEPROM，可一次全部或一次一或多個最小可擦除區塊電擦除該記憶體，其中一最小可擦除區塊可由一或多個區段構成且每一區段可儲存512個位元組或更多資料。
記憶體裝置通常包括可安裝在一卡上之一或多個記憶體晶片。每一記憶體晶片包括由周邊電路(諸如解碼器以及擦除、寫入與讀取電路)支撐之一記憶體胞陣列。更尖端記憶體裝置亦具有執行智慧且更高階記憶體操作及介接之一控制器。
存在現今使用之許多商業成功非揮發性固態記憶體裝置。此等記憶體裝置可係快閃EEPROM或可採用其他類型的非揮發性記憶體胞。在美國專利第5,070,032號、第5,095,344號、第5,315,541號、第5,343,063號及第5,661,053號、第5,313,421號及第6,222,762號中給出快閃記憶體之實例及製造快閃記憶體之系統及方法。特定言之，在美國專利第5,570,315號、第5,903,495號、第6,046,935號中描述具有NAND串結構之快閃記憶體裝置。而且，亦自用於儲存電荷之具有一介電層之記憶體胞製造非揮發性記憶體裝置。代替較早描述的導電性浮動閘極元件，使用一介電層。2000年11月IEEE Electron Device Letters第21卷第11號第543頁至第545頁Eitan等人之「NROM：A Novel Localized Trapping,2-Bit Nonvolatile Memory Cell」已描述使用介電儲存元件之此等記憶體裝置。一ONO介電層橫跨源極與汲極擴散區之間之通道延
伸。一資料位元之電荷定位在相鄰於汲極之介電層中，且另一資料位元之電荷定位在相鄰於源極之介電層中。例如，美國專利第5,768,192號及第6,011,725號揭示具有夾在兩個二氧化矽層之間之一捕獲介電質之一非揮發性記憶體胞。藉由分開讀取介電質內之空間分開電荷儲存區域之二進位狀態而實施多狀態資料儲存。
在本文描述的記憶體系統之類型以及其他(包含磁碟儲存系統)中，藉由使用一錯誤校正技術來維持所儲存之資料之完整性。最普遍地，對一次儲存之每一區段或其他資料單位計算一錯誤校正碼(ECC)，且儲存此ECC連同該資料。該ECC最普遍與已計算ECC之一單位群組之使用者資料一起儲存。該單位群組之使用者資料可係一區段或一多區段頁面。當自記憶體讀取此資料時，使用ECC來判定正讀取之使用者資料之完整性。通常可藉由使用ECC來校正該單位群組之資料內之有錯誤位元。
趨勢係減小記憶體系統之大小以便能夠將更多記憶體胞放置在該系統中且使該系統儘可能小以配裝在較小主機裝置中。藉由較高電路整合之一組合且組態每一記憶體胞以儲存更多資料位元來增加記憶體容量。兩種技術皆需要該記憶體增加更緊密錯誤邊限而操作。此繼而對ECC有更高要求以校正錯誤。ECC可經設計以校正預定數目個錯誤位元。所要校正位元越多，ECC將越複雜且計算量越大。
一記憶體裝置通常包含與一記憶體控制器晶片協作之一
或多個記憶體晶片。每一記憶體晶片具有一記憶體胞陣列及由一狀態機驅動之周邊電路及一基本晶片上控制電路，以控制低階記憶體操作(諸如讀取、寫入及擦除操作)。該記憶體控制器晶片通常具有用以處理更複雜操作及資料處理之一微處理器及RAM。因為ECC需要大量計算，所以通常由該記憶體控制器來處置ECC。由於ECC位於一外部記憶體控制器上，所以自該記憶體晶片讀取之資料必須經雙態觸發輸出至該記憶體控制器以便執行ECC操作。
一非揮發性記憶體通常與一主機一起操作以儲存及擷取資料。在一正常主機讀取中，所讀取之資料皆必須經雙態觸發輸出，因此在其經由該控制器至主機之途中，其可使該控制器執行ECC操作。
然而，對於合適及高效率操作，該非揮發性記憶體裝置亦需要執行許多內部記憶體操作(諸如在記憶體之不同部分之間複製資料)。一記憶體之一特定實施方案使該記憶體之記憶體陣列分割成一MLC(多位階記憶體胞)部分及一SLC(單位階記憶體胞)部分。該MLC部分能夠更密集儲存資料且該SLC部分能夠更強固儲存資料。一較佳操作方案係使該SLC部分充當一寫快取區，其中首先寫入來自該主機之資料且稍後將該資料自該SLC部分複製至該MLC部分。
對於此類型的記憶體，晶片上複製涉及自該SLC部分讀取資料及將相同資料寫至該MLC部分。此操作稱為「折疊(folding)」。例如，在經分割具有1位元SLC(D1)及3位元
MLC(D3)之一記憶體中，將三個D1區塊折疊成一個D3區塊。
然而，若需要檢查且校正所讀取D1區塊之任何錯誤，則需要將此等區塊中之資料雙態觸發輸出至該控制器。在檢查該資料之錯誤且由ECC校正(若需要)之後，在該資料被折疊至MLC目的地區塊之前需要將該資料傳送回至該記憶體晶片。此方法對該系統具有明顯效能影響。另外，此方法亦需要控制器RAM在雙態觸發輸出源資料之後保持該資料以用於ECC校正。
因此，在增強效能之一方法中，一記憶體系統通常使用用以複製資料之一「完全盲折疊」方法(其制止傳送出SLC源資料及傳送回MLC目的地頁面)。因此，未嘗試ECC校正，此係因為不存在被傳送至控制器之資料。
然而，完全盲折疊並不可靠。若SLC源區塊歸因於記憶體之耗損(諸如藉由程式化/擦除循環或資料保留)而具有較高錯誤率且未經校正，則當將該等SLC源區塊複製至MLC目的地區塊時，該等MLC區塊將以更高錯誤率結束且即使利用系統上ECC校正方案仍不可恢復。
因此，需要提供具有高效率晶片上區塊複製同時控制錯誤率之一非揮發性記憶體。
根據本發明之一態樣，藉由動態嘗試不同讀取點以讀取一區塊之資料之一取樣使得在一錯誤預算內讀取該資料，而動態判定用於讀取SLC部分之該區塊中之記憶體胞之一
最佳讀取點。一旦判定該最佳讀取點，使用該最佳讀取點以讀取整個區塊而不存在進一步錯誤檢查。
根據一較佳實施例，資料之SLC區塊包括複數個資料頁面，每一資料頁面具有與其相關聯之一ECC。資料之該SLC區塊之錯誤率之量測係藉由檢查該區塊之該等資料頁面之一取樣之ECC，其中該取樣中之該等資料頁面之任一者之錯誤位元必須在錯誤預算內。至少取樣資料頁面需要經受動態讀取且往復於該控制器用於ECC檢查。若一試用讀取點引起該等取樣資料頁面全部具有在錯誤預算內之錯誤率，則選擇該試用讀取點以讀取整個SLC區塊而不需要ECC檢查(盲讀取)。接著將自該SLC部分讀取之資料複製(盲折疊)於該MLC部分。
在一較佳實施例中，在該取樣中僅選擇該SLC區塊之第一頁面及最後頁面。對於D1(1位元)至D3(3位元)折疊，三個SLC區塊將被折疊至一個MLC區塊中且因此來自該三個SLC區塊之總共六個頁面將被雙態觸發輸出至該控制器用於ECC操作。
在不能為一第一SLC源區塊找到一最佳NAND內部讀取位準之事件中，來自該第一SLC源區塊之資料將被複製至一第二新SLC源區塊，較佳具有一較小熱計數。接著可替代在該第二SLC區塊上開始動態取樣讀取錯誤管理。
根據本發明之另一態樣，不將資料自NAND傳送至該控制器用於取樣之ECC檢查，一替代方法係計數禁區(擦除狀態與程式化狀態之間)中之位元數目且接著將NAND Vt臨限值移動至經計數具有最少量位元之點。
根據本發明之另一態樣，僅當區塊之熱計數已達到一預定臨限值時啟用一給定區塊上之動態取樣讀取錯誤管理。
根據本發明之又一態樣，一標記與每一區塊相關聯以指示動態取樣讀取錯誤管理是否應能夠用於正處理之區塊。
在一實施例中，若區塊之熱計數已達一預定臨限值，則該標記經設定用於啟用。
在另一實施例中，若資料已儲存在區塊中過去一預定時期，該標記經設定用於啟用。
在另一實施例中，提供額外標記機制(例如，維持在快閃記憶體中之表格)以匹配每標記之不同動態讀取事例(例如，△V之量)，且在不需要觀看每一讀取情況下當需要時使用該等不同動態讀取事例。此等標記機制可係基於時間的而非基於熱計數。此外，基於所標記產品之效能要求，可調整多長時間應更新標記表格。
將從本發明之較佳實施例之以下描述瞭解本發明之另外特徵及優點，描述應結合隨附圖式。
圖1繪示與一記憶體系統通信之一主機，其中體現本發明之特徵。該主機80通常發送待儲存在記憶體裝置90之資料或藉由讀取該記憶體裝置90擷取資料。該記憶體裝置90包含由一記憶體控制器102管理之一或多個晶片100。該記憶體晶片100包含記憶體胞之一記憶體陣列200，每一記憶體胞能夠經組態作為用於儲存多個位元之資料之一多位階記憶體胞(「MLC」)以及能夠經組態作為用於儲存1位元
之資料之一單位階記憶體胞(「SLC」)。該記憶體晶片亦包含周邊電路204，諸如列及行解碼器、感測模組、資料鎖存器及I/O電路。一晶片上控制電路110控制每一晶片之低階記憶體操作。該控制電路110係與該等周邊電路協作以在記憶體陣列200上執行記憶體操作之一晶片上控制器。該控制電路110通常包含一狀態機112，用以經由一資料匯流排231及控制與位址匯流排111提供記憶體操作之晶片級控制。
在許多實施方案中，該主機80經由該記憶體控制器102與該記憶體晶片100通信且互動。該控制器102與該記憶體晶片協作且控制並管理較高階記憶體操作。一韌體60提供用以實施該控制器102之功能之程式碼。一錯誤校正碼(「ECC」)處理器62在該記憶體裝置之操作期間處理ECC。
例如，在一主機寫入中，該主機10在自該主機之作業系統之一檔案系統分配之邏輯區段中將待寫入之資料發送至該記憶體陣列100。在該控制器中實施之一記憶體區塊管理系統分級該等區段且將其等映射並儲存至該記憶體陣列之實體結構。在美國專利申請公開案US-2010-0172180-A1中揭示一較佳區塊管理系統，該案之全文以引用方式併入本文中。
為改良讀取及程式化效能，並行讀取或程式化一陣列中之多個電荷儲存元件或記憶體電晶體。因此，一起讀取或
程式化記憶體元件之一「頁面」。在現有記憶體架構中，一列通常含有若干交錯頁面或其可構成一頁面。將一起讀取或程式化一頁面之所有記憶體元件。
圖2繪示並行感測或程式化之組織(例如)在NAND組態中之記憶體胞之一頁面。圖2本質上展示圖1之該記憶體陣列200中之一組NAND串50。一「頁面」(諸如頁面60)係能夠並行感測或程式化之一群組記憶體胞。藉由感測放大器210之一對應頁面在周邊電路中完成此。所感測結果係資料鎖存器220之一對應組中之鎖存器。每一感測放大器可經由一位元線36耦合至一NAND串(諸如NAND串50)。例如，該頁面60係沿一列且由施加至共同連接至字線WL3之頁面之記憶體胞之控制閘極之一感測電壓感測。沿每一行，可經由一位元線36藉由一感測放大器存取每一記憶體胞(諸如記憶體胞10)。經由一資料I/O匯流排231將該等資料鎖存器220中之資料雙態觸發輸入或輸出至該記憶體控制器102。
上文提及之頁面係一實體頁面記憶體胞或感測放大器。取決於上下文，在每一記憶體胞儲存多位元資料之情況中，每一實體頁面具有多個資料頁面。
該NAND串50係由其等之源極及汲極菊鏈以在其之兩個端部處分別形成一源極終端及一汲極終端之一系列記憶體電晶體10。一對選擇電晶體S1、S2控制分別經由該NAND串之源極終端及汲極終端之該等記憶體電晶體鏈至外部之連接。在一記憶體陣列中，當導通源極選擇電晶體S1時，
將該源極終端耦合至一源極線34。類似地，當導通汲極選擇電晶體S2時，將該NAND串之該汲極終端耦合至該記憶體陣列之一位元線36。該鏈中之每一記憶體電晶體10充當一記憶體胞。該記憶體電晶體具有用以儲存一給定電荷量以便表示一希望記憶體狀態之一電荷儲存元件20。每一記憶體電晶體之一控制閘極允許對讀取及寫入操作之控制。
一列NAND串之對應記憶體電晶體之控制閘極全部連接至相同字線(諸如WL0、WL1、...)。類似地，該等選擇電晶體S1、S2(分別經由選擇線SGS及SGD存取)之每一者之一控制閘極提供分別經由其之源極終端及汲極終端對於該NAND串之控制存取。
快閃記憶體與其他類型記憶體之間之一重要差異係必須自經擦除狀態程式化一記憶體胞。即，浮動閘極必須首先清空電荷。接著程式化將一期望電荷量增加至該浮動閘極。不支援自浮動移除電荷之一部分以自一更多程式化狀態變成一較少程式化狀態。此意指更新資料不能覆寫現有資料且必須被寫至先前未寫入位置中。
此外，擦除係自該浮動閘極清空全部電荷且一般略微花費時間。出於此原因，此將係繁重的且非常緩慢逐記憶體胞或甚至逐頁面擦除。特定言之，該記憶體胞陣列被劃分成大量記憶體胞區塊。如快閃EEPROM系統中常見，區塊係擦除記憶體胞。即，每一區塊含有被一起擦除之最小數目個記憶體胞。
圖3示意性繪示組織在可擦除區塊中之一記憶體陣列之一實例。電荷儲存記憶體裝置之程式化僅可引起增加更多電荷至其之電荷儲存元件。因此，在一程式化操作之前，必須移除(或擦除)一記憶體胞之電荷儲存元件中之現有電荷。當一起(即，一瞬間)電擦除整個記憶體胞陣列200或該陣列之最高有效群組記憶體胞時，一非揮發性記憶體(諸如EEPROM)稱為一「快閃」EEPROM。一旦被擦除，接著可重新程式化該群組記憶體胞。可一起擦除之該群組記憶體胞可由一或多個可定址擦除單元300組成。該擦除單元或區塊300通常儲存一或多個資料頁面，頁面係程式化及讀取之一最小單位，但在一單一操作中可程式化或讀取一個以上頁面。每一頁面通常儲存資料之一或多個區段，區段之大小由主機系統定義。一實例係使用者資料之512位元組之一區段，利用磁性磁碟機建立之一標準之後，加上關於使用者資料及/或儲存有該使用者資料之區塊之某數個位元組之附加項資訊。
在圖3中展示的實例中，可由字線42(諸如WL0至WLy)及位元線36(諸如BL0至BLx)存取該記憶體陣列200中之個別記憶體胞。該記憶體被組織成擦除區塊，諸如擦除區塊0、1、...、m。若該NAND串50(參見圖2)含有16個記憶體胞，則將可由選擇線44及字線42(諸如WL0至WL15)存取該陣列中之第一組NAND串。擦除區塊0經組織具有一起擦除之該第一組NAND串之全部記憶體胞。在記憶體架構中，可一起擦除一組以上NAND串。
如較早描述，非揮發性記憶體之一實例由一場效應電晶體陣列形成，每一場效應電晶體在其之通道區域與其之控制閘極之間具有一電荷儲存層。該電荷儲存層或單元可儲存一系列電荷，引起用於每一場效應電晶體之一臨限電壓範圍。可能臨限電壓之範圍跨越一臨限窗。當該臨限窗被分割成臨限電壓之多個子範圍或區域時，每一可解析區域用於表示一記憶體胞之一不同記憶體狀態。可藉由一或多個二進位位元編碼多個記憶體狀態。
圖4繪示具有一群集記憶體胞之二進位記憶體，每一記憶體胞處於兩個可能狀態之一者。每一記憶體胞使其之臨限窗由一單一定界位準分割成兩個相異區域。如圖4(0)中展示，在讀取期間，使用一下區域與一上區域之間之一讀取定界位準rV1以判定該記憶體胞之臨限位準位於哪一區域。若該記憶體胞之臨限值位於下區域中，則該記憶體胞處於一「經擦除」狀態，且若該記憶體胞之臨限值位於上區域中，則該記憶體胞處於一「經程式化」狀態。圖4(1)繪示該記憶體初始使其之全部記憶體胞處於「經擦除」狀態。圖4(2)繪示一些記憶體胞被程式化為「經程式化」狀態。使用1位元或二進位碼以編碼記憶體狀態。例如，位元值「1」狀態表示「經擦除」狀態且「0」表示「經程式化」狀態。通常，藉由施加一或多個程式化電壓脈衝執行程式化。在每一脈衝之後，感測該記憶體胞以驗證該臨限值是否移動超過一驗證定界位準vV1。具有此記憶體胞分
割之一記憶體稱為「二進位」記憶體或單位階(「SLC」)記憶體。將看出當整個臨限窗僅由兩個區域佔據時，二進位或SLC記憶體以一寬錯誤邊限操作。
圖5繪示具有一群集記憶體胞之一多狀態記憶體，每一記憶體胞處於八個可能狀態之一者。每一記憶體胞使其之臨限窗由至少七個定界位準分割成八個相異區域。如圖5(0)中展示，在讀取期間，使用讀取定界位準rV1至rV7以判定該記憶體胞之臨限位準位於哪一區域。若該記憶體胞之臨限值位於最下區域中，則該記憶體胞處於一「經擦除」狀態，且若該記憶體胞之臨限值位於上區域中，則該記憶體胞處於多個「經程式化」狀態之一者。圖5(1)繪示該記憶體初始使其之全部記憶體胞處於「經擦除」狀態。圖5(2)繪示一些記憶體胞被程式化為「經程式化」狀態。使用具有低、中及高位元之3位元碼以表示該八個記憶體狀態之每一者。例如，分別由「111」、「011」、「001」、「101」、「100」、「000」、「010」及「110」表示「0」、「1」、「2」、「3」、「4」、「5」、「6」及「7」狀態。通常，藉由施加一或多個程式化電壓脈衝執行程式化。在每一脈衝之後，感測該記憶體胞以驗證該臨限值是否移動超過驗證定界位準vV1至vV7之一者之一參考點。具有此記憶體胞分割之一記憶體稱為「多狀態」記憶體或多位階記憶體胞(「MLC」)記憶體。在一數字程式化方法中，在將該等記憶體胞程式化為其等之目標狀態之前採用多個程式化階段以便減輕浮動閘極至浮動閘極之擾動。
類似地，儲存4位元碼之一記憶體將具有表示16個狀態之每一者之低、第一中間、第二中間及高位元。將由至少15個定界位準將該臨限窗定界為16個相異區域。
因為記憶體之有限臨限窗被分割成多個區域，所以用於程式化及讀取之解決方案將有必要變得更精細。因此，一多狀態或MLC記憶體有必要以比具有較少分割區域之一記憶體更窄的錯誤邊限操作。換言之，錯誤率隨儲存在每一記憶體胞中之位元數目增加。一般而言，錯誤率隨該臨限窗中之分割區域之數目增加。
圖6繪示適宜用於實踐本發明之一記憶體之一實例。該記憶體胞陣列200(參見圖1)被分割成一第一部分410及一第二部分420。該第二部分420具有組態為高密度儲存器之記憶體胞，每一記憶體胞儲存多個位元之資料。該第一部分410具有組態為低密度儲存器之記憶體胞，每一記憶體胞儲存比該第二部分更少的位元數目。例如，該第一部分410中之記憶體胞各自經組態為用以儲存1位元資料之SLC記憶體。該第二部分420中之記憶體胞各自經組態為用以儲存3位元資料之MLC記憶體。每胞儲存1位元資料之該第一部分將亦稱為D1且每胞儲存3位元資料之該第二部分稱為D3。鑒於較早闡述，該第一部分將以比該第二部分更寬的錯誤邊限操作。因此，該第一部分中之記憶體操作將具有比該第二部分更小的錯誤。
在步驟(1)中，在一主機寫入期間，首先在該第一部分
410中快取輸入資料。將該輸入資料逐頁面直接寫至該第二區段420中。例如，將SLC區塊1至3寫入D1記憶體中。
在步驟(2)中，在該第二部分420中將SLC區塊1至3中之資料複製(折疊)至D3記憶體之一單一區塊。由該控制器102中之韌體60控制之記憶體執行折疊操作。當一主機命令正操作時，在一空閒時期較佳在顯著位置中實行該操作。
在2009年12月18日申請之美國申請案US 12/642,584中亦揭示經組態具有D1及D3部分之一記憶體，該案全文以引用方式併入本文中。
快閃記憶體易於發生錯誤。為確保無錯誤資料，實施一錯誤校正碼(ECC)以校正錯誤。
圖7示意性繪示儲存有一ECC欄位之一資料單位。如結合圖2描述，藉由並行操作之感測模組之一對應頁面並行程式化且讀取記憶體胞之一實體頁面。當每一記憶體胞儲存多個位元之資料時，將存在與一字線上之每一實體頁面相關聯之多個二進位資料。資料頁面70將被稱為一「ECC頁面」70以指示其係具有其自己的ECC之一資料單位。該ECC頁面70包括一使用者部分82及一系統部分84。該使用者部分82係用於儲存使用者資料。該系統部分84一般係藉由該記憶體系統用於儲存系統資料。一ECC 86包含在該系統資料中。該ECC 86經計算用於該資料頁面70。通常，藉由該控制器102中之ECC處理器62計算ECC(參見圖1)。在
一些實施例中，當資料頁面大時，可將該資料頁面分割成較小部分，每一部分具有其自己的ECC。
當自一主機接收資料時，在該控制器102中將一頁面之資料分階且藉由該ECC處理器62計算其之ECC 86。接著將併入ECC之ECC頁面寫至該記憶體陣列200中。稍後，當讀取該資料頁面時，將該ECC頁面鎖存在該等資料鎖存器220中且將該ECC頁面自I/O電路230移出至該控制器102。在該控制器102處，比較ECC頁面之現有ECC與對所讀取資料計算之ECC之一第二版本。ECC通常包含用於快速偵測資料頁面中之任何錯誤之一錯誤偵測碼(EDC)。若該EDC指示任何錯誤存在於所讀取資料頁面中，則調用ECC以校正所讀取資料頁面中之有錯誤位元。ECC經設計以校正達至預定最大數目個錯誤。在實踐中，在一記憶體壽命之任何給定時間，ECC可具有用以校正小於該預定最大值之預定數目個錯誤之預算。
圖8繪示一實施例，其中記憶體系統採用與含有一個以上ECC頁面之一後設頁面之較大並行。例如，一ECC頁面可儲存2K位元組之資料。後設頁面80可含有四個ECC頁面，儲存8K位元組之資料。該記憶體系統可一次讀取且寫入儘可能多的後設頁面。
圖9繪示含有多個ECC頁面之一擦除區塊。如圖3中展示，一擦除區塊300係一起擦除其中之全部記憶體胞之一擦除單元。圖9展示含有M個後設頁面之擦除單元。例如，區塊300含有86個後設頁面且每一後設頁面含有4個
ECC頁面。所以該區塊300含有總共344個ECC頁面。
在Dusija等人之題名為「NON-VOLATILE MEMORY AND METHOD WITH POST-WRITE READ AND ADAPTIVE RE-WRITE TO MANAGE ERRORS」之2009年12月18日申請之美國申請案第12/642,728號、美國專利公開案第2011/0099460 A1中揭示藉由ECC之錯誤管理，該案之全文以引用方式併入本文中。
如上文描述，SLC源區塊中之資料趨向於具有比MLC目的地區塊中之錯誤更少的錯誤。然而，SLC中儲存的資料仍具有錯誤。一錯誤源係對處於擦除狀態之記憶體胞之程式化擾亂。當SLC區塊具有一高熱計數時(即，當SLC區塊在經受較大數目的程式化/擦除循環之後被耗盡時)使此問題惡化。耗盡之SLC區塊甚至更易受程式化擾亂影響或提供資料保留。若未校正有錯誤SLC資料，則當複製至MLC目的地區塊時，該等MLC區塊將以較高錯誤率結束且不可利用系統上ECC校正方案恢復。
圖10A繪示SLC記憶體之經程式化臨限值之一理想分佈。自擦除狀態(1)開始，記憶體胞之一些被程式化至經程式化狀態(0)。在SLC之臨限窗中僅需要區分兩種狀態，可維持在該兩個狀態之個別分佈之間之一大邊限。用以區分該兩個狀態之最佳讀取點rV1(用於讀取之參考臨限值)可係該邊限之中間點。
圖10B繪示在藉由相鄰經程式化記憶體胞分佈經擦除記
憶體胞之一些之實踐中之圖10A之分佈。經分佈擦除記憶體胞之臨限值440可蠕變至比首次擦除其等時更高的值，有時至其等可橫跨正常讀取點且造成其等經有錯誤讀取作為一經程式化狀態之程度。
如一較早章節中描述，將資料自SLC記憶體部分區塊複製或折疊至MLC記憶體部分需要SLC資料相對無錯誤。若錯誤待經檢查並校正，則該資料將首先往復於ECC引擎存在之記憶體晶片與控制器之間。此係耗時的。另一方面，在不存在錯誤管理情況下將資料自SLC盲折疊至MLC可引起MLC中之資料最終有錯誤使得其不可校正。
根據本發明之一態樣，藉由動態嘗試不同讀取點(試用讀取臨限電壓Vt)以讀取該區塊之資料之一取樣使得在一錯誤預算內讀取該資料，而動態判定用於讀取SLC部分之一區塊中之記憶體胞之一最佳讀取點。一旦判定該最佳讀取點，使用該最佳讀取點以讀取整個區塊而不存在進一步錯誤檢查。
根據一較佳實施例，資料之SLC區塊包括複數個資料頁面，每一資料頁面具有與其相關聯之一ECC。資料之該SLC區塊之錯誤率之量測係藉由檢查該區塊之該等資料頁面之一取樣之ECC，其中該取樣中之該等資料頁面之任一者之錯誤位元必須在錯誤預算內。至少取樣資料頁面需要經受動態讀取且往復於該控制器用於ECC檢查。若一試用
讀取點引起該等取樣資料頁面全部具有在錯誤預算內之錯誤率，則選擇該試用讀取點以讀取整個SLC區塊而不需要ECC檢查(盲讀取)。接著將自該SLC部分讀取之資料複製(盲折疊)於該MLC部分。
圖11繪示用以判定最小化由程式化擾亂引起之錯誤之一最佳讀取點之一動態讀取方案中之各種試用讀取點。例如，讀取點可移位△V=0.25伏或通過許多試用點以判定產生不超過一錯誤臨限值之一錯誤率之一最佳讀取點。
較佳地，選擇最可能具有最高錯誤率之頁面作為區域頁面。在一較佳實施例中，在取樣中僅選擇SLC區塊之第一頁面及最後頁面。對於D1至D3折疊，將三個SLC區塊折疊成一個MLC區塊且因此將來自該三個SLC區塊之總共六個頁面雙態觸發輸出至控制器用於ECC操作。
在另一實施例中，在SLC經取樣頁面自NAND讀取且通過控制器中之ECC引擎之後，該記憶體系統可將資料保留在控制器之RAM中或在不將資料寫至控制器之RAM中之情況下丟棄該資料。
在不能為一第一SLC源區塊找到一最佳NAND內部讀取位準之事件中，來自該第一SLC源區塊之資料將被複製至一第二新SLC源區塊，較佳具有一較小熱計數。接著管理可替代在該第二SLC區塊上開始動態取樣讀取錯誤。
為確保該第二SLC源區塊可經選擇具有一小熱計數，至少一些SLC區塊(不主動使用該等SLC區塊以保持其等之熱計數低)保持在一分開集區中。
圖12係繪示以控制錯誤率讀取一資料區塊之一流程圖。
步驟600：將非揮發性記憶體組織成可作為一單位擦除之記憶體胞之區塊，每一區塊用於儲存複數個頁面。
步驟610：藉由選擇用於讀取區塊中在檢查錯誤率之後全部在控制錯誤率內之取樣頁面之一預定試用讀取臨限電壓而判定用於讀取區塊之全部頁面之一最佳讀取臨限電壓。
步驟620：全部取樣頁面在控制錯誤率內？若否，前進至步驟630；若是，前進至步驟640。
步驟630：為最佳讀取臨限電壓選擇一不同預定試用讀取臨限電壓。返回至步驟610。
步驟640：相對於最佳讀取臨限電壓讀取整個區塊而不進一步檢查區塊中之頁面之錯誤率。
步驟650：完成。
此方法解決擦除擾亂之問題，一些區塊由於其之資料圖案及/或其之年齡具有明顯擦除狀態蠕變。動態讀取確保讀取錯誤在一錯誤預算內。同時，取樣大大減小用於ECC處理之試用與錯誤及往復於控制器之數目。
根據本發明之另一態樣，不將資料自NAND記憶體傳送至該控制器用於取樣之ECC檢查，一替代方法係計數禁區(擦除狀態與相鄰程式化狀態之間)中之位元數目且接著將NAND記憶體之讀取Vt臨限值移動至經計數具有最少量位元之點。
較佳地，使用計數器來計算正讀取取樣頁面之0之數目
及1之數目。藉由不同試用Vt臨限值處之重複讀取，應看到此等2個計數器移位之值。一旦看到交叉點(開始看到沒有變化(意思是存在擦除狀態及程式化狀態之一明確分隔)，或看到值趨向於相反(意思是橫跨「谷」))，知道此值在哪裡及用作為隨後讀取之一最佳讀取點之Vt。
例如，對於後者情況，若看到在預設Vt處1>0，則將繼續向上移動Vt。在一些點處，應看到當1<0時之相反情況。此係谷(將看到最佳點Vt之最低點)。
因為SLC源區塊在其等之程式化/擦除循環(熱計數)少時通常具有非常少的錯誤位元，所以當處理中之區塊具有一低熱計數時不需要啟用上文描述之動態取樣讀取錯誤管理。此將改良效能，即使動態取樣讀取錯誤管理十分有效率。僅當SLC區塊之熱計數已達到一預定臨限值時，將啟用動態取樣讀取錯誤管理。
根據本發明之另一態樣，僅當區塊之熱計數已達到一預定臨限值時，啟用一給定區塊之動態取樣讀取錯誤管理。
根據本發明之又一態樣，一標記與每一區塊相關聯以指示是否應對處理中之區塊啟用動態取樣讀取錯誤管理。
在一實施例中，若區塊之熱計數已達到一預定臨限值，該標記經設定用於啟用。
在另一實施例中，若資料已儲存在區塊中過去一預定時期，該標記經設定用於啟用。
在另一實施例中，提供額外標記機制(例如，維持在快
閃記憶體中之表格)以匹配每標記之不同動態讀取事例(例如，△V之量)且在不需要觀看每一讀取情況下當需要時使用該等不同動態讀取事例。此等標記機制可係基於時間的而非基於熱計數。此外，基於所標記產品之效能要求，可調整多長時間應更新標記表格。
圖13繪示用於儲存每一區塊之各種屬性之一表格。表格700儲存每一區塊之所列舉屬性之一或多者。例如，該等屬性包含指示是否啟用動態取樣讀取錯誤管理之一標記。可手動或根據其他屬性(諸如熱計數及儲存在一區塊中之資料之時期)設定該標記值。而且，另一實例具有包含用於不同區塊之不同試用讀取點之屬性。
此解決方案之優點係最小化系統效能影響且不存在控制器RAM空間之增加。
雖然已參考特定實施例描述本發明之各種態樣，但應瞭解本發明有資格保護隨附申請專利範圍之完全範圍。
10‧‧‧記憶體電晶體
20‧‧‧電荷儲存元件
34‧‧‧源極線
36‧‧‧位元線
42‧‧‧字線
44‧‧‧選擇線
50‧‧‧NAND串
60‧‧‧韌體
62‧‧‧錯誤校正碼(ECC)處理器
70‧‧‧資料頁面/ECC頁面
80‧‧‧主機
82‧‧‧使用者部分
84‧‧‧系統部分
86‧‧‧ECC
90‧‧‧記憶體裝置
100‧‧‧記憶體晶片
102‧‧‧記憶體控制器
110‧‧‧晶片上控制電路
111‧‧‧控制及位址匯流排
112‧‧‧狀態機
200‧‧‧記憶體陣列
204‧‧‧周邊電路
210‧‧‧感測放大器
220‧‧‧資料鎖存器
231‧‧‧資料匯流排
300‧‧‧可定址擦除單元或區塊
410‧‧‧第一部分
420‧‧‧第二部分
S1‧‧‧選擇電晶體
S2‧‧‧選擇電晶體
圖1繪示與體現本發明之特徵之一記憶體裝置通信之一主機。
圖2繪示並行感測或程式化之以(例如)NAND組態組織之記憶體胞之一頁面。
圖3示意性繪示組織在可擦除區塊中之一記憶體陣列之一實例。
圖4繪示具有一群集記憶體胞之二進位記憶體，每一記憶體胞處於兩個可能狀態之一者。
圖5繪示具有一群集記憶體胞之一多狀態記憶體，每一記憶體胞處於八個可能狀態之一者。
圖6繪示適宜用於實踐本發明之一記憶體之一實例。
圖7示意性繪示儲存有一ECC欄位之一記憶體胞之資料。
圖8繪示記憶體系統採用與含有一個以上ECC頁面之一後設頁面之較大並行之一實施例。
圖9繪示含有多個ECC頁面之一擦除區塊。
圖10A繪示SLC記憶體之經程式化臨限值之一理想分佈。圖10B繪示在經擦除記憶體胞之一些受相鄰經程式化記憶體胞擾亂之實踐中之圖10A之分佈。
圖11繪示用以判定最小化由程式化擾亂引起的錯誤之一最佳讀取點之一動態讀取方案中之各種試用讀取點。
圖12係繪示以控制錯誤率讀取一資料區塊之一流程圖。
圖13繪示用於儲存每一區塊之各種分佈之一表格。表格700儲存每一區塊之所列出屬性之一或多者。
Claims (20)
- 一種自一非揮發性記憶體以控制錯誤率讀取一區塊之資料之方法，該方法包括：(a)將該非揮發性記憶體組織成可作為一單位擦除之記憶體胞之區塊，每一區塊用於儲存複數個頁面；(b)藉由選擇用於讀取該區塊中在檢查錯誤率之後全部在該控制錯誤率內之取樣頁面之一預定試用讀取臨限電壓而判定用於讀取該區塊之全部頁面之一最佳讀取臨限電壓；(c)若該等取樣頁面並非全部在該控制錯誤率內，則藉由為該最佳讀取臨限電壓選擇一不同預定試用讀取臨限電壓而重複(b)，直到該等取樣頁面全部在該控制錯誤率內；及(d)若該等取樣頁面全部在該控制錯誤率內，則相對於該最佳讀取臨限電壓讀取整個區塊而不進一步檢查該區塊中之該等頁面之錯誤率。
- 如請求項1之方法，其進一步包括：為該區塊之該等頁面之每一者提供一ECC；及檢查每一取樣頁面之該ECC以判定該取樣頁面之一錯誤率。
- 如請求項1之方法，其中：該選擇一預定試用讀取臨限電壓係藉由選擇利用一擦除狀態與一相鄰程式化狀態之間之臨限電壓產生最小數目個位元之一者。
- 如請求項1之方法，其進一步包括：藉由一熱計數追蹤每一區塊之程式化-擦除循環之數目；及僅在一區塊之該熱計數已達到一預定臨限值之後對該區塊起始該方法。
- 如請求項1之方法，其進一步包括：追蹤已儲存該資料區塊之時期；及僅在該時期已過去一預定時期之後對該區塊起始該方法。
- 如請求項1之方法，其進一步包括：維持用於基於預定準則標記哪些區塊應使該方法啟用或停用之一表格。
- 如請求項6之方法，其中該表格包含不同預定讀取臨限電壓之取決於區塊之選擇。
- 如請求項1之方法，其中該等區塊具有各自經組態以儲存一位元之資料之記憶體胞。
- 如請求項1之方法，其中將所讀取之資料區塊複製至該非揮發性記憶體之另一部分。
- 如請求項9之方法，其中該非揮發性記憶體之該另一部分具有各自經組態以儲存一個以上位元之資料之記憶體胞。
- 一種非揮發性記憶體，其包括：記憶體胞區塊，其等可作為一單位擦除，每一區塊用於儲存複數個頁面； 一狀態機，其用於執行該非揮發性記憶體之操作；該等操作包含以控制錯誤率讀取一資料區塊，其包括：(a)藉由選擇用於讀取該區塊中在檢查錯誤率之後全部在控制錯誤率內之取樣頁面之一預定試用讀取臨限電壓而判定用於讀取該區塊之全部頁面之一最佳讀取臨限電壓；(b)若該等取樣頁面並非全部在該控制錯誤率內，則藉由為該最佳讀取臨限電壓選擇一不同預定讀取臨限電壓而重複(a)，直到該等取樣頁面全部在該控制錯誤率內；及(c)若該等取樣頁面全部在該控制錯誤率內，則相對於該最佳讀取臨限電壓讀取整個區塊而不進一步檢查該區塊中之該等頁面之錯誤率。
- 如請求項11之非揮發性記憶體，其進一步包括：該區塊之該等頁面之每一者之一錯誤校正碼(ECC)；及檢查每一取樣頁面之該ECC以判定該取樣頁面之一錯誤率。
- 如請求項11之非揮發性記憶體，其中：該選擇一預定試用讀取臨限電壓係藉由選擇利用一擦除狀態與一相鄰程式化狀態之間之臨限電壓產生最小數目個位元之一者。
- 如請求項11之非揮發性記憶體，其進一步包括：一表格，其包含用於追蹤每一區塊之程式化-擦除循環之數目之一熱計數；及 其中僅在該區塊之該熱計數已達到一預定臨限值之後起始以控制錯誤率讀取一資料區塊之該操作。
- 如請求項11之非揮發性記憶體，其進一步包括：一表格，其包含追蹤已儲存每一區塊中之資料之時期；及其中僅在該時期已過去一預定時期之後起始以控制錯誤率讀取一資料區塊之該操作。
- 如請求項11之非揮發性記憶體，其進一步包括：一表格，其包含基於預定準則標記啟用或停用哪些區塊以用於以控制錯誤率讀取一資料區塊之該操作。
- 如請求項16之非揮發性記憶體，其中該表格包含不同預定讀取臨限電壓之取決於區塊之選擇。
- 如請求項11之非揮發性記憶體，其中該等區塊具有各自經組態以儲存一位元之資料之記憶體胞。
- 如請求項11之非揮發性記憶體，其中將所讀取之該資料區塊複製至該非揮發性記憶體之另一部分。
- 如請求項19之非揮發性記憶體，其中該非揮發性記憶體之該另一部分具有各自經組態以儲存一個以上位元之資料之記憶體胞。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US201161482104P | 2011-05-03 | 2011-05-03 | |
| US13/457,247 US8713380B2 (en) | 2011-05-03 | 2012-04-26 | Non-volatile memory and method having efficient on-chip block-copying with controlled error rate |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TW201306035A true TW201306035A (zh) | 2013-02-01 |
Family
ID=47091087
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW101115853A TW201306035A (zh) | 2011-05-03 | 2012-05-03 | 非揮發性記憶體及具有控制錯誤率之高效率晶片上區塊複製方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US8713380B2 (zh) |
| TW (1) | TW201306035A (zh) |
| WO (1) | WO2012151131A1 (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113885778A (zh) * | 2020-07-02 | 2022-01-04 | 慧荣科技股份有限公司 | 数据处理方法及对应的数据储存装置 |
| TWI766526B (zh) * | 2020-07-02 | 2022-06-01 | 慧榮科技股份有限公司 | 資料處理方法及對應之資料儲存裝置 |
| US11636030B2 (en) | 2020-07-02 | 2023-04-25 | Silicon Motion, Inc. | Data processing method for improving access performance of memory device and data storage device utilizing the same |
| US11709612B2 (en) | 2020-07-02 | 2023-07-25 | Silicon Motion, Inc. | Storage and method to rearrange data of logical addresses belonging to a sub-region selected based on read counts |
Families Citing this family (59)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8621137B2 (en) | 2007-12-27 | 2013-12-31 | Sandisk Enterprise Ip Llc | Metadata rebuild in a flash memory controller following a loss of power |
| US9699263B1 (en) | 2012-08-17 | 2017-07-04 | Sandisk Technologies Llc. | Automatic read and write acceleration of data accessed by virtual machines |
| US9501398B2 (en) | 2012-12-26 | 2016-11-22 | Sandisk Technologies Llc | Persistent storage device with NVRAM for staging writes |
| US9612948B2 (en) | 2012-12-27 | 2017-04-04 | Sandisk Technologies Llc | Reads and writes between a contiguous data block and noncontiguous sets of logical address blocks in a persistent storage device |
| US9454420B1 (en) | 2012-12-31 | 2016-09-27 | Sandisk Technologies Llc | Method and system of reading threshold voltage equalization |
| US9195587B2 (en) | 2013-03-07 | 2015-11-24 | Sandisk Technologies Inc. | Enhanced dynamic read process with single-level cell segmentation |
| US9478271B2 (en) * | 2013-03-14 | 2016-10-25 | Seagate Technology Llc | Nonvolatile memory data recovery after power failure |
| US9870830B1 (en) * | 2013-03-14 | 2018-01-16 | Sandisk Technologies Llc | Optimal multilevel sensing for reading data from a storage medium |
| US9244763B1 (en) | 2013-03-15 | 2016-01-26 | Sandisk Enterprise Ip Llc | System and method for updating a reading threshold voltage based on symbol transition information |
| US9367246B2 (en) | 2013-03-15 | 2016-06-14 | Sandisk Technologies Inc. | Performance optimization of data transfer for soft information generation |
| US9236886B1 (en) | 2013-03-15 | 2016-01-12 | Sandisk Enterprise Ip Llc | Universal and reconfigurable QC-LDPC encoder |
| US9524235B1 (en) | 2013-07-25 | 2016-12-20 | Sandisk Technologies Llc | Local hash value generation in non-volatile data storage systems |
| US9384126B1 (en) | 2013-07-25 | 2016-07-05 | Sandisk Technologies Inc. | Methods and systems to avoid false negative results in bloom filters implemented in non-volatile data storage systems |
| US9639463B1 (en) | 2013-08-26 | 2017-05-02 | Sandisk Technologies Llc | Heuristic aware garbage collection scheme in storage systems |
| US9235509B1 (en) | 2013-08-26 | 2016-01-12 | Sandisk Enterprise Ip Llc | Write amplification reduction by delaying read access to data written during garbage collection |
| US9298608B2 (en) | 2013-10-18 | 2016-03-29 | Sandisk Enterprise Ip Llc | Biasing for wear leveling in storage systems |
| US9442662B2 (en) | 2013-10-18 | 2016-09-13 | Sandisk Technologies Llc | Device and method for managing die groups |
| US9436831B2 (en) | 2013-10-30 | 2016-09-06 | Sandisk Technologies Llc | Secure erase in a memory device |
| US9263156B2 (en) | 2013-11-07 | 2016-02-16 | Sandisk Enterprise Ip Llc | System and method for adjusting trip points within a storage device |
| US9244785B2 (en) | 2013-11-13 | 2016-01-26 | Sandisk Enterprise Ip Llc | Simulated power failure and data hardening |
| US9703816B2 (en) | 2013-11-19 | 2017-07-11 | Sandisk Technologies Llc | Method and system for forward reference logging in a persistent datastore |
| US9520197B2 (en) | 2013-11-22 | 2016-12-13 | Sandisk Technologies Llc | Adaptive erase of a storage device |
| US9520162B2 (en) | 2013-11-27 | 2016-12-13 | Sandisk Technologies Llc | DIMM device controller supervisor |
| US9582058B2 (en) | 2013-11-29 | 2017-02-28 | Sandisk Technologies Llc | Power inrush management of storage devices |
| US9235245B2 (en) | 2013-12-04 | 2016-01-12 | Sandisk Enterprise Ip Llc | Startup performance and power isolation |
| US9703636B2 (en) | 2014-03-01 | 2017-07-11 | Sandisk Technologies Llc | Firmware reversion trigger and control |
| KR102190670B1 (ko) | 2014-03-03 | 2020-12-14 | 삼성전자주식회사 | 마이그레이션 관리자를 포함하는 메모리 시스템 |
| US9454448B2 (en) | 2014-03-19 | 2016-09-27 | Sandisk Technologies Llc | Fault testing in storage devices |
| US9390814B2 (en) | 2014-03-19 | 2016-07-12 | Sandisk Technologies Llc | Fault detection and prediction for data storage elements |
| US9448876B2 (en) | 2014-03-19 | 2016-09-20 | Sandisk Technologies Llc | Fault detection and prediction in storage devices |
| US9390021B2 (en) | 2014-03-31 | 2016-07-12 | Sandisk Technologies Llc | Efficient cache utilization in a tiered data structure |
| US9626400B2 (en) | 2014-03-31 | 2017-04-18 | Sandisk Technologies Llc | Compaction of information in tiered data structure |
| US9626399B2 (en) | 2014-03-31 | 2017-04-18 | Sandisk Technologies Llc | Conditional updates for reducing frequency of data modification operations |
| US9697267B2 (en) | 2014-04-03 | 2017-07-04 | Sandisk Technologies Llc | Methods and systems for performing efficient snapshots in tiered data structures |
| KR102147916B1 (ko) | 2014-04-14 | 2020-08-26 | 삼성전자주식회사 | 불휘발성 메모리 시스템 및 그것의 동작 방법 |
| US10656840B2 (en) | 2014-05-30 | 2020-05-19 | Sandisk Technologies Llc | Real-time I/O pattern recognition to enhance performance and endurance of a storage device |
| US9703491B2 (en) | 2014-05-30 | 2017-07-11 | Sandisk Technologies Llc | Using history of unaligned writes to cache data and avoid read-modify-writes in a non-volatile storage device |
| US10114557B2 (en) | 2014-05-30 | 2018-10-30 | Sandisk Technologies Llc | Identification of hot regions to enhance performance and endurance of a non-volatile storage device |
| US10656842B2 (en) | 2014-05-30 | 2020-05-19 | Sandisk Technologies Llc | Using history of I/O sizes and I/O sequences to trigger coalesced writes in a non-volatile storage device |
| US10372613B2 (en) | 2014-05-30 | 2019-08-06 | Sandisk Technologies Llc | Using sub-region I/O history to cache repeatedly accessed sub-regions in a non-volatile storage device |
| US10162748B2 (en) | 2014-05-30 | 2018-12-25 | Sandisk Technologies Llc | Prioritizing garbage collection and block allocation based on I/O history for logical address regions |
| US10146448B2 (en) | 2014-05-30 | 2018-12-04 | Sandisk Technologies Llc | Using history of I/O sequences to trigger cached read ahead in a non-volatile storage device |
| US9652381B2 (en) | 2014-06-19 | 2017-05-16 | Sandisk Technologies Llc | Sub-block garbage collection |
| US9396080B2 (en) * | 2014-08-07 | 2016-07-19 | Sandisk Technologies Llc | Storage module and method for analysis and disposition of dynamically tracked read error events |
| US9443601B2 (en) | 2014-09-08 | 2016-09-13 | Sandisk Technologies Llc | Holdup capacitor energy harvesting |
| US20160225459A1 (en) * | 2015-01-30 | 2016-08-04 | Micron Technology, Inc. | Apparatuses operable in multiple power modes and methods of operating the same |
| US9679652B2 (en) * | 2015-05-04 | 2017-06-13 | Phison Electronics Corp. | Threshold based multi-level cell programming for reliability improvement |
| KR20170006976A (ko) * | 2015-07-10 | 2017-01-18 | 에스케이하이닉스 주식회사 | 데이터 저장 장치 및 그것의 동작 방법 |
| JP6538496B2 (ja) * | 2015-09-11 | 2019-07-03 | 東芝メモリ株式会社 | メモリシステム |
| US10061516B2 (en) | 2015-09-25 | 2018-08-28 | Intel Corporation | Methods and apparatus to configure performance of a solid state drive based on host write bandwidth |
| CN106816179B (zh) * | 2015-11-30 | 2020-12-25 | 华为技术有限公司 | 一种闪存纠错方法和装置 |
| TWI614605B (zh) * | 2016-03-31 | 2018-02-11 | 慧榮科技股份有限公司 | 資料儲存裝置及其資料維護方法 |
| US10347344B2 (en) | 2017-08-29 | 2019-07-09 | Micron Technology, Inc. | Read voltage calibration based on host IO operations |
| US10585625B2 (en) | 2018-07-12 | 2020-03-10 | Micron Technology, Inc. | Determination of data integrity based on sentinel cells |
| US11335405B2 (en) * | 2018-12-17 | 2022-05-17 | Samsung Electronics Co., Ltd. | Nonvolatile memory device and operation method thereof |
| US11164634B2 (en) | 2019-06-24 | 2021-11-02 | Western Digital Technologies, Inc. | Non-volatile storage system with fast SLC operation |
| US11726869B2 (en) * | 2019-08-20 | 2023-08-15 | Micron Technology, Inc. | Performing error control operation on memory component for garbage collection |
| US11550487B2 (en) | 2020-12-17 | 2023-01-10 | Western Digital Technologies, Inc. | Data storage device and method for enabling endurance re-evaluation |
| US11748195B2 (en) * | 2022-01-05 | 2023-09-05 | International Business Machines Corporation | Detect multifold disturbance and minimize read-disturb errors in NAND flash |
Family Cites Families (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5095344A (en) | 1988-06-08 | 1992-03-10 | Eliyahou Harari | Highly compact eprom and flash eeprom devices |
| US5070032A (en) | 1989-03-15 | 1991-12-03 | Sundisk Corporation | Method of making dense flash eeprom semiconductor memory structures |
| US5343063A (en) | 1990-12-18 | 1994-08-30 | Sundisk Corporation | Dense vertical programmable read only memory cell structure and processes for making them |
| US5313421A (en) | 1992-01-14 | 1994-05-17 | Sundisk Corporation | EEPROM with split gate source side injection |
| US6222762B1 (en) | 1992-01-14 | 2001-04-24 | Sandisk Corporation | Multi-state memory |
| US5315541A (en) | 1992-07-24 | 1994-05-24 | Sundisk Corporation | Segmented column memory array |
| KR0169267B1 (ko) | 1993-09-21 | 1999-02-01 | 사토 후미오 | 불휘발성 반도체 기억장치 |
| US5661053A (en) | 1994-05-25 | 1997-08-26 | Sandisk Corporation | Method of making dense flash EEPROM cell array and peripheral supporting circuits formed in deposited field oxide with the use of spacers |
| US5903495A (en) | 1996-03-18 | 1999-05-11 | Kabushiki Kaisha Toshiba | Semiconductor device and memory system |
| US5768192A (en) | 1996-07-23 | 1998-06-16 | Saifun Semiconductors, Ltd. | Non-volatile semiconductor memory cell utilizing asymmetrical charge trapping |
| US6768165B1 (en) | 1997-08-01 | 2004-07-27 | Saifun Semiconductors Ltd. | Two bit non-volatile electrically erasable and programmable semiconductor memory cell utilizing asymmetrical charge trapping |
| JP3652995B2 (ja) * | 2001-03-16 | 2005-05-25 | 日本電気株式会社 | クロックデータ再生回路の識別電圧制御回路と識別電圧制御方法及び光受信装置、識別電圧制御プログラム |
| US7242618B2 (en) | 2004-12-09 | 2007-07-10 | Saifun Semiconductors Ltd. | Method for reading non-volatile memory cells |
| US7954037B2 (en) | 2005-10-25 | 2011-05-31 | Sandisk Il Ltd | Method for recovering from errors in flash memory |
| KR100865830B1 (ko) * | 2007-02-22 | 2008-10-28 | 주식회사 하이닉스반도체 | 메모리 소자의 독출 방법 |
| US7643337B2 (en) | 2007-07-17 | 2010-01-05 | Macronix International Co., Ltd. | Multi-bit flash memory and reading method thereof |
| WO2009053962A2 (en) * | 2007-10-22 | 2009-04-30 | Densbits Technologies Ltd. | Systems and methods for averaging error rates in non-volatile devices and storage systems |
| KR20090055314A (ko) * | 2007-11-28 | 2009-06-02 | 삼성전자주식회사 | 읽기 디스터번스를 줄일 수 있는 불휘발성 메모리 장치 |
| US9141475B2 (en) * | 2008-11-23 | 2015-09-22 | Sandisk Technologies | Methods for tag-grouping of blocks in storage devices |
| US8094500B2 (en) | 2009-01-05 | 2012-01-10 | Sandisk Technologies Inc. | Non-volatile memory and method with write cache partitioning |
| US7830708B1 (en) * | 2009-04-22 | 2010-11-09 | Seagate Technology Llc | Compensating for variations in memory cell programmed state distributions |
| US8423866B2 (en) | 2009-10-28 | 2013-04-16 | SanDisk Technologies, Inc. | Non-volatile memory and method with post-write read and adaptive re-write to manage errors |
-
2012
- 2012-04-26 US US13/457,247 patent/US8713380B2/en active Active
- 2012-04-27 WO PCT/US2012/035637 patent/WO2012151131A1/en active Application Filing
- 2012-05-03 TW TW101115853A patent/TW201306035A/zh unknown
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113885778A (zh) * | 2020-07-02 | 2022-01-04 | 慧荣科技股份有限公司 | 数据处理方法及对应的数据储存装置 |
| TWI766526B (zh) * | 2020-07-02 | 2022-06-01 | 慧榮科技股份有限公司 | 資料處理方法及對應之資料儲存裝置 |
| US11636030B2 (en) | 2020-07-02 | 2023-04-25 | Silicon Motion, Inc. | Data processing method for improving access performance of memory device and data storage device utilizing the same |
| US11709612B2 (en) | 2020-07-02 | 2023-07-25 | Silicon Motion, Inc. | Storage and method to rearrange data of logical addresses belonging to a sub-region selected based on read counts |
| US11748032B2 (en) | 2020-07-02 | 2023-09-05 | Silicon Motion, Inc. | Data processing method for improving access performance of memory device and data storage device utilizing the same |
| CN113885778B (zh) * | 2020-07-02 | 2024-03-08 | 慧荣科技股份有限公司 | 数据处理方法及对应的数据储存装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20120284574A1 (en) | 2012-11-08 |
| WO2012151131A1 (en) | 2012-11-08 |
| US8713380B2 (en) | 2014-04-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW201306035A (zh) | 非揮發性記憶體及具有控制錯誤率之高效率晶片上區塊複製方法 | |
| US8214700B2 (en) | Non-volatile memory and method with post-write read and adaptive re-write to manage errors | |
| EP2494553B1 (en) | Non-volatile memory and method with post-write read and adaptive re-write to manage errors | |
| US8054684B2 (en) | Non-volatile memory and method with atomic program sequence and write abort detection | |
| US8634240B2 (en) | Non-volatile memory and method with accelerated post-write read to manage errors | |
| US8566671B1 (en) | Configurable accelerated post-write read to manage errors | |
| US9165683B2 (en) | Multi-word line erratic programming detection | |
| US8472280B2 (en) | Alternate page by page programming scheme | |
| US9098428B2 (en) | Data recovery on cluster failures and ECC enhancements with code word interleaving | |
| US8750042B2 (en) | Combined simultaneous sensing of multiple wordlines in a post-write read (PWR) and detection of NAND failures | |
| US9213601B2 (en) | Adaptive data re-compaction after post-write read verification operations | |
| US9342401B2 (en) | Selective in-situ retouching of data in nonvolatile memory | |
| TW201447889A (zh) | 提供寫入中止保護之寫入序列 | |
| US9047974B2 (en) | Erased state reading |