TW201303575A - 記憶體儲存裝置、記憶體控制器與資料寫入方法 - Google Patents

Abstract

一種記憶體儲存裝置、記憶體控制器與資料寫入方法。此記憶體儲存裝置耦接主機系統，且記憶體儲存裝置包括錯誤檢查與校正電路與可複寫式非揮發性記憶體晶片。此方法包括在準備將寫入資料寫入至可複寫式非揮發性記憶體晶片時，判斷寫入資料是否屬於特定類型。此方法還包括若寫入資料屬於特定類型，由錯誤檢查與校正電路根據寫入資料產生符合第一長度的至少一第一類錯誤檢查與校正碼。此方法更包括若寫入資料不屬於特定類型，由錯誤檢查與校正電路根據寫入資料產生符合第二長度的至少一第二類錯誤檢查與校正碼。其中，第一長度大於第二長度。

Description

記憶體儲存裝置、記憶體控制器與資料寫入方法

本發明是有關於一種資料寫入方法，且特別是有關於一種強化特定資料之保護的資料寫入方法與實行該方法的記憶體儲存裝置與記憶體控制器。

可複寫式非揮發性記憶體(rewritable non-volatile memory)具有資料非揮發性、省電、體積小與無機械結構等特性，故被廣泛地應用於各種電子裝置。可複寫式非揮發性記憶體具有多個實體區塊，且每一實體區塊具有多個實體頁面。其中，實體區塊為資料抹除之最小單位，而實體頁面則是資料寫入的最小單元。儲存裝置中的記憶體管理電路會將主機系統欲存取的邏輯存取位址轉換對應的邏輯頁面，並至該邏輯頁面所對應的實體頁面進行存取。

由於儲存在可複寫式非揮發性記憶體的資料可能會因記憶體胞漏電、程式化失敗或損毀等因素而產生錯誤位元，因此使用可複寫式非揮發性記憶體的儲存裝置會配置一錯誤檢查與校正電路來識別資料的正確性。一般來說，錯誤檢查與校正電路對於所有存入可複寫式非揮發性記憶體的資料是採用統一的保護方式。換言之，錯誤檢查與校正電路會為所有資料產生相同長度的錯誤檢查與校正碼，因此無論資料是屬於何種類型，錯誤檢查與校正電路所能偵測與校正的錯誤位元數都相同。然而，對於重要性高且損壞時會對系統運作造成嚴重影響的資料，卻往往因為缺乏較為強大的錯誤檢查與校正機制，而無法降低因其損壞而導致系統完全無法使用的風險。

有鑑於此，本發明提供一種資料寫入方法、記憶體控制器以及記憶體儲存裝置，用以對維持記憶體儲存裝置正常運作的重要資料進行更完善的保護，以提升記憶體儲存裝置的可靠度。

本發明提出一種資料寫入方法，用於耦接至主機系統的記憶體儲存裝置，其中記憶體儲存裝置包括錯誤檢查與校正電路與可複寫式非揮發性記憶體晶片，且可複寫式非揮發性記憶體晶片包括多個實體頁面。此方法包括在準備將寫入資料寫入至可複寫式非揮發性記憶體晶片時，判斷寫入資料是否屬於特定類型。此方法還包括若寫入資料屬於特定類型，由錯誤檢查與校正電路根據寫入資料產生符合第一長度的至少一第一類錯誤檢查與校正碼。此方法更包括若寫入資料不屬於特定類型，由錯誤檢查與校正電路根據寫入資料產生符合第二長度的至少一第二類錯誤檢查與校正碼。其中，第一長度大於第二長度。

在本發明之一實施例中，其中判斷寫入資料是否屬於特定類型的步驟包括若寫入資料不來自主機系統、寫入資料是除了使用者資料以外的資料或寫入資料欲寫入可複寫式非揮發性記憶體晶片的特定區域，則判定寫入資料屬於特定類型。

在本發明之一實施例中，其中由錯誤檢查與校正電路根據寫入資料產生符合第一長度的至少一第一類錯誤檢查與校正碼的步驟包括由錯誤檢查與校正電路接收第一參數，並且根據第一參數與寫入資料產生上述第一類錯誤檢查與校正碼。

在本發明之一實施例中，其中由錯誤檢查與校正電路根據寫入資料產生符合第二長度的至少一第二類錯誤檢查與校正碼的步驟包括由錯誤檢查與校正電路接收第二參數，並且根據第二參數與寫入資料產生上述第二類錯誤檢查與校正碼。

在本發明之一實施例中，其中各實體頁面具有頁面容量，此資料寫入方法更包括定義小於頁面容量的一資料位元區容量。至少根據頁面容量、資料位元區容量與第一長度，計算被用來寫入屬於特定類型之寫入資料的實體頁面所對應的第一資料位元區數量，以及至少根據頁面容量、資料位元區容量與第二長度，計算被用來寫入不屬於特定類型之寫入資料的實體頁面所對應的第二資料位元區數量。其中第一資料位元區數量小於第二資料位元區數量。

在本發明之一實施例中，其中在由錯誤檢查與校正電路根據寫入資料產生符合第一長度的至少一第一類錯誤檢查與校正碼的步驟之後，此資料寫入方法更包括根據第一資料位元區數量將寫入資料及所對應之符合第一長度的上述第一類錯誤檢查與校正碼寫入至少一個實體頁面。

在本發明之一實施例中，其中在由錯誤檢查與校正電路根據寫入資料產生符合第二長度的至少一第二類錯誤檢查與校正碼的步驟之後，此資料寫入方法更包括根據第二資料位元區數量將寫入資料及所對應之符合第二長度的上述第二類錯誤檢查與校正碼寫入至少一個實體頁面。

從另一觀點來看，本發明提出一種記憶體控制器，用於管理記憶體儲存裝置中的可複寫式非揮發性記憶體晶片。此記憶體控制器包括主機系統介面、記憶體介面、錯誤檢查與校正電路，以及記憶體管理電路。主機系統介面用以耦接主機系統。記憶體介面用以耦接可複寫式非揮發性記憶體晶片，此可複寫式非揮發性記憶體晶片包括多個實體頁面。記憶體管理電路耦接至主機系統介面、記憶體介面與錯誤檢查與校正電路。記憶體管理電路用以在準備將寫入資料寫入至可複寫式非揮發性記憶體晶片時，判斷寫入資料是否屬於特定類型。若寫入資料屬於特定類型，記憶體管理電路通知錯誤檢查與校正電路根據寫入資料產生符合第一長度的至少一第一類錯誤檢查與校正碼。若寫入資料不屬於特定類型，記憶體管理電路通知錯誤檢查與校正電路根據寫入資料產生符合第二長度的至少一第二類錯誤檢查與校正碼，其中第一長度大於第二長度。

在本發明之一實施例中，其中若寫入資料不來自主機系統、寫入資料是除了使用者資料以外的資料或寫入資料欲寫入可複寫式非揮發性記憶體晶片的特定區域，記憶體管理電路則判定寫入資料屬於特定類型。

在本發明之一實施例中，其中記憶體管理電路下達第一參數至錯誤檢查與校正電路，錯誤檢查與校正電路根據第一參數與寫入資料產生符合第一長度的至少一第一類錯誤檢查與校正碼。

在本發明之一實施例中，其中記憶體管理電路下達第二參數至錯誤檢查與校正電路，錯誤檢查與校正電路根據第二參數與寫入資料產生符合第二長度的至少一第二類錯誤檢查與校正碼。

在本發明之一實施例中，其中各實體頁面具有一頁面容量，而記憶體管理電路定義小於頁面容量的一資料位元區容量。記憶體管理電路至少根據頁面容量、資料位元區容量與第一長度，計算被用來寫入屬於特定類型之寫入資料的實體頁面所對應的第一資料位元區數量。記憶體管理電路至少根據頁面容量、資料位元區容量與第二長度，計算被用來寫入不屬於特定類型之寫入資料的實體頁面所對應的第二資料位元區數量，其中第一資料位元區數量小於第二資料位元區數量。

在本發明之一實施例中，其中若寫入資料屬於特定類型，記憶體管理電路根據第一資料位元區數量將寫入資料及所對應之符合第一長度的至少一第一類錯誤檢查與校正碼寫入至少一實體頁面。

在本發明之一實施例中，其中若寫入資料不屬於特定類型，記憶體管理電路根據第二資料位元區數量將寫入資料及所對應之符合第二長度的至少一第二類錯誤檢查與校正碼寫入至少一實體頁面。

從又一觀點來看，本發明提出一種記憶體儲存裝置，包括可複寫式非揮發性記憶體晶片、連接器，以及記憶體控制器。其中，可複寫式非揮發性記憶體晶片包括多個實體頁面。連接器用以耦接主機系統。記憶體控制器耦接至可複寫式非揮發性記憶體晶片與連接器。記憶體控制器用以在準備將寫入資料寫入至可複寫式非揮發性記憶體晶片時，判斷寫入資料是否屬於特定類型。若寫入資料屬於特定類型，記憶體控制器根據寫入資料產生符合第一長度的至少一第一類錯誤檢查與校正碼，若寫入資料不屬於特定類型，記憶體控制器根據寫入資料產生符合第二長度的至少一第二類錯誤檢查與校正碼，其中第一長度大於第二長度。

在本發明之一實施例中，其中若寫入資料不來自主機系統、寫入資料是除了使用者資料以外的資料或寫入資料欲寫入可複寫式非揮發性記憶體晶片的特定區域，記憶體控制器便判定寫入資料屬於特定類型。

在本發明之一實施例中，其中記憶體控制器包括錯誤檢查與校正電路，其用以根據第一參數與寫入資料產生符合第一長度的至少一第一類錯誤檢查與校正碼。

在本發明之一實施例中，其中錯誤檢查與校正電路更用以根據第二參數與寫入資料產生符合第二長度的至少一第二類錯誤檢查與校正碼。

在本發明之一實施例中，其中各實體頁面具有一頁面容量，而記憶體控制器定義小於頁面容量的一資料位元區容量。記憶體控制器至少根據頁面容量、資料位元區容量與第一長度，計算被用來寫入屬於特定類型之寫入資料的實體頁面所對應的第一資料位元區數量。記憶體控制器至少根據頁面容量、資料位元區容量與第二長度，計算被用來寫入不屬於特定類型之寫入資料的實體頁面所對應的第二資料位元區數量，其中第一資料位元區數量小於第二資料位元區數量。

在本發明之一實施例中，其中若寫入資料屬於特定類型，記憶體控制器根據第一資料位元區數量將寫入資料及所對應之符合第一長度的至少一第一類錯誤檢查與校正碼寫入至少一實體頁面。

在本發明之一實施例中，其中若寫入資料不屬於特定類型，記憶體控制器根據第二資料位元區數量將寫入資料及所對應之符合第二長度的至少一第二類錯誤檢查與校正碼寫入至少一實體頁面。

基於上述，本發明在將屬於特定類型的重要資料寫入可複寫式非揮發性記憶體晶片時，會產生較長的錯誤檢查與校正碼，以提升錯誤檢查與校正電路對這類資料所能偵測與校正的錯誤位元數，據以增加記憶體儲存裝置的穩定度。

為讓本發明之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

一般而言，記憶體儲存裝置(亦稱，記憶體儲存系統)包括記憶體晶片與控制器(亦稱，控制電路)。通常記憶體儲存裝置會與主機系統一起使用，以使主機系統可將資料寫入至記憶體儲存裝置或從記憶體儲存裝置中讀取資料。另外，亦有記憶體儲存裝置是包括嵌入式記憶體與可執行於主機系統上以實質地作為此嵌入式記憶體之控制器的軟體。

圖1A是根據本發明一範例實施例所繪示之使用記憶體儲存裝置之主機系統的示意圖。

主機系統1000包括電腦1100與輸入/輸出(Input/Output，I/O)裝置1106。電腦1100包括微處理器1102、隨機存取記憶體(Random Access Memory，RAM)1104、系統匯流排1108以及資料傳輸介面1110。輸入/輸出裝置1106包括如圖1B所示的滑鼠1202、鍵盤1204、顯示器1206與印表機1208。必須瞭解的是，圖1B所示的裝置非限制輸入/輸出裝置1106，輸入/輸出裝置1106可更包括其他裝置。

在本發明範例實施例中，記憶體儲存裝置100是透過資料傳輸介面1110與主機系統1000的其他元件耦接。藉由微處理器1102、隨機存取記憶體1104以及輸入/輸出裝置1106的運作，主機系統1000可將資料寫入至記憶體儲存裝置100，或從記憶體儲存裝置100中讀取資料。例如，記憶體儲存裝置100可以是如圖1B所示的記憶卡1214、隨身碟1212、或固態硬碟(Solid State Drive，SSD)1216。

一般而言，主機系統1000為可儲存資料的任意系統。雖然在本範例實施例中主機系統1000是以電腦系統來作說明，然而，在本發明另一範例實施例中，主機系統1000亦可以是手機、數位相機、攝影機、通訊裝置、音訊播放器或視訊播放器等系統。例如，在主機系統為數位相機1310時，記憶體儲存裝置則為其所使用的安全數位(Secure Digital，SD)卡1312、多媒體記憶(Multimedia Card，MMC)卡1314、記憶棒(Memory Stick)1316、小型快閃(Compact Flash，CF)卡1318或嵌入式儲存裝置1320(如圖1C所示)。嵌入式儲存裝置1320包括嵌入式多媒體卡(Embedded MMC，eMMC)。值得一提的是，嵌入式多媒體卡是直接耦接於主機系統的基板上。

圖2是繪示圖1A所示之記憶體儲存裝置100的方塊圖。請參照圖2，記憶體儲存裝置100包括連接器102、記憶體控制器104與可複寫式非揮發性記憶體晶片106。

連接器102耦接至記憶體控制器104，並且用以耦接主機系統1000。在本範例實施例中，連接器102所支援的傳輸介面種類為序列先進附件(Serial Advanced Technology Attachment，SATA)介面。然而在其他範例實施例中，連接器102的傳輸介面種類也可以是通用序列匯流排(Universal Serial Bus，USB)介面、多媒體儲存卡(Multimedia Card，MMC)介面、平行先進附件(Parallel Advanced Technology Attachment，PATA)介面、電氣和電子工程師協會(Institute of Electrical and Electronic Engineers，IEEE)1394介面、高速周邊零件連接介面(Peripheral Component Interconnect Express，PCI Express)介面、安全數位(Secure Digital，SD)介面、記憶棒(Memory Stick，MS)介面、小型快閃(Compact Flash，CF)介面，或整合驅動電子(Integrated Drive Electronics，IDE)介面等任何適用的介面，在此並不加以限制。

記憶體控制器104會執行以硬體型式或韌體型式實作的多個邏輯閘或控制指令，並根據主機系統1000的指令在可複寫式非揮發性記憶體晶片106中進行資料的寫入、讀取與抹除等運作。其中，記憶體控制器104更特別用以根據本範例實施例之資料寫入方法而在寫入資料時強化對屬於特定類型之資料的保護。本範例實施例之資料寫入方法將於後配合圖示再作說明。

可複寫式非揮發性記憶體晶片106耦接至記憶體控制器104。可複寫式非揮發性記憶體晶片106包括多個實體區塊，且每一實體區塊包括多個實體頁面。舉例來說，可複寫式非揮發性記憶體晶片106為多階記憶胞(Multi Level Cell，MLC)NAND快閃記憶體晶片，但本發明不限於此，可複寫式非揮發性記憶體晶片106也可以是單階記憶胞(Single Level Cell，SLC)NAND快閃記憶體晶片、其他快閃記憶體晶片或任何具有相同特性的記憶體晶片。

圖3是根據本發明一範例實施例所繪示的記憶體控制器的概要方塊圖。請參照圖3，記憶體控制器104包括主機系統介面1041、記憶體管理電路1043、記憶體介面1045，以及錯誤檢查與校正電路1047。

主機系統介面1041耦接至記憶體管理電路1043，並透過連接器102以耦接主機系統1000。主機系統介面1041係用以接收與識別主機系統1000所傳送的指令與資料。據此，主機系統1000所傳送的指令與資料會透過主機系統介面1041而傳送至記憶體管理電路1043。在本範例實施例中，主機系統介面1041對應連接器102而為SATA介面，而在其他範例實施例中，主機系統介面1041也可以是USB介面、MMC介面、PATA介面、IEEE 1394介面、PCI Express介面、SD介面、MS介面、CF介面、IDE介面或符合其他介面標準的介面。

記憶體管理電路1043係用以控制記憶體控制器104的整體運作。具體來說，記憶體管理電路1043具有多個控制指令，在記憶體儲存裝置100運作時，上述控制指令會被執行以實現本範例實施例之資料寫入方法。

在一範例實施例中，記憶體管理電路1043的控制指令是以韌體型式來實作。例如，記憶體管理電路1043具有微處理器單元(未繪示)與唯讀記憶體(未繪示)，且上述控制指令是被燒錄在唯讀記憶體中。當記憶體儲存裝置100運作時，上述控制指令會由微處理器單元來執行以完成本範例實施例之資料寫入方法。

在本發明另一範例實施例中，記憶體管理電路1043的控制指令亦可以程式碼型式儲存於可複寫式非揮發性記憶體晶片106的特定區域(例如，可複寫式非揮發性記憶體晶片106中專用於存放系統資料的系統區)中。此外，記憶體管理電路1043具有微處理器單元(未繪示)、唯讀記憶體(未繪示)及隨機存取記憶體(未繪示)。其中，唯讀記憶體具有驅動碼段，並且當記憶體控制器104被致能時，微處理器單元會先執行此驅動碼段來將儲存於可複寫式非揮發性記憶體晶片106中之控制指令載入至記憶體管理電路1043的隨機存取記憶體中。之後，微處理器單元會運轉上述控制指令以執行本範例實施例之資料寫入方法。此外，在本發明另一範例實施例中，記憶體管理電路1043的控制指令亦可以一硬體型式來實作。

記憶體介面1045耦接至記憶體管理電路1043，以使記憶體控制器104與可複寫式非揮發性記憶體晶片106相耦接。據此，記憶體控制器104可對可複寫式非揮發性記憶體晶片106進行相關運作。也就是說，欲寫入至可複寫式非揮發性記憶體晶片106的資料會經由記憶體介面1045轉換為可複寫式非揮發性記憶體晶片106所能接受的格式。

錯誤檢查與校正電路1047耦接至記憶體管理電路1043，用以執行錯誤檢查與校正程序以確保資料的正確性。具體而言，當記憶體管理電路1043接收到來自主機系統1000的寫入指令時，錯誤檢查與校正電路1047會為對應此寫入指令的資料產生對應的錯誤檢查與校正碼(Error Checking and Correcting Code，ECC Code)，且記憶體管理電路1043會將對應此寫入指令的資料與對應的錯誤檢查與校正碼寫入至可複寫式非揮發性記憶體晶片106。之後當記憶體管理電路1043從可複寫式非揮發性記憶體晶片106中讀取資料時，會同時讀取此資料對應的錯誤檢查與校正碼，且錯誤檢查與校正電路1047會依據此錯誤檢查與校正碼對所讀取的資料執行錯誤檢查與校正程序。在本範例實施例中，錯誤檢查與校正電路1047會根據記憶體管理電路1043的指示，以替屬於不同類型的資料產生不同長度的錯誤檢查與校正碼。

在本發明之另一範例實施例中，記憶體控制器104還包括緩衝記憶體3002。緩衝記憶體3002可以是靜態隨機存取記憶體(Static Random Access Memory，SRAM)、或動態隨機存取記憶體(Dynamic Random Access Memory，DRAM)等，本發明並不加以限制。緩衝記憶體3002耦接至記憶體管理電路1043，用以暫存來自於主機系統1000的資料，或暫存來自於可複寫式非揮發性記憶體晶片106的資料。

在本發明又一範例實施例中，記憶體控制器104還包括電源管理電路3004。電源管理電路3004耦接至記憶體管理電路1043，用以控制記憶體儲存裝置100的電源。

圖4是根據本發明之一範例實施例所繪示之管理可複寫式非揮發性記憶體晶片106之實體區塊的示意圖。

請參閱圖4，本範例實施例之可複寫式非揮發性記憶體晶片106包括實體區塊410(0)~410(N)，且每一實體區塊包括數個實體頁面。記憶體控制器104中的記憶體管理電路1043會將實體區塊410(0)~410(N)邏輯地分組為資料區502、閒置區504、系統區506與取代區508。其中，圖4所標示的F、S、R與N為正整數，代表各區配置的實體區塊數量，其可由記憶體儲存裝置100的製造商依據所使用之可複寫式非揮發性記憶體晶片106的容量來設定。

邏輯上屬於資料區502與閒置區504的實體區塊是用以儲存來自於主機系統1000的資料。具體來說，資料區502的實體區塊是被視為已儲存資料的實體區塊，而閒置區504的實體區塊是用以替換資料區502的實體區塊。換句話說，閒置區504的實體區塊為空或可使用的實體區塊(無記錄資料或標記為已沒用的無效資料)。當從主機系統1000接收到寫入指令與欲寫入之資料時，記憶體管理電路1043會從閒置區504中提取實體區塊，並且將資料寫入至所提取的實體區塊中，以替換資料區502的實體區塊。

邏輯上屬於系統區506的實體區塊是用以記錄系統資料。舉例來說，系統資料包括關於可複寫式非揮發性記憶體晶片106的製造商與型號等資訊，以及在主機系統1000使用記憶體儲存裝置100的期間，記憶體管理電路1043為了管理實體區塊所建立的各種表格。

邏輯上屬於取代區508的實體區塊是用以在資料區502、閒置區504或系統區506中的實體區塊損毀時，取代損壞的實體區塊。具體而言，倘若取代區508中仍存有正常之實體區塊且資料區502的實體區塊損壞時，記憶體管理電路1043會從取代區508中提取正常的實體區塊來更換資料區502中損壞的實體區塊。

為了讓主機系統1000能對可複寫式非揮發性記憶體晶片106進行存取，記憶體管理電路1043會配置數個邏輯區塊610(0)~610(L)以映射資料區502中的實體區塊410(0)~410(F-1)。其中每一邏輯區塊包括多個邏輯頁面，而邏輯區塊610(0)~610(L)中的邏輯頁面會依序映射實體區塊410(0)~410(F-1)中的實體頁面。

詳言之，記憶體管理電路1043將所配置的邏輯區塊610(0)~610(L)提供給主機系統1000，並維護邏輯區塊-實體區塊映射表(logical block-physical block mapping table)以記錄邏輯區塊610(0)~610(L)與實體區塊410(0)~410(F-1)的映射關係。因此，當主機系統1000欲存取一邏輯存取位址時，記憶體管理電路1043會將此邏輯存取位址轉換為對應的邏輯區塊的邏輯頁面，再透過邏輯區塊-實體區塊映射表找到其所映射的實體頁面來進行存取。

對於所有寫入至可複寫式非揮發性記憶體晶片106的資料來說，某些資料的損壞與否對於記憶體儲存裝置100是否能正常運作會造成最直接的影響。舉例而言，倘若為了管理實體區塊所建立的各種映射表損壞，記憶體管理電路1043便無法正確地存取主機系統1000所欲存取的資料。更進一步來說，倘若記憶體管理電路1043的控制指令是以程式碼型式儲存於可複寫式非揮發性記憶體晶片106，若上述程式碼損毀，記憶體控制器104將會失效而導致主機系統1000無法再使用記憶體儲存裝置100。

基此，為了強化對於直接影響記憶體儲存裝置100運作之資料的保護，每當記憶體管理電路1043在準備將一寫入資料寫入至可複寫式非揮發性記憶體晶片106時，便會去判斷此寫入資料是否屬於需要特別保護的特定類型。舉例來說，倘若寫入資料並非來自主機系統1000、寫入資料是除了使用者資料以外的資料，或者寫入資料所欲寫入的位置是可複寫式非揮發性記憶體晶片106的特定區域(例如，系統區506)，記憶體管理電路1043便判定此寫入資料是屬於特定類型。

爾後，記憶體管理電路1043可利用下達參數的方式通知錯誤檢查與校正電路1047針對不同類型的寫入資料產生不同長度的錯誤檢查與校正碼。也就是說，在記憶體控制器104中只需配置唯一一個錯誤檢查與校正電路1047，記憶體管理電路1043便能藉由參數調整來使其產生不同長度的錯誤檢查與校正碼。

詳言之，倘若寫入資料是屬於特定類型，記憶體管理電路1043會下達第一參數至錯誤檢查與校正電路1047。而錯誤檢查與校正電路1047便會根據第一參數與寫入資料來產生至少一第一類錯誤檢查與校正碼，其中每一第一類錯誤檢查與校正碼都符合第一長度。而倘若寫入資料不屬於特定類型，記憶體管理電路1043則會下達第二參數至錯誤檢查與校正電路1047，以由錯誤檢查與校正電路1047根據第二參數與寫入資料產生至少一第二類錯誤檢查與校正碼，而每一第二類錯誤檢查與校正碼都符合第二長度。在本範例實施例中，第一長度大於第二長度，因此只要寫入資料是屬於特定類型，其所對應的錯誤檢查與校正碼便具有較長的長度。因此相對來說，錯誤檢查與校正電路1047針對屬於特定類型的寫入資料所能偵測與校正的錯誤位元數也較多。

一般來說，每一實體頁面會包括用來儲存寫入資料的資料位元區，用來儲存邏輯存取位址、偏移及遮罩等相關系統資料的冗餘位元區，以及用來儲存錯誤檢查與校正碼的錯誤校正位元區，而一般所稱具有4千位元組(kilobyte，KB)頁面容量的實體頁面實際可儲存的資料量為4320位元組。假設每一資料位元區的容量被預先定義為1024位元組，且記憶體管理電路1043所下達的第一參數是對應長度為119位元組的第一類錯誤檢查與校正碼，而第二參數是對應長度為51位元組的第二類錯誤檢查與校正碼，由於不同長度的錯誤檢查與校正碼需搭配不同的配置方式來儲存資料，以下以圖5A、圖5B來說明在本範例實施例中用以儲存不同類型之寫入資料的實體頁面的資料配置方式。

請參閱圖5A，在本範例實施例中，實體頁面510是用以儲存屬於特定類型的寫入資料。實體頁面510包括兩個資料位元區D1、D2(容量大小均為1024位元組)。其中，資料位元區D1對應冗餘位元區S1(容量大小為8位元組)及錯誤校正位元區ECC1(容量大小為119位元組)，而資料位元區D2則對應冗餘位元區S2(容量大小為2位元組)及錯誤校正位元區ECC2(容量大小為119位元組)。在圖5A以斜線標示之處為沒有使用的剩餘空間，其容量大小為2024位元組。

值得一提的是，由於在圖5A所示之配置方式中，以斜線標示之剩餘空間的大小還足以配置另一組容量大小分別為1024位元組、2位元組、119位元組的資料位元區、冗餘位元區，以及錯誤校正位元區，因此在本發明的另一範例實施例中，用以儲存屬於特定類型之寫入資料的實體頁面也可包括三個資料位元區。

請參閱圖5B，對於用來儲存不屬於特定類型之寫入資料的實體頁面520來說，其包括四個資料位元區D1、D2、D3、D4(容量大小均為1024位元組)，分別對應四個冗餘位元區S1、S2、S3、S4(容量大小分別為8、2、2、2位元組)以及四個錯誤校正位元區ECC1、ECC2、ECC3、ECC4(容量大小均為51位元組)。在圖5B以斜線標示之處為沒有使用的剩餘空間，其容量大小為6位元組。

同時比較圖5A與圖5B可以發現，用於儲存屬於特定類型之寫入資料的實體頁面510所對應的資料位元區數量較少，因此相較實體頁面520來說，實體頁面510所能儲存的寫入資料量較少。但由於在實體頁面510中每一錯誤校正位元區ECC1、ECC2能存放長度為119位元組的錯誤檢查與校正碼，因此針對實體頁面510中的每一資料位元區，錯誤檢查與校正電路1047所能偵測和校正的錯誤位元數為68位元。而因為實體頁面520中的每一錯誤校正位元區僅能存放長度為51位元組的錯誤檢查與校正碼，因此針對實體頁面510中的每一資料位元區，錯誤檢查與校正電路1047僅能偵測與校正29位元的錯誤位元數。

然而必須特別說明的是，上述實體頁面的頁面容量以及儲存資料的配置方式僅是為了說明而舉出的範例，本發明並不侷限於此。進一步來說，記憶體管理電路1043會根據可複寫式非揮發性記憶體晶片106之每一實體頁面的頁面容量、預先定義的資料位元區容量與冗餘位元區容量來計算錯誤檢查與校正電路1047最多能支援多長的錯誤檢查與校正碼，並以此長度作為第一長度。並且，記憶體管理電路1043至少會根據頁面容量、資料位元區容量與第一長度以計算出被用來寫入屬於特定類型之寫入資料的實體頁面所對應的第一資料位元區數量(在一範例實施例中，記憶體管理電路1043係根據頁面容量、資料位元區容量、冗餘位元區容量，以及第一長度來計算第一資料位元區數量)。除此之外，記憶體管理電路1043會決定一個小於第一長度的第二長度，再至少根據頁面容量、資料位元區容量與第二長度，算出被用來寫入不屬於特定類型之寫入資料的實體頁面所對應的第二資料位元區數量(在一範例實施例中，記憶體管理電路1043係根據頁面容量、資料位元區容量、冗餘位元區容量，以及第二長度來計算第二資料位元區數量)。其中，第一資料位元區數量會小於第二資料位元區數量。

記憶體管理電路1043可以上述方式決定不同類型的寫入資料在實體頁面中所要對應的資料配置方式。在實際要將寫入資料寫入可複寫式非揮發性記憶體晶片106時，記憶體管理電路1043先根據寫入資料是否屬於特定類型而選擇對應的資料配置方式，並將對應的參數下達至錯誤檢查與校正電路1047。錯誤檢查與校正電路1047會根據要採用之資料配置方式的資料位元區容量以及參數所對應的錯誤檢查與校正碼長度，替符合資料位元區容量的每一資料片段產生一錯誤檢查與校正碼。爾後，記憶體管理電路1043會利用緩衝記憶體3002將寫入資料及其所對應的一或多個錯誤檢查與校正碼整理為適當的資料配置方式，再將其寫入一或多個實體頁面。

詳細地說，針對屬於特定類型的寫入資料，記憶體管理電路1043會根據第一資料位元區數量將寫入資料及所對應之符合第一長度的至少一第一類錯誤檢查與校正碼寫入至一或多個實體頁面。針對不屬於特定類型的寫入資料，記憶體管理電路1043則根據第二資料位元區數量將寫入資料及所對應之符合第二長度的至少一第二類錯誤檢查與校正碼寫入至一或多個實體頁面。

在上述範例實施例中，記憶體儲存裝置100僅使用單一個錯誤檢查與校正電路1047來對屬於特定類型的寫入資料產生較長的錯誤檢查與校正碼，並且對不屬於特定類型的寫入資料產生較短的錯誤檢查與校正碼。如此一來，可提升錯誤檢查與校正電路1047針對特定類型資料所能偵測與校正的錯誤位元數，據此達到提升記憶體儲存裝置100之穩定度與可靠性的目的。

圖6是根據本發明之一範例實施例所繪示之資料寫入方法的流程圖。

請參閱圖6，在記憶體管理電路1043準備將寫入資料寫入至可複寫式非揮發性記憶體晶片106時，如步驟S610所示，記憶體管理電路1043判斷寫入資料是否屬於特定類型。例如，判斷寫入資料是否不來自主機系統1000，或寫入資料是否是要寫入可複寫式非揮發性記憶體晶片106的系統區506，或寫入資料是除了使用者資料以外的資料。

若寫入資料屬於特定類型，在步驟S620中，記憶體管理電路1043通知錯誤檢查與校正電路1047根據寫入資料產生符合第一長度的至少一第一類錯誤檢查與校正碼。接著如步驟S630所示，記憶體管理電路1043根據第一資料位元區數量將寫入資料及所對應的上述第一類錯誤檢查與校正碼寫入至少一實體頁面。

若寫入資料不屬於特定類型，則如步驟S640所示，記憶體管理電路1043通知錯誤檢查與校正電路1047根據寫入資料產生符合第二長度的至少一第二類錯誤檢查與校正碼，並且在步驟S650中，記憶體管理電路1043根據第二資料位元區數量將寫入資料及所對應之至少一第二類錯誤檢查與校正碼寫入至少一實體頁面。

綜上所述，本發明所述之資料寫入方法、記憶體控制器以及記憶體儲存裝置能分辨寫入資料的類型，並根據不同類型的寫入資料產生不同長度的錯誤檢查與校正碼。如此一來，對於會對記憶體儲存裝置能否正常運作造成直接影響的重要資料，採用較長的錯誤檢查與校正碼以確保能偵測與校正較多的錯誤位元數，進而提升記憶體儲存裝置的穩定度。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。

1000．．．主機系統

1100．．．電腦

1102．．．微處理器

1104．．．隨機存取記憶體

1106．．．輸入/輸出裝置

1108．．．系統匯流排

1110．．．資料傳輸介面

1202．．．滑鼠

1204．．．鍵盤

1206．．．顯示器

1208．．．印表機

1212．．．隨身碟

1214．．．記憶卡

1216．．．固態硬碟

1310．．．數位相機

1312．．．SD卡

1314．．．MMC卡

1316．．．記憶棒

1318．．．CF卡

1320．．．嵌入式儲存裝置

100．．．記憶體儲存裝置

102．．．連接器

104．．．記憶體控制器

106．．．可複寫式非揮發性記憶體晶片

1041．．．主機系統介面

1043．．．記憶體管理電路

1045．．．記憶體介面

1047．．．錯誤檢查與校正電路

3002．．．緩衝記憶體

3004．．．電源管理電路

502．．．資料區

504．．．閒置區

506．．．系統區

508．．．取代區

610(0)~610(L)．．．邏輯區塊

410(0)~410(N)．．．實體區塊

510、520．．．實體頁面

D1、D2、D3、D4．．．資料位元區

S1、S2、S3、S4．．．冗餘位元區

ECC1、ECC2、ECC3、ECC4．．．錯誤校正位元區

S610～S650．．．本發明之一範例實施例所述之資料寫入方法的各步驟

圖1A是根據本發明一範例實施例繪示之使用記憶體儲存裝置的主機系統的示意圖。

圖1B是根據本發明範例實施例所繪示的電腦、輸入/輸出裝置與記憶體儲存裝置的示意圖。

圖1C是根據本發明另一範例實施例所繪示的主機系統與記憶體儲存裝置的示意圖。

圖2是繪示圖1A所示的記憶體儲存裝置的概要方塊圖。

圖3是根據本發明一範例實施例繪示之記憶體控制器的概要方塊圖。

圖4是根據本發明之一範例實施例所繪示之管理實體區塊的示意圖。

圖5A、圖5B是根據本發明之一範例實施例所繪示之實體頁面之資料配置方式的示意圖。

圖6是根據本發明之一範例實施例所繪示之資料寫入方法的流程圖。

S610～S650．．．本發明之一範例實施例所述之資料寫入方法的各步驟

Claims (21)

1. 一種資料寫入方法，用於耦接至一主機系統的一記憶體儲存裝置，其中該記憶體儲存裝置包括一錯誤檢查與校正電路與一可複寫式非揮發性記憶體晶片，該可複寫式非揮發性記憶體晶片包括多個實體頁面，該方法包括：在準備將一寫入資料寫入至該可複寫式非揮發性記憶體晶片時，判斷該寫入資料是否屬於一特定類型；若該寫入資料屬於該特定類型，由該錯誤檢查與校正電路根據該寫入資料產生符合一第一長度的至少一第一類錯誤檢查與校正碼；以及若該寫入資料不屬於該特定類型，由該錯誤檢查與校正電路根據該寫入資料產生符合一第二長度的至少一第二類錯誤檢查與校正碼，其中該第一長度大於該第二長度。
2. 如申請專利範圍第1項所述之資料寫入方法，其中判斷該寫入資料是否屬於該特定類型的步驟包括：若該寫入資料不來自該主機系統、該寫入資料是除了使用者資料以外的資料或該寫入資料欲寫入該可複寫式非揮發性記憶體晶片的一特定區域，則判定該寫入資料屬於該特定類型。
3. 如申請專利範圍第1項所述之資料寫入方法，其中由該錯誤檢查與校正電路根據該寫入資料產生符合該第一長度的該至少一第一類錯誤檢查與校正碼的步驟包括：由該錯誤檢查與校正電路接收一第一參數；以及根據該第一參數與該寫入資料產生該至少一第一類錯誤檢查與校正碼。
4. 如申請專利範圍第3項所述之資料寫入方法，其中由該錯誤檢查與校正電路根據該寫入資料產生符合該第二長度的該至少一第二類錯誤檢查與校正碼的步驟包括：由該錯誤檢查與校正電路接收一第二參數；以及根據該第二參數與該寫入資料產生該至少一第二類錯誤檢查與校正碼。
5. 如申請專利範圍第1項所述之資料寫入方法，其中各該些實體頁面具有一頁面容量，該方法更包括：定義一資料位元區容量，其中該資料位元區容量小於該頁面容量；至少根據該頁面容量、該資料位元區容量與該第一長度，計算被用來寫入屬於該特定類型之寫入資料的實體頁面所對應的一第一資料位元區數量；以及至少根據該頁面容量、該資料位元區容量與該第二長度，計算被用來寫入不屬於該特定類型之寫入資料的實體頁面所對應的一第二資料位元區數量，其中該第一資料位元區數量小於該第二資料位元區數量。
6. 如申請專利範圍第5項所述之資料寫入方法，其中在由該錯誤檢查與校正電路根據該寫入資料產生符合該第一長度的該至少一第一類錯誤檢查與校正碼的步驟之後，該方法更包括：根據該第一資料位元區數量將該寫入資料及所對應之符合該第一長度的該至少一第一類錯誤檢查與校正碼寫入該些實體頁面至少其中之一。
7. 如申請專利範圍第5項所述之資料寫入方法，其中在由該錯誤檢查與校正電路根據該寫入資料產生符合該第二長度的該至少一第二類錯誤檢查與校正碼的步驟之後，該方法更包括：根據該第二資料位元區數量將該寫入資料及所對應之符合該第二長度的該至少一第二類錯誤檢查與校正碼寫入該些實體頁面至少其中之一。
8. 一種記憶體控制器，用於管理一記憶體儲存裝置中的一可複寫式非揮發性記憶體晶片，該記憶體控制器包括：一主機系統介面，用以耦接一主機系統；一記憶體介面，用以耦接該可複寫式非揮發性記憶體晶片，其中該可複寫式非揮發性記憶體晶片包括多個實體頁面；一錯誤檢查與校正電路；以及一記憶體管理電路，耦接至該主機系統介面、該記憶體介面與該錯誤檢查與校正電路，該記憶體管理電路用以在準備將一寫入資料寫入至該可複寫式非揮發性記憶體晶片時，判斷該寫入資料是否屬於一特定類型，若該寫入資料屬於該特定類型，該記憶體管理電路通知該錯誤檢查與校正電路根據該寫入資料產生符合一第一長度的至少一第一類錯誤檢查與校正碼，若該寫入資料不屬於該特定類型，該記憶體管理電路通知該錯誤檢查與校正電路根據該寫入資料產生符合一第二長度的至少一第二類錯誤檢查與校正碼，其中該第一長度大於該第二長度。
9. 如申請專利範圍第8項所述之記憶體控制器，其中若該寫入資料不來自該主機系統、該寫入資料是除了使用者資料以外的資料或該寫入資料欲寫入該可複寫式非揮發性記憶體晶片的一特定區域，該記憶體管理電路判定該寫入資料屬於該特定類型。
10. 如申請專利範圍第8項所述之記憶體控制器，其中該記憶體管理電路下達一第一參數至該錯誤檢查與校正電路，該錯誤檢查與校正電路根據該第一參數與該寫入資料產生符合該第一長度的該至少一第一類錯誤檢查與校正碼。
11. 如申請專利範圍第10項所述之記憶體控制器，其中該記憶體管理電路下達一第二參數至該錯誤檢查與校正電路，該錯誤檢查與校正電路根據該第二參數與該寫入資料產生符合該第二長度的該至少一第二類錯誤檢查與校正碼。
12. 如申請專利範圍第8項所述之記憶體控制器，其中各該些實體頁面具有一頁面容量，而該記憶體管理電路定義小於該頁面容量的一資料位元區容量，該記憶體管理電路至少根據該頁面容量、該資料位元區容量與該第一長度，計算被用來寫入屬於該特定類型之寫入資料的實體頁面所對應的一第一資料位元區數量，該記憶體管理電路至少根據該頁面容量、該資料位元區容量與該第二長度，計算被用來寫入不屬於該特定類型之寫入資料的實體頁面所對應的一第二資料位元區數量，其中該第一資料位元區數量小於該第二資料位元區數量。
13. 如申請專利範圍第12項所述之記憶體控制器，其中若該寫入資料屬於該特定類型，該記憶體管理電路根據該第一資料位元區數量將該寫入資料及所對應之符合該第一長度的該至少一第一類錯誤檢查與校正碼寫入該些實體頁面至少其中之一。
14. 如申請專利範圍第12項所述之記憶體控制器，其中若該寫入資料不屬於該特定類型，該記憶體管理電路根據該第二資料位元區數量將該寫入資料及所對應之符合該第二長度的該至少一第二類錯誤檢查與校正碼寫入該些實體頁面至少其中之一。
15. 一種記憶體儲存裝置，包括：一可複寫式非揮發性記憶體晶片，包括多個實體頁面；一連接器，用以耦接一主機系統；一記憶體控制器，耦接至該可複寫式非揮發性記憶體晶片與該連接器，該記憶體控制器用以在準備將一寫入資料寫入至該可複寫式非揮發性記憶體晶片時，判斷該寫入資料是否屬於一特定類型，若該寫入資料屬於該特定類型，該記憶體控制器根據該寫入資料產生符合一第一長度的至少一第一類錯誤檢查與校正碼，若該寫入資料不屬於該特定類型，該記憶體控制器根據該寫入資料產生符合一第二長度的至少一第二類錯誤檢查與校正碼，其中該第一長度大於該第二長度。
16. 如申請專利範圍第15項所述之記憶體儲存裝置，其中若該寫入資料不來自該主機系統、該寫入資料是除了使用者資料以外的資料或該寫入資料欲寫入該可複寫式非揮發性記憶體晶片的一特定區域，該記憶體控制器判定該寫入資料屬於該特定類型。
17. 如申請專利範圍第15項所述之記憶體儲存裝置，其中該記憶體控制器包括：一錯誤檢查與校正電路，用以根據一第一參數與該寫入資料產生符合該第一長度的該至少一第一類錯誤檢查與校正碼。
18. 如申請專利範圍第17項所述之記憶體儲存裝置，其中該錯誤檢查與校正電路更用以根據一第二參數與該寫入資料產生符合該第二長度的該至少一第二類錯誤檢查與校正碼。
19. 如申請專利範圍第15項所述之記憶體儲存裝置，其中各該些實體頁面具有一頁面容量，而該記憶體控制器定義小於該頁面容量的一資料位元區容量，該記憶體控制器至少根據該頁面容量、該資料位元區容量與該第一長度，計算被用來寫入屬於該特定類型之寫入資料的實體頁面所對應的一第一資料位元區數量，該記憶體控制器至少根據該頁面容量、該資料位元區容量與該第二長度，計算被用來寫入不屬於該特定類型之寫入資料的實體頁面所對應的一第二資料位元區數量，其中該第一資料位元區數量小於該第二資料位元區數量。
20. 如申請專利範圍第19項所述之記憶體儲存裝置，其中若該寫入資料屬於該特定類型，該記憶體控制器根據該第一資料位元區數量將該寫入資料及所對應之符合該第一長度的該至少一第一類錯誤檢查與校正碼寫入該些實體頁面至少其中之一。
21. 如申請專利範圍第19項所述之記憶體儲存裝置，其中若該寫入資料不屬於該特定類型，該記憶體控制器根據該第二資料位元區數量將該寫入資料及所對應之符合該第二長度的該至少一第二類錯誤檢查與校正碼寫入該些實體頁面至少其中之一。