TWI451439B - 記憶體儲存裝置、其記憶體控制器與資料寫入方法 - Google Patents

Description

記憶體儲存裝置、其記憶體控制器與資料寫入方法

本發明是有關於一種將資料寫入可複寫式非揮發性記憶體晶片的方法，且特別是有關於一種將資料寫入可複寫式非揮發性記憶體晶片所包括之可複寫式非揮發性記憶體模組的方法，及實行該方法的記憶體儲存裝置與記憶體控制器。

快閃記憶體(Flash Memory)具有資料非揮發性、省電、體積小與無機械結構等的特性，因此被廣泛地應用於各種電子裝置。也有越來越多如記憶卡或隨身碟等可攜式儲存裝置是以快閃記憶體作為其中的儲存媒體。

某些記憶體儲存裝置中的快閃記憶體晶片包括多個快閃記憶體模組，每個快閃記憶體模組具有多個實體區塊(physical block)，且每一實體區塊具有多個實體頁面(physical page)。為了方便管理，這類記憶體儲存裝置中的記憶體控制器會將所有快閃記憶體模組中的該些實體區塊邏輯地分組為數個實體單元以進行管理。且記憶體控制器係透過數條資料輸入/輸出匯流排分別連接至這些快閃記憶體模組。因此，當主機系統欲存取快閃記憶體晶片時，便有機會透過上述資料輸入/輸出匯流排同時對一實體單元中的數個實體區塊進行存取。

在此架構中，當主機系統欲將資料寫入快閃記憶體晶片時，記憶體控制器將根據寫入指令所對應的邏輯位址將資料寫入至對應的快閃記憶體模組。假設一個實體頁面具有4個扇區(sector)的容量。倘若主機系統依序分段下達三個寫入指令，其中第一個寫入指令欲寫入的邏輯位址是對應第一快閃記憶體模組的第0與第3個實體扇區，第二個寫入指令欲寫入的邏輯位址是對應第一快閃記憶體模組的第2個實體扇區，且第三個寫入指令欲寫入的邏輯位址是對應第一快閃記憶體模組的第1個實體扇區，由於這三個寫入指令所欲寫入的資料都屬於相同的快閃記憶體模組，因此記憶體控制器會依序分段將這三個寫入指令的資料寫入至第一快閃記憶體模組的不同實體頁面。而在主機系統欲讀取上述資料時，記憶體控制器必須分三次從第一快閃記憶體模組中讀出資料。也就是說，記憶體控制器必須對第一快閃記憶體模組進行三次讀取操作才能完整地讀出資料，據此會降低資料讀取的速度。

有鑑於此，本發明提供一種資料寫入方法，其能確保日後讀取資料時的速度不會變慢。

本發明提供一種記憶體控制器，其能確保日後讀取資料時的速度不會變慢。

本發明提供一種記憶體儲存裝置，其能確保日後讀取資料時的速度不會變慢。

本發明提出一種資料寫入方法，用於具有可複寫式非揮發性記憶體晶片的記憶體儲存裝置，其中可複寫式非揮發性記憶體晶片包括多個可複寫式非揮發性記憶體模組，且各可複寫式非揮發性記憶體模組具有多個實體區塊。此方法包括配置多個邏輯區塊，且上述邏輯區塊對映上述可複寫式非揮發性記憶體模組中的部份實體區塊。此方法包括接收主機系統下達的一寫入指令，此寫入指令所對應的邏輯位址屬於一預設邏輯位址範圍。此方法還包括判斷在所有的可複寫式非揮發性記憶體模組中是否存在至少一適用記憶體模組，其中至少一適用記憶體模組為並未儲存屬於預設邏輯位址範圍的資料。此方法更包括若有至少一適用記憶體模組存在，則將寫入指令所對應的寫入資料寫入至上述至少一適用記憶體模組。

在本發明之一範例實施例中，其中將寫入指令所對應的寫入資料寫入至此至少一適用記憶體模組的步驟包括隨機選擇一適用記憶體模組來寫入上述寫入資料。

在本發明之一範例實施例中，其中在判斷在所有的可複寫式非揮發性記憶體模組中是否存在至少一適用記憶體模組的步驟之後，此資料寫入方法更包括若適用記憶體模組不存在，則將寫入資料隨機寫入至其中之一可複寫式非揮發性記憶體模組。

在本發明之一範例實施例中，其中預設邏輯位址範圍包括一邏輯頁面，或符合特定數量的多個連續邏輯位址。

從另一觀點來看，本發明提出一種記憶體控制器，用於管理多個可複寫式非揮發性記憶體模組，其中各可複寫式非揮發性記憶體模組具有多個實體區塊。此記憶體控制器包括主機系統介面、記憶體介面，以及記憶體管理電路。其中，主機系統介面用以耦接主機系統。記憶體介面用以經由多條資料輸入/輸出匯流排耦接至上述可複寫式非揮發性記憶體模組。記憶體管理電路耦接至主機系統介面與記憶體介面，記憶體管理電路用以配置多個邏輯區塊，且上述邏輯區塊對映上述可複寫式非揮發性記憶體模組中的部份實體區塊。其中，記憶體管理電路更用以經由主機系統介面接收主機系統下達的一寫入指令，其中寫入指令所對應的邏輯位址屬於一預設邏輯位址範圍。記憶體管理電路還用以判斷在上述可複寫式非揮發性記憶體模組中是否存在至少一適用記憶體模組，其中各適用記憶體模組為並未儲存屬於預設邏輯位址範圍的資料。若有至少一適用記憶體模組存在，記憶體管理電路更用以將寫入指令所對應的寫入資料寫入至上述至少一適用記憶體模組。

在本發明之一範例實施例中，其中記憶體管理電路更用以隨機選擇上述至少一適用記憶體模組來寫入上述寫入資料。

在本發明之一範例實施例中，其中記憶體管理電路更用以在判斷不存在任何適用記憶體模組時，將寫入資料隨機寫入至其中之一可複寫式非揮發性記憶體模組。

在本發明之一範例實施例中，其中預設邏輯位址範圍包括邏輯頁面，或符合一特定數量的多個連續邏輯位址。

在本發明之一範例實施例中，其中記憶體管理電路更用以經由主機系統介面接收主機系統下達的讀取指令，並且當讀取指令所對應的邏輯位址屬於預設邏輯位址範圍時，分別從上述可複寫式非揮發性記憶體模組中讀出對應的讀取資料。

從又一觀點來看，本發明提出一種記憶體儲存裝置，其包括可複寫式非揮發性記憶體晶片、記憶體控制器，以及連接器。其中，可複寫式非揮發性記憶體晶片包括多個可複寫式非揮發性記憶體模組，各可複寫式非揮發性記憶體模組具有多個實體區塊。記憶體控制器經由多條資料輸入/輸出匯流排耦接至可複寫式非揮發性記憶體晶片，記憶體控制器用以配置多個邏輯區塊，且上述邏輯區塊對映上述可複寫式非揮發性記憶體模組中的部份實體區塊。連接器耦接至記憶體控制器並用以耦接主機系統。其中，記憶體控制器用以經由連接器接收主機系統下達的寫入指令，其中寫入指令所對應的邏輯位址屬於一預設邏輯位址範圍。記憶體控制器還用以判斷在上述可複寫式非揮發性記憶體模組中是否存在至少一適用記憶體模組，其中至少一適用記憶體模組為並未儲存屬於預設邏輯位址範圍的資料。若有至少一適用記憶體模組存在，記憶體控制器更用以將寫入指令所對應的寫入資料寫入至上述至少一適用記憶體模組。

在本發明之一範例實施例中，其中記憶體控制器更用以隨機選擇上述至少一適用記憶體模組來寫入上述寫入資料。

在本發明之一範例實施例中，其中記憶體控制器更用以在判斷不存在任何適用記憶體模組時，將該寫入資料隨機寫入至其中之一可複寫式非揮發性記憶體模組。

在本發明之一範例實施例中，其中預設邏輯位址範圍包括一邏輯頁面，或符合特定數量的多個連續邏輯位址。

基於上述，本發明在將資料寫入具有多個可複寫式非揮發性記憶體模組的可複寫式非揮發性記憶體晶片時，會盡可能地令屬於同一個預設邏輯位址範圍的資料不要被寫入至相同的可複寫式非揮發性記憶體模組。如此一來，日後當主機系統欲連續讀取屬於該預設邏輯位址範圍的資料時，便能從不同的可複寫式非揮發性記憶體模組讀出資料，以確保資料讀取的速度不會變慢。

為讓本發明之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

一般而言，記憶體儲存裝置(亦稱，記憶體儲存系統)包括記憶體晶片與控制器(亦稱，控制電路)。通常記憶體儲存裝置會與主機系統一起使用，以使主機系統可將資料寫入至記憶體儲存裝置或從記憶體儲存裝置中讀取資料。另外，亦有記憶體儲存裝置是包括嵌入式記憶體與可執行於主機系統上以實質地作為此嵌入式記憶體之控制器的軟體。

圖1A是根據本發明一範例實施例所繪示之使用記憶體儲存裝置之主機系統的示意圖。

主機系統1000包括電腦1100與輸入/輸出(Input/Output，I/O)裝置1106。電腦1100包括微處理器1102、隨機存取記憶體(Random Access Memory，RAM)1104、系統匯流排1108以及資料傳輸介面1110。輸入/輸出裝置1106包括如圖1B所示的滑鼠1202、鍵盤1204、顯示器1206與印表機1208。必須瞭解的是，圖2B所示的裝置非限制輸入/輸出裝置1106，輸入/輸出裝置1106可更包括其他裝置。

在本發明範例實施例中，記憶體儲存裝置100是透過資料傳輸介面1110與主機系統1000的其他元件耦接。藉由微處理器1102、隨機存取記憶體1104以及輸入/輸出裝置1106的運作，主機系統1000可將資料寫入至記憶體儲存裝置100，或從記憶體儲存裝置100中讀取資料。例如，記憶體儲存裝置100可以是如圖1B所示的記憶卡1214、隨身碟1212、或固態硬碟(Solid State Drive，SSD)1216。

一般而言，主機系統1000為可儲存資料的任意系統。雖然在本範例實施例中主機系統1000是以電腦系統來作說明，然而，在本發明另一範例實施例中，主機系統1000亦可以是手機、數位相機、攝影機、通訊裝置、音訊播放器或視訊播放器等系統。例如，在主機系統為數位相機1310時，記憶體儲存裝置則為其所使用的安全數位(Secure Digital，SD)卡1312、多媒體記憶(Multimedia Card，MMC)卡1314、記憶棒(Memory Stick)1316、小型快閃(Compact Flash，CF)卡1318或嵌入式儲存裝置1320(如圖1C所示)。嵌入式儲存裝置1320包括嵌入式多媒體卡(Embedded MMC，eMMC)。值得一提的是，嵌入式多媒體卡是直接耦接於主機系統的基板上。

圖2是繪示圖1A所示之記憶體儲存裝置100的方塊圖。請參照圖2，記憶體儲存裝置100包括連接器102、記憶體控制器104與可複寫式非揮發性記憶體晶片106。

連接器102耦接至記憶體控制器104，並且用以耦接主機系統1000。在本範例實施例中，連接器102所支援的傳輸介面種類為序列先進附件(Serial Advanced Technology Attachment，SATA)介面。然而在其他範例實施例中，連接器102的傳輸介面種類也可以是通用序列匯流排(Universal Serial Bus，USB)介面、多媒體儲存卡(Multimedia Card，MMC)介面、平行先進附件(Parallel Advanced Technology Attachment，PATA)介面、電氣和電子工程師協會(Institute of Electrical and Electronic Engineers，IEEE)1394介面、高速周邊零件連接介面(Peripheral Component Interconnect Express，PCI Express)介面、安全數位(Secure Digital，SD)介面、記憶棒(Memory Stick，MS)介面、小型快閃(Compact Flash，CF)介面，或整合驅動電子(Integrated Drive Electronics，IDE)介面等任何適用的介面，在此並不加以限制。

記憶體控制器104會執行以硬體型式或韌體型式實作的多個邏輯閘或控制指令，並根據主機系統1000的指令在可複寫式非揮發性記憶體晶片106中進行資料的寫入、讀取與抹除等運作。其中，記憶體控制器104更特別用以根據本範例實施例之資料寫入方法，在收到來自主機系統1000的寫入指令後決定資料應被寫入之處。本範例實施例之資料寫入方法將於後配合圖示再作說明。

可複寫式非揮發性記憶體晶片106耦接至記憶體控制器104。可複寫式非揮發性記憶體晶片106係用以儲存如檔案配置表(File Allocation Table，FAT)或增強型文件系統(New Technology File System，NTFS)等檔案系統資訊，以及儲存如文字、影像或聲音檔案等一般性資料。舉例來說，可複寫式非揮發性記憶體晶片106為多階記憶胞(Multi Level Cell，MLC)NAND快閃記憶體晶片，但本發明不限於此，可複寫式非揮發性記憶體晶片106也可以是單階記憶胞(Single Level Cell，SLC)NAND快閃記憶體晶片、其他快閃記憶體晶片或任何具有相同特性的記憶體晶片。

圖3是根據本發明一範例實施例所繪示的記憶體控制器的概要方塊圖。請參照圖3，記憶體控制器104包括主機系統介面1041、記憶體管理電路1043，以及記憶體介面1045。

主機系統介面1041耦接至記憶體管理電路1043，並透過連接器102以耦接主機系統1000。主機系統介面1041係用以接收與識別主機系統1000所傳送的指令與資料。據此，主機系統1000所傳送的指令與資料會透過主機系統介面1041而傳送至記憶體管理電路1043。在本範例實施例中，主機系統介面1041對應連接器102而為SATA介面，而在其他範例實施例中，主機系統介面1041也可以是USB介面、MMC介面、PATA介面、IEEE 1394介面、PCI Express介面、SD介面、MS介面、CF介面、IDE介面或符合其他介面標準的介面。

記憶體管理電路1043係用以控制記憶體控制器104的整體運作。具體來說，記憶體管理電路1043具有多個控制指令，在記憶體儲存裝置100運作時，上述控制指令會被執行以實現本範例實施例之資料寫入方法。

在一範例實施例中，記憶體管理電路1043的控制指令是以韌體型式來實作。例如，記憶體管理電路1043具有微處理器單元(未繪示)與唯讀記憶體(未繪示)，且上述控制指令是被燒錄在唯讀記憶體中。當記憶體儲存裝置100運作時，上述控制指令會由微處理器單元來執行以完成本範例實施例之資料寫入方法。

在本發明另一範例實施例中，記憶體管理電路1043的控制指令亦可以程式碼型式儲存於可複寫式非揮發性記憶體晶片106的特定區域(例如，可複寫式非揮發性記憶體晶片106中專用於存放系統資料的系統區)中。此外，記憶體管理電路1043具有微處理器單元(未繪示)、唯讀記憶體(未繪示)及隨機存取記憶體(未繪示)。其中，唯讀記憶體具有驅動碼段，並且當記憶體控制器104被致能時，微處理器單元會先執行此驅動碼段來將儲存於可複寫式非揮發性記憶體晶片106中之控制指令載入至記憶體管理電路1043的隨機存取記憶體中。之後，微處理器單元會運轉上述控制指令以執行本範例實施例之資料寫入方法。此外，在本發明另一範例實施例中，記憶體管理電路1043的控制指令亦可以一硬體型式來實作。

記憶體介面1045耦接至記憶體管理電路1043，用以使記憶體控制器104與可複寫式非揮發性記憶體晶片106相耦接。據此，記憶體控制器104可對可複寫式非揮發性記憶體晶片106進行相關運作。也就是說，欲寫入至可複寫式非揮發性記憶體晶片106的資料會經由記憶體介面1045轉換為可複寫式非揮發性記憶體晶片106所能接受的格式。

在本發明之一範例實施例中，記憶體控制器104還包括緩衝記憶體3002，緩衝記憶體3002耦接至記憶體管理電路1043，用以暫存來自於主機系統1000的資料，或暫存來自於可複寫式非揮發性記憶體晶片106的資料。

在本發明另一範例實施例中，記憶體控制器104還包括電源管理電路3004。電源管理電路3004耦接至記憶體管理電路1043，用以控制記憶體儲存裝置100的電源。

在本發明又一範例實施例中，記憶體控制器104還包括錯誤檢查與校正電路3006。錯誤檢查與校正電路3006耦接至記憶體管理電路1043，用以執行錯誤檢查與校正程序以確保資料的正確性。具體而言，當記憶體管理電路1043接收到來自主機系統1000的寫入指令時，錯誤檢查與校正電路3006會為對應此寫入指令的資料產生對應的錯誤檢查與校正碼(Error Checking and Correcting Code,ECC Code)，且記憶體管理電路1043會將對應此寫入指令的資料與對應的錯誤檢查與校正碼寫入至可複寫式非揮發性記憶體晶片106。之後當記憶體管理電路1043從可複寫式非揮發性記憶體晶片106中讀取資料時，會同時讀取此資料對應的錯誤檢查與校正碼，且錯誤檢查與校正電路3006會依據此錯誤檢查與校正碼對所讀取的資料執行錯誤檢查與校正程序。

圖4是根據本發明之一範例實施例所繪示之可複寫式非揮發性記憶體晶片的概要方塊圖。

請參閱圖4，可複寫式非揮發性記憶體晶片106包括可複寫式非揮發性記憶體模組410、可複寫式非揮發性記憶體模組420、可複寫式非揮發性記憶體模組430與可複寫式非揮發性記憶體模組440。其中，可複寫式非揮發性記憶體模組410至440分別透過獨立的資料輸入/輸出匯流排410a至440a耦接至記憶體控制器104。然而，在本發明之另一範例實施例中，可複寫式非揮發性記憶體模組410至440亦可僅透過一個資料輸入/輸出匯流排與記憶體控制器104耦接。

可複寫式非揮發性記憶體模組410具有實體區塊410(0)~410(N)、可複寫式非揮發性記憶體模組420具有實體區塊420(0)~420(N)、可複寫式非揮發性記憶體模組430具有實體區塊430(0)~430(N)，而可複寫式非揮發性記憶體模組440具有實體區塊440(0)~440(N)。其中，可複寫式非揮發性記憶體模組410至440的每一實體區塊分別具有數個實體頁面，且每一實體頁面具有至少一實體扇區(sector)。在一範例實施例中，每一實體區塊是由128個實體頁面所組成，且每一實體頁面具有8個實體扇區。因此在每一實體扇區為512位元組(byte)的例子中，每一實體頁面的容量為4千位元組(Kilobyte，KB)。然而本發明不限於此，每一實體區塊亦可由64個實體頁面、256個實體頁面或其他任意個實體頁面所組成。

每一實體頁面通常包括資料位元區與冗餘位元區。資料位元區用以儲存使用者的資料，而冗餘位元區用以儲存系統的資料(例如，錯誤檢查與校正碼)。

更詳細來說，屬於同一個實體區塊的實體頁面可被獨立地寫入且被同時地抹除。亦即，實體區塊為資料抹除時的最小單位(每一實體區塊含有最小數目之一併被抹除之記憶胞)。實體頁面則為資料寫入時的最小單位。然而在本發明另一範例實施例中，寫入資料的最小單位亦可以是實體扇區或其他大小。

在本範例實施例中，記憶體管理電路1043在執行主機系統1000下達的寫入指令時，係同時利用資料輸入/輸出匯流排410a至440a來以平行方式寫入資料。而在執行主機系統1000下達的讀取指令時，亦同時利用資料輸入/輸出匯流排410a至440a而以平行方式進行讀取動作。

必須說明的是，雖然本範例實施例中可複寫式非揮發性記憶體晶片106是包括4個可複寫式非揮發性記憶體模組，但本發明並不限於此。在本發明之另一範例實施例中，可複寫式非揮發性記憶體晶片106也可以包括2個或8個可複寫式非揮發性記憶體模組。

圖5A與圖5B是根據本發明之一範例實施例所繪示之管理實體區塊的範例示意圖。

請參照圖5A，記憶體控制器104中的記憶體管理電路1043會將可複寫式非揮發性記憶體模組410至440中的實體區塊410(0)~410(N)、實體區塊420(0)~420(N)、實體區塊430(0)~430(N)，以及實體區塊440(0)~440(N)邏輯地分組為資料區510、閒置區520、系統區530與取代區540。圖5A中所標示的F、S、R與N為正整數，代表各區配置的實體區塊數量，其可由記憶體儲存裝置100的製造商依據所使用之可複寫式非揮發性記憶體晶片106的容量而設定。

邏輯上屬於資料區510與閒置區520的實體區塊是用以儲存來自於主機系統1000的資料。具體來說，屬於資料區510的實體區塊是被視為已儲存有資料的實體區塊，而閒置區520中的實體區塊則是用以替換資料區510的實體區塊。換句話說，閒置區520的實體區塊為空或可使用的實體區塊(無記錄資料或標記為已沒用的無效資料)。一般來說，當從主機系統1000接收到寫入指令與欲寫入之資料時，記憶體管理電路1043會從閒置區520中提取實體區塊，並且將資料寫入至所提取的實體區塊中，以替換資料區510的實體區塊。

邏輯上屬於系統區530的實體區塊是用以記錄系統資料。例如，系統資料包括關於可複寫式非揮發性記憶體晶片106的製造商與型號、可複寫式非揮發性記憶體晶片106的實體區塊數，以及每一實體區塊的實體頁面數等。

邏輯上屬於取代區540中的實體區塊是用以在資料區510、閒置區520或系統區530中的實體區塊損毀時，取代損壞的實體區塊。具體而言，倘若取代區540中仍存有正常之實體區塊且資料區510的實體區塊損壞時，記憶體管理電路1043會從取代區540中提取正常的實體區塊來更換損壞的實體區塊。其中，記憶體管理電路1043是以取代區540中屬於可複寫式非揮發性記憶體模組410的正常實體區塊來取代可複寫式非揮發性記憶體模組410中的壞實體區塊，並且以取代區540中屬於可複寫式非揮發性記憶體模組420的正常實體區塊來取代可複寫式非揮發性記憶體模組420中的壞實體區塊，以此類推。

請參照圖5B，在本範例實施例中，記憶體管理電路1043會配置數個邏輯區塊710(0)~710(H)，且邏輯區塊710(0)~710(H)會對映至可複寫式非揮發性記憶體模組410至440中的部份實體區塊。詳言之，各邏輯區塊所包括的邏輯頁面會依序地對映至相對應之實體區塊中的實體頁面，且各邏輯頁面所具有的多個邏輯扇區會映射至對應之實體頁面中的實體扇區。記憶體管理電路1043將所配置的邏輯區塊提供給主機系統1000，並且維護一邏輯區塊-實體區塊映射表(logical block-physical block mapping table)，以記錄與邏輯區塊710(0)~710(H)與資料區510的實體區塊之間的對映關係。因此當主機系統1000欲讀取某一邏輯位址時，記憶體管理電路1043可將主機系統1000所欲讀取的邏輯位址轉換為對應之邏輯區塊、邏輯頁面或邏輯扇區，並且透過邏輯區塊-實體區塊映射表於對應之實體區塊的實體頁面中讀取資料。

在本範例實施例中，主機系統1000下達寫入指令時，記憶體管理電路1043會將屬於同一個預設邏輯位址範圍的資料盡可能地分散寫入至不同的可複寫式非揮發性記憶體模組中。

詳細地說，主機系統1000下達的每一寫入指令包括欲寫入的扇區位址以及扇區數量，記憶體管理電路1043在將扇區位址與扇區數量轉換為對應的邏輯位址後，便能判斷該邏輯位址所屬的預設邏輯位址範圍。

在每一邏輯頁面具有8個邏輯扇區的例子中，若預設邏輯位址範圍是一個邏輯頁面，那麼任何欲將資料寫入邏輯扇區0至7之寫入指令所對應的邏輯位址便屬於相同的預設邏輯位址範圍。據此，假設主機系統1000下達的第一寫入指令欲將第一寫入資料寫入至第0及第1個邏輯扇區，且記憶體管理電路1043將第一寫入資料寫入至可複寫式非揮發性記憶體模組410。接著，倘若主機系統1000下達的第二寫入指令欲將第二寫入資料寫入至第2及第3個邏輯扇區，由於第0、1、2、3個邏輯扇區均屬於同一個邏輯頁面(亦即，屬於相同的預設邏輯位址範圍)，因此記憶體管理電路1043會選擇將第二寫入資料寫入至可複寫式非揮發性記憶體模組410之外的可複寫式非揮發性記憶體模組(例如寫入至可複寫式非揮發性記憶體模組420、可複寫式非揮發性記憶體模組430，或可複寫式非揮發性記憶體模組440)。假設記憶體管理電路1043選擇將第二寫入資料寫入至可複寫式非揮發性記憶體模組420後，且倘若主機系統1000又下達的第三寫入指令欲將第三寫入資料寫入至第4個邏輯扇區，因第三寫入指令的邏輯位址與第一、第二寫入指令的邏輯位址都屬於同一預設邏輯位址範圍(即，第0、1、2、3、4個邏輯扇區係屬於同一個邏輯頁面)，因此記憶體管理電路1043會設法將第三寫入資料寫入至可複寫式非揮發性記憶體模組410、420之外的可複寫式非揮發性記憶體模組。在本範例實施例中，假設記憶體管理電路1043將第三寫入資料寫入至可複寫式非揮發性記憶體模組430。

爾後，當主機系統1000下達一讀取指令且其對應的邏輯位址是要讀取第0至4個邏輯扇區的資料時，因第0至4個邏輯扇區屬於同一個預設邏輯位址範圍(即，同一邏輯頁面)，如前述範例實施例所述，該些資料係被存放在不同的可複寫式非揮發性記憶體模組之中。因此，記憶體管理電路1043會透過資料輸入/輸出匯流排410a、420a以及430a，分別從可複寫式非揮發性記憶體模組410、420與430中平行地讀出資料，從而確保資料讀取的速度不會因為需要對同一個可複寫式非揮發性記憶體模組進行多次讀取而變慢。

換言之，對於主機系統1000下達的數個寫入指令來說，若有不同寫入指令對應的邏輯位址係屬於同一個預設邏輯位址範圍，記憶體管理電路1043會盡可能將這些寫入指令分別對應的寫入資料分散存放在不同的可複寫式非揮發性記憶體模組，以避免在主機系統1000欲連續讀取上述資料時，需要對同一可複寫式非揮發性記憶體模組進行多次讀取而降低資料讀取的速度。

以下是說明記憶體管理電路1043將屬於同一個預設邏輯位址範圍的資料分散寫入至不同可複寫式非揮發性記憶體模組之實體區塊的方式。為了方便說明，假設預設邏輯位址範圍為一個邏輯頁面。

在本範例實施例中，若記憶體管理電路1043經由主機系統介面1041接收主機系統1000下達的寫入指令，且此寫入指令所對應的邏輯位址屬於一特定邏輯頁面。記憶體管理電路1043首先判斷在可複寫式非揮發性記憶體模組410至440中，是否存在並未儲存任何屬於該特定邏輯頁面之資料的可複寫式非揮發性記憶體模組。以下將符合上述條件的可複寫式非揮發性記憶體模組稱之為適用記憶體模組。

倘若有至少一適用記憶體模組存在，那麼記憶體管理電路1043將優先選擇適用記憶體模組來儲存寫入指令所對應的寫入資料。具體來說，若適用記憶體模組的數量大於1，記憶體管理電路1043會隨機選擇其中一個適用記憶體模組，並將寫入指令所對應的寫入資料寫入至所選擇的適用記憶體模組。舉例來說，假設目前只有可複寫式非揮發性記憶體模組410已存有同樣屬於特定邏輯頁面的資料，那麼可複寫式非揮發性記憶體模組420至440便為適用記憶體模組，記憶體管理電路1043會選擇將寫入資料寫入至可複寫式非揮發性記憶體模組420至440其中之一。

倘若記憶體管理電路1043無法在可複寫式非揮發性記憶體模組410至440中找到任何適用記憶體模組，表示在每個可複寫式非揮發性記憶體模組中都已儲存了屬於該特定邏輯頁面的資料。據此，記憶體管理電路1043會隨機地從可複寫式非揮發性記憶體模組410至440中擇一來儲存寫入資料。或者，記憶體管理電路1043會在可複寫式非揮發性記憶體模組410至440中，找出目前儲存最少筆屬於該特定邏輯頁面之資料的可複寫式非揮發性記憶體模組來儲存寫入資料。如此一來，就能避免對應屬於該特定邏輯頁面之邏輯位址之數個寫入指令的寫入資料都被集中儲存在同一個可複寫式非揮發性記憶體模組。之後，當主機系統1000下達一讀取指令要讀取屬於該特定邏輯頁面的連續資料時，記憶體管理電路1043便可從不同的可複寫式非揮發性記憶體模組中平行地讀出對應的讀取資料。

換句話說，在預設邏輯位址範圍為一個邏輯頁面的例子中，當屬於某一邏輯頁面的資料已被寫入至一個可複寫式非揮發性記憶體模組，在主機系統1000欲再次寫入同樣屬於該邏輯頁面的資料時，記憶體管理電路1043會盡可能地將資料寫入至其他的可複寫式非揮發性記憶體模組。由於主機系統1000存取記憶體儲存裝置100的行為經常會多次寫入小檔案，爾後再將該些小檔案一併讀出，因此只要透過上述方式便不會降低主機系統1000讀取檔案的速度。

必須特別說明的是，在上述範例實施例中雖然是以一個邏輯頁面作為預設邏輯位址範圍來做說明，但在本發明的其他範例實施例中，預設邏輯位址範圍也可以是符合特定數量的數個連續邏輯位址(例如邏輯位址0至邏輯位址7)。

圖6是根據本發明之一範例實施例所繪示之資料寫入方法的流程圖。

請參閱圖6，在步驟S605中，記憶體管理電路1043配置多個邏輯區塊，且各邏輯區塊對映可複寫式非揮發性記憶體模組410至440中的部份實體區塊。

如步驟S610所示，記憶體管理電路1043經由主機系統介面1041接收主機系統1000下達的一寫入指令，其中寫入指令所對應的邏輯位址屬於一預設邏輯位址範圍。

在步驟S620中，記憶體管理電路1043判斷在可複寫式非揮發性記憶體模組410至440中是否存在至少一適用記憶體模組。其中，適用記憶體模組是指並未儲存屬於該預設邏輯位址範圍之資料的可複寫式非揮發性記憶體模組。

若有至少一適用記憶體模組存在，則如步驟S630所示，記憶體管理電路1043選擇其中一個適用記憶體模組，並且將寫入指令所對應的寫入資料寫入至所選擇的適用記憶體模組。

若沒有任何適用記憶體模組存在，則如步驟S640所示，記憶體管理電路1043將寫入資料隨機寫入至可複寫式非揮發性記憶體模組410至440其中之一。

綜上所述，本發明所述之記憶體儲存裝置、其記憶體控制器與資料寫入方法是在處理寫入指令時，盡可能地避免將屬於同一預設邏輯位址範圍的資料儲存至相同的可複寫式非揮發性記憶體模組。如此一來，當主機系統欲對該預設邏輯位址範圍中的連續資料進行讀取時，便能從不同的可複寫式非揮發性記憶體模組中平行地讀出資料，從而確保資料讀取的速度不會變慢。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。

1000．．．主機系統

1100．．．電腦

1102．．．微處理器

1104．．．隨機存取記憶體

1106．．．輸入/輸出裝置

1108．．．系統匯流排

1110．．．資料傳輸介面

1202．．．滑鼠

1204．．．鍵盤

1206．．．顯示器

1208．．．印表機

1212．．．隨身碟

1214．．．記憶卡

1216．．．固態硬碟

1310．．．數位相機

1312．．．SD卡

1314．．．MMC卡

1316．．．記憶棒

1318．．．CF卡

1320．．．嵌入式儲存裝置

100．．．記憶體儲存裝置

102．．．連接器

104．．．記憶體控制器

106．．．可複寫式非揮發性記憶體晶片

1041．．．主機系統介面

1043．．．記憶體管理電路

1045．．．記憶體介面

3002．．．緩衝記憶體

3004．．．電源管理電路

3006．．．錯誤檢查與校正電路

410、420、430、440．．．可複寫式非揮發性記憶體模組

410a、420a、430a、440a．．．資料輸入/輸出匯流排

410(0)~410(N)、420(0)~420(N)、430(0)~430(N)、440(0)~440(N)．．．實體區塊

510．．．資料區

520．．．閒置區

530．．．系統區

540．．．取代區

710(0)~710(H)．．．邏輯區塊

S605～S640．．．本發明之一實施例所述之資料寫入方法之各步驟

圖1A是根據本發明一範例實施例繪示之使用記憶體儲存裝置的主機系統的示意圖。

圖1B是根據本發明範例實施例所繪示的電腦、輸入/輸出裝置與記憶體儲存裝置的示意圖。

圖1C是根據本發明另一範例實施例所繪示的主機系統與記憶體儲存裝置的示意圖。

圖2是繪示圖1A所示的記憶體儲存裝置的概要方塊圖。

圖3是根據本發明一範例實施例繪示之記憶體控制器的概要方塊圖。

圖4是根據本發明之一範例實施例所繪示之可複寫式非揮發性記憶體晶片的概要方塊圖。

圖5A與圖5B是根據本發明之一範例實施例所繪示之管理實體區塊的範例示意圖。

圖6是根據本發明之一範例實施例所繪示之資料寫入方法的流程圖。

S605～S640．．．本發明之一實施例所述之資料寫入方法之各步驟

Claims (13)

1. 一種資料寫入方法，用於具有一可複寫式非揮發性記憶體晶片的一記憶體儲存裝置，其中該可複寫式非揮發性記憶體晶片包括多個可複寫式非揮發性記憶體模組，且各該些可複寫式非揮發性記憶體模組具有多個實體區塊，該方法包括：配置多個邏輯區塊，且該些邏輯區塊對映該些可複寫式非揮發性記憶體模組中的部份該些實體區塊；接收一主機系統下達的一第一寫入指令，其中該第一寫入指令所對應的一第一邏輯位址屬於一預設邏輯位址範圍；判斷在該些可複寫式非揮發性記憶體模組中是否存在至少一第一適用記憶體模組，其中該至少一第一適用記憶體模組並未儲存屬於該預設邏輯位址範圍的資料；若存在該至少一第一適用記憶體模組，則將該第一寫入指令所對應的一第一寫入資料寫入至該至少一第一適用記憶體模組；在接收到該第一寫入指令之後，接收該主機系統下達的一第二寫入指令，其中該第二寫入指令所對應的一第二邏輯位址亦屬於該預設邏輯位址範圍；判斷在該些可複寫式非揮發性記憶體模組中是否存在至少一第二適用記憶體模組，其中該至少一第二適用記憶體模組並未儲存屬於該預設邏輯位址範圍的資料；以及若存在該至少一第二適用記憶體模組，則將該第二寫 入指令所對應的一第二寫入資料寫入至該至少一第二適用記憶體模組。
2. 如申請專利範圍第1項所述之資料寫入方法，其中將該第一寫入指令所對應的該第一寫入資料寫入至該至少一第一適用記憶體模組的步驟包括：隨機選擇該至少一第一適用記憶體模組來寫入該第一寫入資料。
3. 如申請專利範圍第1項所述之資料寫入方法，其中在判斷在該些可複寫式非揮發性記憶體模組中是否存在該至少一第一適用記憶體模組的步驟之後，該方法更包括：若不存在該至少一第一適用記憶體模組，則將該第一寫入資料隨機寫入至該些可複寫式非揮發性記憶體模組的其中之一。
4. 如申請專利範圍第1項所述之資料寫入方法，其中該預設邏輯位址範圍包括一邏輯頁面，或符合一特定數量的多個連續邏輯位址。
5. 一種記憶體控制器，用於管理多個可複寫式非揮發性記憶體模組，其中各該些可複寫式非揮發性記憶體模組具有多個實體區塊，該記憶體控制器包括：一主機系統介面，用以耦接一主機系統；一記憶體介面，用以經由多條資料輸入/輸出匯流排耦接至該些可複寫式非揮發性記憶體模組；以及一記憶體管理電路，耦接至該主機系統介面與該記憶體介面，該記憶體管理電路用以配置多個邏輯區塊，且該 些邏輯區塊對映該些可複寫式非揮發性記憶體模組中的部份該些實體區塊，其中該記憶體管理電路用以經由該主機系統介面接收該主機系統下達的一第一寫入指令，其中該第一寫入指令所對應的一第一邏輯位址屬於一預設邏輯位址範圍，該記憶體管理電路更用以判斷在該些可複寫式非揮發性記憶體模組中是否存在至少一第一適用記憶體模組，其中該至少一第一適用記憶體模組並未儲存屬於該預設邏輯位址範圍的資料，若存在該至少一第一適用記憶體模組，該記憶體管理電路更用以將該第一寫入指令所對應的一第一寫入資料寫入至該至少一第一適用記憶體模組，在接收到該第一寫入指令之後，該記憶體管理電路更用以接收該主機系統下達的一第二寫入指令，其中該第二寫入指令所對應的一第二邏輯位址亦屬於該預設邏輯位址範圍，該記憶體管理電路更用以判斷在該些可複寫式非揮發性記憶體模組中是否存在至少一第二適用記憶體模組，其中該至少一第二適用記憶體模組並未儲存屬於該預設邏輯位址範圍的資料，若存在該至少一第二適用記憶體模組，該記憶體管理電路更用以將該第二寫入指令所對應的一第二寫入資料寫入至該至少一第二適用記憶體模組。
6. 如申請專利範圍第5項所述之記憶體控制器，其中 該記憶體管理電路更用以隨機選擇該至少一第一適用記憶體模組來寫入該第一寫入資料。
7. 如申請專利範圍第5項所述之記憶體控制器，其中該記憶體管理電路更用以在判斷不存在該至少一第一適用記憶體模組時，將該第一寫入資料隨機寫入至該些可複寫式非揮發性記憶體模組的其中之一。
8. 如申請專利範圍第5項所述之記憶體控制器，其中該預設邏輯位址範圍包括一邏輯頁面，或符合一特定數量的多個連續邏輯位址。
9. 如申請專利範圍第5項所述之記憶體控制器，其中該記憶體管理電路更用以經由該主機系統介面接收該主機系統下達的一讀取指令，並且當該讀取指令所對應的該邏輯位址屬於該預設邏輯位址範圍時，分別從該些可複寫式非揮發性記憶體模組中讀出對應的一讀取資料。
10. 一種記憶體儲存裝置，包括：一可複寫式非揮發性記憶體晶片，包括多個可複寫式非揮發性記憶體模組，其中各該些可複寫式非揮發性記憶體模組具有多個實體區塊；一記憶體控制器，經由多條資料輸入/輸出匯流排耦接至該可複寫式非揮發性記憶體晶片，該記憶體控制器用以配置多個邏輯區塊，且該些邏輯區塊對映該些可複寫式非揮發性記憶體模組中的部份該些實體區塊；以及一連接器，耦接至該記憶體控制器並用以耦接一主機系統， 其中該記憶體控制器用以經由該連接器接收該主機系統下達的一第一寫入指令，其中該第一寫入指令所對應的一第一邏輯位址屬於一預設邏輯位址範圍，該記憶體控制器更用以判斷在該些可複寫式非揮發性記憶體模組中是否存在至少一第一適用記憶體模組，其中該至少一第一適用記憶體模組並未儲存屬於該預設邏輯位址範圍的資料，若存在該至少一第一適用記憶體模組，該記憶體控制器更用以將該第一寫入指令所對應的一第一寫入資料寫入至該至少一第一適用記憶體模組，在接收到該第一寫入指令之後，該記憶體控制器更用以接收該主機系統下達的一第二寫入指令，其中該第二寫入指令所對應的一第二邏輯位址亦屬於該預設邏輯位址範圍，該記憶體控制器更用以判斷在該些可複寫式非揮發性記憶體模組中是否存在至少一第二適用記憶體模組，其中該至少一第二適用記憶體模組並未儲存屬於該預設邏輯位址範圍的資料，若存在該至少一第二適用記憶體模組，該記憶體控制器更用以將該第二寫入指令所對應的一第二寫入資料寫入至該至少一第二適用記憶體模組。
11. 如申請專利範圍第10項所述之記憶體儲存裝置，其中該記憶體控制器更用以隨機選擇該至少一第一適用記憶體模組來寫入該第一寫入資料。
12. 如申請專利範圍第10項所述之記憶體儲存裝置，其中該記憶體控制器更用以在判斷不存在該至少一第一適用記憶體模組時，將該第一寫入資料隨機寫入至該些可複寫式非揮發性記憶體模組的其中之一。
13. 如申請專利範圍第10項所述之記憶體儲存裝置，其中該預設邏輯位址範圍包括一邏輯頁面，或符合一特定數量的多個連續邏輯位址。