TW201303572A - 記憶體供電系統 - Google Patents

記憶體供電系統 Download PDF

Info

Publication number
TW201303572A
TW201303572A TW100125710A TW100125710A TW201303572A TW 201303572 A TW201303572 A TW 201303572A TW 100125710 A TW100125710 A TW 100125710A TW 100125710 A TW100125710 A TW 100125710A TW 201303572 A TW201303572 A TW 201303572A
Authority
TW
Taiwan
Prior art keywords
memory
power supply
voltage regulator
bios
slot
Prior art date
Application number
TW100125710A
Other languages
English (en)
Inventor
Kang Wu
Bo Tian
Original Assignee
Hon Hai Prec Ind Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hon Hai Prec Ind Co Ltd filed Critical Hon Hai Prec Ind Co Ltd
Publication of TW201303572A publication Critical patent/TW201303572A/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/04—Supports for storage elements, e.g. memory modules; Mounting or fixing of storage elements on such supports
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)
  • Power Sources (AREA)

Abstract

一種記憶體供電系統，包括一控制單元及一電壓調節器，該控制單元包括一BIOS及與一該BIOS相連的控制晶片，該電壓調節器透過GPIO匯流排與該控制晶片相連，該BIOS用於根據記憶體插槽上有效的記憶體模組數控制該控制晶片輸出控制訊號，該電壓調節器根據接收的來自控制晶片所輸出的電平訊號改變其供電模式，以為插接至記憶體插槽內的記憶體模組提供不同的工作電壓。

Description

記憶體供電系統
本發明涉及一種記憶體供電系統。
伴隨著伺服器中的記憶體DIMM（Dual In-line Memory Module,雙列直插記憶體模組）的數目愈來愈多，系統為記憶體供電的電壓調節器所需提供的最大功耗也愈來愈大。如當主機板上設置有3個DIMM記憶體插槽時，電壓調節器的相數只需設置為一相即可滿足記憶體的供電需求；當主機板上設置有6個DIMM插槽時，電壓調節器的相數則需設置為兩相才能滿足記憶體的供電需求。然，當主機板上設置有6個記憶體插槽時，但並不代表這6個記憶體插槽會被同時使用，此時，電壓調節器卻仍工作在為主機板上的6個記憶體插槽提供最大相數的狀態下，如此造成了電壓調節器能耗的損失及電能的浪費。
鑒於以上內容，有必要提供一種可根據記憶體插槽的使用數目來設置電壓調節器的供電相數的記憶體供電系統。
一種記憶體供電系統，包括:
一控制單元，該控制單元包括BIOS及與一該BIOS相連的控制晶片，該BIOS用於根據記憶體插槽上有效的記憶體模組數控制該控制晶片輸出控制訊號；
一透過GPIO匯流排與該控制晶片相連的電壓調節器，該電壓調節器根據接收的來自控制晶片所輸出的電平訊號改變其供電模式，以為插接至記憶體插槽內的記憶體模組提供不同的工作電壓。
上述記憶體供電系統可透過該BIOS的設置來控制該電壓調節器的供電模式，從而使得該電壓調節器按照該記憶體模組實際的需求來提供電壓，如此避免了該電壓調節器一直供電在全相供電模式下，降低了電壓調節器能耗的損失。
請參考圖1，本發明記憶體供電系統用於為插接至記憶體插槽60內的記憶體模組20供電，該記憶體供電系統的較佳實施方式包括一控制單元10、一上拉電路30及一電壓調節器40，該控制單元10分別與該記憶體插槽60、上拉電路30相連，該電壓調節器40與該記憶體插槽60及上拉電路30相連。
請參考圖2，本實施方式中，主機板上設置8個記憶體插槽60，該記憶體插槽60為DIMM記憶體插槽。該控制單元10包括BIOS（Basic Input/Output System，基本輸入輸出系統）100及一與該BIOS 100相連的控制晶片102，該控制晶片102可為一PCH（Platform Controller Hub，平臺控制中樞）晶片或者一南橋晶片，該控制晶片102透過第一及第二GPIO匯流排將其控制訊號傳輸至該電壓調節器40，該控制晶片102還透過SMBus匯流排（System Management Bus，系統管理匯流排）來讀取插接至該記憶體插槽60內的記憶體模組20的資訊，如記憶體容量、頻率、型號、位置等資訊，此資訊均可顯示在BIOS介面內，以方便用戶根據此類資訊來透過該BIOS 100設置該電壓調節器40的供電模式。
該上拉電路30包括兩電阻R1、R2，該電阻R1、R2的一端電連接於一電源Vcc，另一端分別與該第一、第二GPIO匯流排相連。當第一、第二GPIO匯流排上為高電平訊號時，該電阻R1、R2用於維持第一、第二GPIO匯流排上的高電平訊號，使得該控制晶片102的控制訊號可完整地傳輸至該電壓調節器40。當然，其他實施方式中，該上拉電路30亦可省略。
使用時，用戶可以透過該BIOS 100來設置該電壓調節器40的供電模式，即設置該電壓調節器40採用幾相供電模式。比如，當插接於該記憶體插槽60上有效的記憶體模組數不大於3時，用戶則可透過該BIOS 100設置該電壓調節器40為一相供電模式；當插接於該記憶體插槽60上有效記憶體模組的數大於3且不大於6時，用戶則可透過該BIOS 100設置該電壓調節器40為兩相供電模式；當插接於該記憶體插槽60上有效地記憶體模組的數大於6時，用戶則可透過該BIOS 100設置該電壓調節器40為全相供電模式。下面將對電壓調節器如何根據控制訊號來實現不同供電模式的輸出進行描述。
當用戶從BIOS 100中設置該電壓調節器40為一相供電模式時，該控制晶片102分別輸出低電平的控制訊號至該第一、第二GPIO匯流排上，該電壓調節器40的第一、第二GPIO匯流排接收到低電平的控制訊號後，該電壓調節器40進入一相供電模式，並透過導線來為該記憶體模組20提供一相電壓；當用戶從BIOS 100中設置該電壓調節器40為兩相供電模式時，該控制晶片102輸出一低電平的控制訊號至與該第一GPIO匯流排上，並輸出一高電平的控制訊號至該第二GPIO匯流排上，該電壓調節器40的第一GPIO匯流排接收到低電平的控制訊號，且第二GPIO匯流排接收到高電平的控制訊號後，該電壓調節器40進入兩相供電模式，並透過導線來為該記憶體模組20提供兩相電壓；當用戶從BIOS 100中設置該電壓調節器40為全相供電模式時，該控制晶片102輸出高電平的控制訊號至該第一、第二GPIO匯流排上，該電壓調節器40的第一、第二GPIO匯流排接收到高電平的控制訊號後，該電壓調節器40進入全相供電模式，並透過導線來為該記憶體模組20提供全相電壓。另，默認模式下，即用戶尚未更改BIOS內的設置時，該控制晶片102輸出高電平的控制訊號至與該第一、第二GPIO匯流排上，即此時該電壓調節器40進入全相供電模式。
上述記憶體供電系統可透過該BIOS 100的設置來控制該電壓調節器40的供電模式，從而使得該電壓調節器40按照該記憶體模組20實際的需求來提供電壓，避免了該電壓調節器40一直工作在全相供電模式下，降低了電壓調節器40能耗的損失。
綜上所述，本發明確已符合發明專利的要件，爰依法提出專利申請。惟，以上該者僅為本發明的較佳實施方式，本發明的範圍並不以上述實施方式為限，舉凡熟悉本案技藝的人士援依本發明的精神所作的等效修飾或變化，皆應涵蓋於以下申請專利範圍內。
10．．．控制單元
20．．．記憶體模組
30．．．上拉電路
40．．．電壓調節器
60．．．記憶體插槽
100．．．BIOS
102．．．控制晶片
R1．．．電阻
R2．．．電阻
Vcc．．．電源
圖1是本發明記憶體供電系統的較佳實施方式與記憶體模組的方框圖。
圖2是圖1的電路連接示意圖。
10．．．控制單元
20．．．記憶體模組
30．．．上拉電路
40．．．電壓調節器
60．．．記憶體插槽

Claims (5)

  1. 一種記憶體供電系統，包括：
    一控制單元，該控制單元包括BIOS及一與該BIOS相連的控制晶片，該BIOS用於根據記憶體插槽上有效的記憶體模組數控制該控制晶片輸出控制訊號；以及
    一透過GPIO匯流排與該控制晶片相連的電壓調節器，該電壓調節器根據接收的來自控制晶片所輸出的控制訊號改變其供電模式，以為插接至記憶體插槽內的記憶體模組提供不同的工作電壓。
  2. 如申請專利範圍第1項所述之記憶體供電系統，還包括一上拉電路，該上拉電路包括至少一電阻，該電阻一端與一電源電壓相連，另一端連接於該GPIO匯流排上。
  3. 如申請專利範圍第2項所述之記憶體供電系統，其中該控制晶片為PCH晶片或南橋晶片。
  4. 如申請專利範圍第1項所述之記憶體供電系統，其中當記憶體插槽上有效的記憶體模組數不大於3時，該BIOS設置該電壓調節器為一相供電模式；當記憶體插槽上的有效記憶體模組數大於3且不大於6時，該BIOS設置該電壓調節器為兩相供電模式；當記憶體插槽上的有效地記憶體模組數大於6時，該BIOS設置該電壓調節器為全相供電模式。
  5. 如申請專利範圍第1項所述之記憶體供電系統，其中該記憶體插槽為DIMM記憶體插槽。
TW100125710A 2011-07-13 2011-07-20 記憶體供電系統 TW201303572A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110195312.9A CN102880269B (zh) 2011-07-13 2011-07-13 内存供电系统

Publications (1)

Publication Number Publication Date
TW201303572A true TW201303572A (zh) 2013-01-16

Family

ID=47481635

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100125710A TW201303572A (zh) 2011-07-13 2011-07-20 記憶體供電系統

Country Status (3)

Country Link
US (1) US8391096B2 (zh)
CN (1) CN102880269B (zh)
TW (1) TW201303572A (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102830751A (zh) * 2011-06-15 2012-12-19 鸿富锦精密工业（深圳）有限公司 主机板
US8856560B2 (en) * 2012-04-30 2014-10-07 Hewlett-Packard Development Company, L.P. Settings based on output powered by low power state power rail
CN105652994A (zh) * 2014-11-11 2016-06-08 鸿富锦精密工业(武汉)有限公司 电压切换装置
CN104615518A (zh) * 2015-03-04 2015-05-13 浪潮集团有限公司 一种结合温度、电压变量的内存rank margin测试方法
US9626195B2 (en) * 2015-05-11 2017-04-18 Hong Fu Jin Precision Industry (Shenzhen) Co., Ltd. Booting system
CN106251904A (zh) * 2016-07-26 2016-12-21 深圳市智微智能科技开发有限公司 内存电压调节方法及电路
CN111143256B (zh) * 2019-11-29 2023-01-10 苏州浪潮智能科技有限公司 一种读取现场可更换单元信息的方法和装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6351827B1 (en) * 1998-04-08 2002-02-26 Kingston Technology Co. Voltage and clock margin testing of memory-modules using an adapter board mounted to a PC motherboard
US6894691B2 (en) * 2002-05-01 2005-05-17 Dell Products L.P. Dynamic switching of parallel termination for power management with DDR memory
US7366929B1 (en) * 2005-07-25 2008-04-29 Nvidia Corporation Combined serial and parallel port for high speed controls
US7587559B2 (en) * 2006-08-10 2009-09-08 International Business Machines Corporation Systems and methods for memory module power management
US7804733B2 (en) * 2007-12-31 2010-09-28 Intel Corporation System and method for memory phase shedding
US8054676B2 (en) * 2008-08-18 2011-11-08 Advanced Micro Devices, Inc. Memory system such as a dual-inline memory module (DIMM) and computer system using the memory system
US20100138675A1 (en) * 2008-11-30 2010-06-03 Dell Products L.P. Methods and Systems for Managing Power to Multiple Processors
US8271819B2 (en) * 2009-03-31 2012-09-18 Dell Products L.P. Methods and systems for initiating power to an information handling system
US20110051479A1 (en) * 2009-08-27 2011-03-03 Dell Products L.P. Systems and Methods for Controlling Phases of Multiphase Voltage Regulators
US9390035B2 (en) * 2009-12-21 2016-07-12 Sanmina-Sci Corporation Method and apparatus for supporting storage modules in standard memory and/or hybrid memory bus architectures
US20110185208A1 (en) * 2010-01-28 2011-07-28 Apple Inc. Memory power reduction in a sleep state
US8456928B2 (en) * 2010-05-24 2013-06-04 International Business Machines Corporation Dynamic adjustment of reference voltage in a computer memory system

Also Published As

Publication number Publication date
CN102880269B (zh) 2017-02-22
US8391096B2 (en) 2013-03-05
US20130016578A1 (en) 2013-01-17
CN102880269A (zh) 2013-01-16

Similar Documents

Publication Publication Date Title
TW201303572A (zh) 記憶體供電系統
TWI755401B (zh) 積體電路裝置及電子裝置
US20050289373A1 (en) Method and system for controlling and monitoring an array of point-of-load regulators
TWI507873B (zh) 電源適配器及電子裝置
JP6299191B2 (ja) 電子機器の異常表示装置
CN104571442A (zh) 一种基于power平台的内存板上电时序的控制方法
US20070240000A1 (en) Method and system for controlling and monitoring an array of point-of-load regulators
JP2018136911A (ja) 高スタンバイ電力システムのためのスマートな電源管理
CN104067200A (zh) 经由单线的电池的通信和监测
CN100489807C (zh) 计算机系统状态监示电路
CN102915076B (zh) 计算机主板及其电压调节电路
CN108121429A (zh) 一种存储双平面供电系统
US8503263B2 (en) Memory module and power supply system
US20170177060A1 (en) Micro server
CN104679123A (zh) 主机板及其数据烧录方法
TW201327125A (zh) 記憶體供電系統
US20140053005A1 (en) Storage device and data storage system
TW201317996A (zh) 記憶體供電電路
US20140215118A1 (en) Switching circuit, semiconductor device, and electronic apparatus
CN104076891A (zh) 多功能引脚电路装置
CN202057988U (zh) 基于arm7的实验开发平台装置
CN213069799U (zh) 数据处理控制板卡
TW201232245A (en) Power protection system of power supply
CN106990727B (zh) i．MX6系列处理器上电顺序的控制方法及装置
TW200926171A (en) Memory device