TW201214438A - Method and apparatus for reducing read disturb in NAND nonvolatile memory - Google Patents

Description

201214438 六、發明說明： 【先前技術】 躓取干擾是例如浮動閘極和電荷捕捉記憶胞等非揮發記憶胞 操作中的一個嚴重問題。讀取干擾會在非揮發記憶胞進行讀取操 作時發生；雖然是施加讀取偏壓而不是程式化偏壓，某種程度的 程式化仍會在施加一讀取偏壓時發生.在經過許多次讀取操作之 後’讀取干擾會提升此受影響的非揮發記憶胞之臨界電壓。 • 讀取干擾會因為讀取偏壓配置Vpass足夠高可以導致程式化 而發生於反及閘串列中。在一串聯安排的非揮發記憶胞之反及閘 串列中，瀆取電壓Vread被施加至此反及閘串列中所選取記憶胞 的字tg線上，及一導通電壓Vpass被施加至此反及閘串列中未選 取記憶胞的字元線上。 苐1圖為界電壓分佈的圖式，顯示高臨界電壓(Hvt)和低臨 界電壓(LVt)的分佈、字元線讀取電壓區間及字元線導通電壓區 間:Vpass足夠咼可以開啟此反及閘串列中未選取記憶胞之下的 通道而不管儲存於此未選取記憶胞中之資料值。特別是，Vpass 足以開啟儲存與最高臨界電壓(HVt)分佈相關的資料值的一記憶 胞之下的通道。Vread足以開啟此反及閘串列中一選取記憶胞之 下的通道，其具有與一低於Vread的臨界電壓分佈相關的資料 值’且足夠低而可以關閉此反及閘串列中一選取記憶胞之下的通 〔其具有與一咼於Vread的臨界電麗分佈相關的資料值。 【發明内容】 本發明關於許多藉由降低Vpass電壓來解決讀取干擾的 方案。一般而言，此Vpass電壓超過最高臨界電壓分佈，所 201214438 以無論儲存於此未選取記憶胞中之資料值為何，在一反及閘 串列未選取記憶胞之下的通道總是開啟。然而，在不同的實 施例中藉由降低最高臨界電壓分佈的最大值來降低Vpass電 壓。

本發明之第一方式的高臨界電壓分佈具有許多不同版本_ 一版本具有降低的最大值及另一版本，其特定版本係取決於 指令。本發明之第二方式的高臨界電壓分佈具有許多不同版 本-一版本具有降低的最大值及另一版本，其特定版本係取決 於指令及指令暫存ϋ。本發明之第三方式騎應的方法。不 同的方案會於底下描述。 本發明之第-方式為提供—種記紐，具有記憶胞 元線及控制電路。 杈數個記憶胞串聯安排於一半導體主體中，該 具有一第一端及一第二端。該複數個記憶胞“ :有：臨ί電壓於與一第一資料值相關的-第-臨界電i 布及/、一第二資料值相關的一第二臨界電壓 二 分佈是較該第二臨界分佈為上

記憶胞中對應的 该複數條字元線中的字元線與該複數個 記憶胞麵接。 控制電路與該複數條字元線_ 組的指令，包括第-組齡及第二組齡_4具有複 此第一組指令包括程式化與讀取指令，誃 :於$第二資料值相關的該第二臨界電壓‘佈的— ί大：弟二臨界電細的該第-版本具有-第-版二: 4 201214438 此第二組指令包括程式化與讀取指令，該 ^於與該第二資料值相關的該第二臨界電壓 “ =第二臨界嶋佈的該第二版本具有—第二版 該第 鮮刀㈣大值敍於_二版本分佈最大值。 /施例中，该第二臨界電壓分佈的該第-版本係宦 於έ亥第二臨界電壓分佈的該第二版本。 、

在-實施财，該控制電路執行具有 進，衝程式化，其中在該第一組指令中輕式化指令之^ 幅係大於在該第二組指令中程式化指令之該遞增幅。曰 在-實施射’該第-組指令中的 二組指令中的程式化指令更快。 7平又仕4弟 ▲在-實施例中’在該第一組指令中的讀取指令施 -項取偏壓配置至該複數條字元線巾时元線，且 取偏壓配置紗通麵至該複數條字元線中選 取字元線。 在該第二組指令中的讀取齡施加—第二讀取偏壓配置 至J複數條料線，巧H且該第二讀取偏壓配置施加 -第二導通電壓至該複數條字元線巾的未選取字元線。該第 一導通電壓係大於該第二導通電壓。 在-實施例+，該記憶體綠複數個記憶胞及—額外的複數 個記憶胞，其中該控制電路使_第—組指令於該複數個記憶 胞，及4控制電路使_弟二組指令於該額外的複數個記憶胞， 且儲存於觸㈣複數個記憶胞巾之資·儲存於該複數個記 憶胞中之資料相比較不易產生錯誤。 201214438 共八明之第二方式為提供一種記憶體，具有記憶胞、字元線、 指令暫存器及控制電路。 米 該指令暫存n儲存-第—值與—第二值之… 響應該指令暫存器中所儲存的該第一值，該程式化及讀 令對應於與該第二資料餘騎該第二臨界電壓分佈的一第^ 版本，該第二臨界麵分佈的該第—版本具有—第—版本分佈 大值。 取 響應該指令暫存ϋ巾所儲存的該第二值，絲式化及讀取^ 令對應於與该第一資料值相關的該第二臨界電壓分佈的—第一 版本’該第二臨界電壓分佈的該第二版本具有—第二版 大值。 取 該第一版本分佈最大值係大於該第二版本分佈最大值。 在一實施例中，该第二臨界電壓分佈的該第一版本係寬於談 第二臨界電壓分佈的該第二版本。 '^ 在一實^例中，泫控制電路執行具有一遞增幅之遞增步進脈 衝程式化，其中在該第一組指令中程式化指令之該遞增幅係大於 在該第二組指令中程式化指令之該遞增幅。 在一實施例中，在&亥弟一組指令中的程式化指令卓交在兮笛一 組指令中的程式化指令更快。 在一實施例中，響應該指令暫存器中所儲存的該第一值，該 讀取指令施加一弟一5貝取偏壓配置至該複數條字元線中的字元 線，且該第一讀取偏壓配置施加一第一導通電壓至該複數條字元 綠中的未選取字元線。 響應該指令暫存器中所儲存的該第二值，該讀取指令施加一 第二讀取偏壓配置至該複數條字元線中的字元線，且該第二讀取 201214438 偏壓配置施加一第二導通電壓至該複數條字元線中的未選取字 元線。 該第一導通電壓係大於該第二導通電壓。

在一實施例中，該記憶體包括複數個記憶胞及一額外的複數 個§己憶胞，該控制電路使用具有該指令暫存器中所儲存的該第— 值之該程式化及讀取指令於該複數個記憶胞，及該控制電路使用 具有該指令暫存器中所儲存的該第二值之該程式化及讀取指令 =該額外的複數個記憶胞，且儲存於該額外的複數個記憶胞中之 資料與儲存於該複數個記憶胞中之資料相比較不易產生錯誤。 本發明之第三方式為提供一種使用一記憶體的方法，該 3己’|"思體包含複數個記憶胞串聯安排於一半導體主體中，該串 聯^記憶胞具有一第一端及一第二端，該複數個記憶胞中的 :己，胞具有一臨界電壓於與一第一資料值相關的一第一臨界 電壓分佈及與一第二資料值相關的一第二臨界電壓分佈兩者 之，该第一臨界電壓分佈是較該第二臨界電壓分佈為低的 臨界電壓分佈’該方法包含： ^吏用程式化與讀取指令的一第一版本，該程式化與讀取指令 勺苐版本對應於與該第二資料值相關的該第二臨界電壓分佈 的一第一版本’該第二臨界電壓分佈的該第一版本 本分佈最大值；以及 4弟版 使用程式化與讀取指令的一第二版本，該程式化與讀取指令 版本制於触仙關義t臨界電壓分佈 丄一第二版本，該第二臨界電壓分佈的該第二 本分佈最大值， U弟一版 其中該第-版本分佈最大值敍於該第二版本分佈最大 201214438 »在貝細*例中，§亥第一臨界電壓分佈的該第一版本係寬於該 第二臨界電壓分佈的該第二版本。 在一實施例中，更包含： 執行具有-遞增幅之遞增步雜衝程式化，其巾在該程式化 指令的該第-版本之該遞增幅係大於在該程式化指令的該第二 版本之該遞增幅。 在一實施例中，該程式化指令的該第一版本較該程式化指令 的該第二版本更快。 『在一實施例中，該讀取指令的該第一版本施加一第一讀取偏 壓配^至該複數條字元線巾存職複數個記憶胞的字元線，且該 第-讀取·配置施加―第—導通電壓至該複數條字元線中的 未選取字元線。 ★其中。亥β賣取私令的5玄第二版本施加一第二讀取偏壓配置至該 複數條字元線中的字元線，且該第二讀取偏壓配置施加一第二導 通電壓至該複數條字元線中的未選取字元線。 其中該第一導通電塵係大於該第二導通電壓。 在一實施例中，使用該程式化及讀取指令的該第二版本所程 式化及讀取的資料與使用該程式化及讀取指令的該第一版本所 程式化及讀取的資料相比較不易產生錯誤。 在一實施例中，該程式化及讀取指令的該第一版本與該程式 化及讀取指令的該第二版本係使用不同的程式碼。工 在一實施例中，該程式化及讀取指令的該第一版本與該程式 化及讀取指令的該第二版本分享共用的程式碼，且一指 中的内容區分該程式化及讀取指令的該第一版本與該 讀取指令的該第二版本。 工 201214438 【實施方式】 第2圖是一臨界電壓分佈的圖示，其顯示具有最大值降低 之改良高臨界電壓(HVt)分佈。 -

Vp as s足以開啟此反及閘串列中未選取記憶胞之下的通道 而不管儲存於此未選取記憶胞中之資料值。特別是，Vpass足 以開啟儲存與最高臨界電壓分佈相關的資料值的一記憶胞之 下的通道，此最高臨界電壓(HVt)分佈的極值自B4 ^低至 B4’。Vread足以開啟此反及閘串列中一選取記憶胞之下的通 道，其具有與一低於Vreacl的臨界電壓分佈相關的資料值，且 足夠低而可以關閉此反及閘串列中一選取記憶胞之下的通 道，其具有與一高於Vread的臨界電壓分佈相關的資料值。 因為Vpass被降低而解決了讀取干擾問題。 第3圖是一非揮發記憶胞中反及閘串列的示意圖，其係在 施加與最大值降低之改良高臨界電壓(HVt)分佈對應之一改良 的位元線導通電壓情況下。 此反及閘串列介於位元線BL與源極線SRC之間，其具有 一系列的非揮發記憶胞於通過電晶體之間。一擴散區域介於鄰 接的電晶體/記憶胞結構之間。替代地，可以移除此擴散區域， 而用藉由施加合適電壓的一額外閘極結構所具有一反轉區域 來取代。 施加至選取記憶胞之字元線的Vrea(l係作為讀取之用。而 Vpass'係施加於記憶胞中未選擇讀取之其他字元線上。一般而 言，Vpass1足以開啟之下的通道而不管特定資料值及其儲存相 關的臨界電壓分佈，且Vpass，因此而設定在足夠高的電壓可以 開啟與儲存高臨界電壓分佈相關資料值之下的通道。 201214438 第4圖顯示對一具有典型字元線導通電壓之一典型臨界 電壓(HVt)分佈’及具有最大值降低之改良高臨界電壓(HVt)分 佈與降低位元線導通電壓的不同指令之流程圖。 在步驟12 ’是開啟電源。在步驟丨4接收一具有指令碼之 扣令，其具有一典型的Vpass電壓是大於最大值未降低之最高 界電壓为布’通常是跟隨著記憶胞的位址一起被接收。在步 驟16對此指令進行處理。此指令可以是讀取或程式化指令。 在步驟18接收一具有指令碼之指令，其具有一降低的 ^pass'電壓是大於最大值降低後之最高臨界電壓分布，通常也 疋跟隨著記憶胞的位址一起被接收。在步驟2〇對此指令進行 處理。此指令可以是讀取或程式化指令。 …第5圖顯示對一具有典型字元線導通電壓之一典型臨界 電壓(HVt)分佈，及具有最大值降低之改良高臨界電壓分 佈與降低位元線導通電壓的不同指令暫存器值之流程圖。 ，步驟42，是待命模式。在步驟43，假如未接收到—個 >文‘々暫存态内谷的指令碼，此流程繼續至步驟44。否則， 此流裎繼續至步驟52。 在步驟44 ,輸入預設指令暫存器内容以指示控制電路示 =個使用一典型Vpass電壓是大於最大值未降低之最高臨 厂屢分布賴式下，且通常是賴著記憶胞的位址—起被 。在步驟46接收一具有指令碼之指令，其具有一典型 P^s電壓是A於最大縣降低之最高轉霞分布，通常是 艮k著記憶胞的位址一起被接收。在步驟48，對此指令進 处理。此指令可以是讀取或程式化指令。 在步驟5〇,假如沒有接收到一個修改指令暫存器内容的 ^碼，此流程回到步驟46。否則，此流程繼續至步驟52。 在步驟52，輸人剌設指令暫#||内容以料控制電路 疋在-個使用-降低的Vpass，是切最大㈣低後之最 201214438 高臨界電壓分布的模式下，且通常是跟隨著記憶胞的位址一起 被接收。在步驟54接收一具有指令碼之指令，其具有降低的 Vpass1電壓是大於最大值降低後之最高臨界電壓分布，通常是 跟隨著記憶胞的位址一起被接收。在步驟56，對此指令進行 處理。此指令可以是讀取或程式化指令。 在步驟58，假如沒有接收到一個修改指令暫存器内容的 才曰令碼，此流程回到步驟54。否則，此流程繼續至步驟44。

第6圖顯示不同遞增步進脈衝程式化(Ispp)的脈衝波形 圖’其具有根據特定對臨界電壓(HVt)分佈一典型、或是具有 最大值降低而改變的步進脈衝。 在具有不同讀取和程式化模式的實施例中，其選擇性地使 用具有未降低之最高臨界電壓分布的未降電壓，或是 具有降低之最高臨界電壓分布的降低Vpass，電壓，此具有較大 遞增幅的遞增步進脈衝程式化(ISPP)使用具有未降低之最高 臨界電壓分布的未降低VpaSS電壓，而具有較小遞增幅的遞^ 步進脈衝程式化(ISPP)則使用具有降低之最高臨界電壓分^ 的降低Vpass’電壓。 第7圖係可應用本發明所描述改良之積體電路的方塊示意圖。 立第7圖是包含一記憶體陣列700的積體電路75〇之簡要方塊 示意圖。一字元線(或列)及區塊選取解碼器7〇1係耦接至，且盘其 有著電性溝通，複數條字元線7〇2及字串選擇線，其ϋ 憶體陣列的列方向排列。—位祕(行)解碼器及驅動哭^係 糾妾至複鋪沿著記鐘卩相之行_的位猶7。4'且盘其 J者電性溝通，以自記憶胞陣列的雜胞中讀取資料，:戈； Γ係_匯流排705提供至字元線解碼器及 7(Η及位兀線解碼器，703。方塊观中的感應放大器盘資料 作為讀取、程式化和齡模式的電麵，係透過 匯-排707耦接至位元線解碼器7〇3。資料係由積體電路·上的] 201214438 輸入/輸出埠透過資料輸入線711傳送至方塊706之資料輸入結 構。資料係由方塊706中的感應放大器，透過資料輸出線715，傳 送至積體電路750上的輸入/輸出埠或其他積體電路75〇内或外之 資料目的地。應用此改良及降低Vpass，電壓和多模操作(具有乂网沾 或Vpass’)的程式化、抹除及讀取偏壓調整狀態機構電路7〇9，及 控制偏壓輕供應賴。替代地實施财也包括其他不同的指 令碼或是指令暫存器。 / 个钱切货'匕芩照貫施例來加以描述，然本發明創作並 詳細描述内容。替換方式及修改樣式係已於先前描 3所建曦，且其简換方式及修改樣式將為熟習此項技藝之 入及。特別是’所有具有實質上相同於本發明之構i結 i二肉，本發明實質上相同結果者，皆不脫離本發明之精神 ! 有此等倾方式及修輯式係意欲落在本發明 於隨附申請專利範圍及其均等物所界定的齡之中。在本u 【圖式簡單說明】 本發明係由申請專利範圍 特徵，和實施例，會在下列實 描述，其中： 、 所界定。這些和其它目的， 施方式的章節中搭配圖式被 ⑸====== 示’其顯示具有最大值降低 第2圖是一臨界電愿分佈的圖 之改良高臨界電壓(HVt)分佈。 201214438 A第3圖是一非揮發記憶胞中反及閘串列的示意圖，其係在 %加與取大值降低之改良高臨界電壓(HVt)分佈對應之一改良 的位兀線導通電壓情況下。 第4 gj顯不對-具有典型字元線導通電壓之—典型臨界 从堅(HVt)分佈，及具有最大值降低之改良高臨界電壓(㈣)分 佈與，低位元線導通電壓的不同指令之流程圖。 第5 對—具有制字元線導通電壓之—典型臨界 壓(HVt)分佈，及具有最大值降低之改良高臨界電壓(Ην〖)分 鲁料$低位元線導通電壓的不同指令暫存ϋ值之流程圖。 第6圖顯不不同步進遞增脈衝程式化(lspp)的脈衝波形 ，，其具有根據特定對臨界電壓(HVt)分佈一典型、或是具有 最大值降低而改變的步進脈衝。 八 八 第7圖係可應用本發明所描述改良之積體電路的方塊示 意圖。 【主要元件符號說明】 750 ··積體電路 • 70(^非揮發記憶胞陣列 701 :列解碼器 702 :字元線 703 :行解碼器 704 :位元線 705、707 :匯流排 706 :感測放大器/資料輸入結構 709 :具有Vpass/Vpass’分佈之程式化、抹除及讀取之偏壓配 置狀態機構 708 :偏壓調整供應電壓 201214438 711 :資料輸入線 715 :資料輸出線

Claims (1)

1. 201214438 七、申請專利範園： 1. 一種記憶體，包含·· 複數個記億胞串聯安排於一半 胞具有一第一端及一第-m“ 聪Π串如之3己U -臨界於ϊ Μ ^ 數個記憶胞中的記憶胞具有 ^界襲於與一弟一貧料值相闕的 與-第二資料值相關的-第二㈣_ ^界電屋刀佈及 臨楚 界電壓分佈兩者之一，該第一

   憶胞中對應的記憶胞;條子70線中的字元線與該複數個記 組的ΓΠ括與該複數條字元_接，該控制電路具有複數 ，第—組指令包括程式化與讀取指令，該第-組指令 ，應於與該第二資料值相_該第二臨界電壓分佈的— 弟-版本’該第二臨界電壓分佈的該第—版本 — 版本分佈最大值；以及 八 第二組指令包括程式化與讀取指令，讀第二組 2應於與該第二資料值相關的該第二臨界電壓分佈的： 弟一版本，該第二臨界電壓分佈的該第二版未具有一 版本分佈最大值， /、 — 0其中該第一版本分佈最大值係大於該第二版本分佈 最大值。 ^ =申請專觀圍第1項所述之記憶體，其中讀第二臨界電 堅为佈的該第一版本係寬於該第二臨界電壓分佈的該第二版 0 201214438 3_如申請專利範圍第1項所述記憶體，其中該控制電路執行 具有一遞增幅之遞增步進脈衝程式化，其中在該第一組指令^ 程式化指令之該遞增幅係大於在該第二組指令中程式化^八 之該遞增幅》 曰1 4. 如申請專利範圍第1項所述之記憶體，其中在該第一組指 令中的程式化指令較在該第二組指令中的程式化指令更快。曰 5. 如申請專利範圍第1項所述記憶體，其中在該第一組指令中 的讀取指令施加一第一讀取偏壓配置至該複數條字元線中的字 元線，且該第一讀取偏壓配置施加一第一導通電壓至該複數條字 元線中的未選取字元線， 其中在該第二組指令中的讀取指令施加一第二讀取偏壓配置 至該複數條字元線中的字元線，且該第二讀取偏壓配置施加一第 二導通電壓至該複數條字元線中的未選取字元線， 其中該第一導通電壓係大於該第二導通電壓。 6. 如申請專利範圍第1項所述記憶體’其中該記憶體包括複數 個記憶胞及一額外的複數個記憶胞， 其中該控制電路使用該第一組指令於該複數個記憶胞，及該 控制電路使用該第二組指令於該額外的複數個記憶胞，且儲存於 該額外的複數個記憶胞中之資料與儲存於該複數個記憶胞中之 資料相比較不易產生錯誤。 1 如申請專利範圍第1項所述記憶體，包含： 一指令暫存器，儲存一第一值與一第二值之一； 其中響應該指令暫存器中所儲存的該第一值，該程 式化及1買取指令對應於與該第二資料值相關的該第二臨 201214438 版本，該第二臨界電壓分佈的該第-版本/、有弟版本分佈最大值；以及 其2響應該指令暫存器中所儲存的該第二值， 式化及_取齡對應於触帛二龍值相 '^ 版本具有1二版本=最i第值一，L界錢分佈的該第二 最大該第—版本分佈最大㈣大於該第二版本分佈 8,申請專利範圍第7項所述之記憶體，其中該第 ^分佈的該第-版本係寬於該第二臨界電壓分佈的該第丄版 7項所述記憶體，其中該_電路執行 具有一遞增幅之遞增步進脈衝程式化，其中在該第一 Jit 該遞増幅係大於在該第二組指令中程:::: Π·如巾請專利範圍第7項所述 益中所儲存的該第一值，唁靖^八:θ應居*令暫存 至該複數條字元線中的字加r弟—讀取偏編己置 其中塑ϋίϋ f字％射的麵取字元線’ 加-第二讀取_所儲存的該第二值’該讀取指令施 讀取偏屢配置施//趣數條字讀㈣字元線，且該第二 置％加一弟二導通電塵至該複數條字元針的未選m 17 201214438 取字元線， /、中。亥弟導通電屢係大於該第二導通電屢。 個々Hi專利範圍帛7項所述記憶體，其中該記憶體包括複數 5己’丨思胞及一額外的複數個記憶胞， 之二二抓tl電路使用具有該指令暫存器中所儲存的該第一值 j式化及讀取齡贿減個域胞，及雜制電路使用具 r 5存器中所儲存的該第二值之該程式化及讀取指令於 外，複數個記憶胞，且儲存於該額外的複數個記憶胞中之資 +、儲存於該複數個忠隱胞中之f料相味不f產生錯誤。 胸〜μ種使用—錢體的方法，該記憶體包含複數個記憶胞串 於―、半導體主體+，該串聯之記憶胞具有—第—端及-二端，該複數個記憶胞中的記憶胞具有一臨界電壓於盥一 弟一 L界電壓分佈兩者之一，該第一臨界電壓分佈是 弟—臨界電壓分佈為低的臨界電壓分佈，該方法包含：Λ 使用程式化與讀取指令的一第一版*，該程式化 =的第—版本對應於與該第二資料值相關的該第二臨界雷 为佈的一第一版本，該第二臨界電壓分佈的該 有-第-版本分料域；狀 版本具 使用程式化與讀取指令的一第二版本，該程式化與 的第二版本對應於與該第二資料值相關的該第二臨界雷 ^分佈的一第二版本，該第二臨界電壓分佈的該第二版且 弟一版本分佈最大值， /、 值其中該第一版本分佈最大值係大於該第二版本分佈最大 18 201214438 14·如申請專利範圍第13項所述之方法，其中該第二臨界電壓 分佈的该第-版本係寬於該第二臨界電壓分佈的該第二版本。 15_如申請專利範圍第丨3項所述之方法，更包含： 匕執行具^有一遞增幅之遞增步進脈衝程式化’其中在該程式化 指令的该第一版本之該遞增幅係大於在該程式化指令的該第二 版本之該遞增幅。 =·如申請專利範圍第13項所述之方法，其中該程式化指令的該 • 帛一版本較該程式化指令的該第二版本更快。 17·如申請專利範圍第13項所述之方法’其中該讀取指令的該第 一版本施加一第一讀取偏壓配置至該複數條字元線中存取該複 ，個C憶胞的字元線’且該第—讀取偏壓配置施加_第一導通電 壓至忒複數條字元線中的未選取字元線， …其^該讀取指令的該第二版本施加一第二讀取偏壓配置至該 複數條子元線中的字元線，且該第二讀取偏壓配置施加一第二導 通電壓至該複數條字元線中的未選取字元線， 其中戎第一導通電壓係大於該第二導通電壓。 18 *^1申5月專^範圍第13項所述之方法，其中使用該程式化及讀 ，指令的該第二版本所程式化及讀取的資料與使用該程式化及 ’取指令的该第一版本所程式化及讀取的資料相比較不易產生 錯誤。 青專利範圍胃13項所述之方法’其中該寿呈式化及讀取指 7的α亥第一版本與该程式化及讀取指令的該第二版本係使用不 同的程式碼。 ， 19 201214438 2(λ如申請專利範圍第13項所述之方法，其中該程式化及讀取指 令的該第一版本與該程式化及讀取指令的該第二版本分享共用 的程式碼，且一指令暫存器中的内容區分該程式化及讀取指令的 該第一版本與該程式化及讀取指令的該第二版本。

   20