TW201208499A - Signal transmission line check system and method - Google Patents
Signal transmission line check system and method Download PDFInfo
- Publication number
- TW201208499A TW201208499A TW99125732A TW99125732A TW201208499A TW 201208499 A TW201208499 A TW 201208499A TW 99125732 A TW99125732 A TW 99125732A TW 99125732 A TW99125732 A TW 99125732A TW 201208499 A TW201208499 A TW 201208499A
- Authority
- TW
- Taiwan
- Prior art keywords
- signal line
- line segment
- segment
- line
- adjacent
- Prior art date
Links
Landscapes
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
Description
201208499 六、發明說明: 【發明所屬之技術領域】 [0001] 本發明涉及一種電路檢查系統及方法,尤其是關於一種 訊號線檢查系統及方法。 【先前技#ί】 [0002] 電路板上訊號線的佈署有許多嚴格的設計規範’最基礎 的設計規範之一為訊號線上各訊號線段的線長及相鄰訊 號線之間的線距必須滿足一定要求,以保證各訊號線段 的特徵阻抗符合要求、減少訊號傳輸延遲及減少訊號線 之間的串擾。 [0003] 然而,目前對電路板上訊號線的檢查依賴於佈線人員手 動操作,由於電路板上訊號線的數目巨大,手動操作不 僅費時費力,而且容易因為佈線人員的疏忽遺漏一些訊 號線的檢查,從而影響電路板的佈線品質。 【發明内容】 [0004] 鑒於以上内容,有必要提出一種訊號線檢查系統及方法 ,可以自動對電路板上的訊號線進行檢查,查找出不滿 足設計規範的訊號線。 [0005] 一種訊號線檢查系統,運行於計算裝置。該系統包括檔 案讀取模組、訊號線選擇模組、設計規範輸入模組及訊 號線檢查模組。檔案讀取模組,用於從計算裝置的儲存 器中讀取電路板佈線圖。訊號線選擇模組,用於接收用 戶從電路板佈線圖中選擇訊號線。設計規範輸入模組, 用於接收用戶輸入的訊號線的設計規範,包括訊號線上 各訊號線段的參考線長、以及各訊號線段與相鄰訊號線 099125732 表單編號Α0101 第4頁/共18頁 0992045164-0 201208499 上對應訊號線段的參考線距。訊號線檢查模組,用於檢 查訊號線上各訊號線段的實際線長是否小於或等於各訊 號線段的參考線長,各訊號線段與相鄰訊號線上對應訊 號線段的實際線距是否大於或等於各訊號線段與相鄰訊 號線上對應訊號線段的參考線距,以判斷訊號線的設計 是否符合設計規範。 [0006] Ο Ο [0007] [0008] 一種訊號線檢查方法,運行於計算裝置。該方法包括: (Α)從計算裝置的儲存器中讀取電路板佈線圖;(Β) 接收用戶從電路板佈線圖中選擇訊號線;(C)接收用戶 輸入的訊號線的設計規範,包括訊號線上各訊號線段的 參考線長、以及各訊號線段與相鄰訊號線上對應訊號線 段的參考線距;及(D)檢查訊號線上各訊號線段的實際 線長是否小於或等於各訊號線段的參考線長,各訊號線 段與相鄰訊號線上對應訊號線段的實際線距是否大於或 等於各訊號線段與相鄰訊號線上對應訊號線段的參考線 距,以判斷訊號線的設計是否符合設計規範。 相較於習知技術,本發明所提供之訊號線檢查系統及方 法可以自動對電路板上的訊號線進行檢查,查找出不滿 足設計規範的訊號線。 【實施方式】 參閱圖1所示,係本發明訊號線檢查系統10較佳實施例之 應用環境圖。該訊號線檢查系統10應用於計算裝置100。 該計算裝置100還包括處理器20、儲存器30、顯示器40 及電路板佈線圖50。該訊號線檢查系統10用於檢查電路 板佈線圖50中的訊號線的設計是否符合規範,並在電路 099125732 表單編號Α0101 第5頁/共18頁 0992045164-0 201208499 板佈線圖50中定位設計不符合規範的訊號線供用戶進行 修改。 [0009] 儲存器30用於儲存電路板佈線圖50及訊號線檢查系統10 的程式化代碼。該儲存器30可以為智慧媒體卡(smart media card )、安全數位卡(secure digital card )、快閃儲存器卡(flash card)等儲存設備。 [0010] 處理器20用於執行訊號線檢查系統10的程式化代碼,提 供訊號線檢查系統10的上述功能。 [0011] 顯示器40用於顯示所述電路板佈線圖50並顯示訊號線檢 查系統10提供的用戶介面,供用戶輸入訊號線的設計規 範及從電路板佈線圖50選擇需要檢查的訊號線。 [0012] 在本實施例中,該電路板佈線圖50為電腦主板的佈線圖 。所述計算裝置1〇〇可以為個人電腦,筆記本,伺服器, 工作站,或其他具有資料處理功能的電子裝置。 [0013] 參閱圖2所示,係訊號線檢查系統10較佳實施例之功能模 組圖。該訊號線檢查系統10包括檔案讀取模組11,訊號 線選擇模組12、設計規範輸入模組13、訊號線檢查模組 14及錯誤定位模組15。以下結合圖3所示的方法流程說明 模組11至1 5的功能。 [0014] 參閱圖3所示,係本發明訊號線檢查方法較佳實施例之流 程圖。 [0015] 步驟S301,檔案讀取模組11從儲存器30讀取所述電路板 佈線圖5 0。 099125732 表單編號A0101 第6頁/共18頁 0992045164-0 201208499 .[0016] 步驟S303,訊號線選擇模組12接收用戶從電路板佈線圖 50選擇的需要測試的訊號線。用戶可以一次從電路板佈 線圖50中選擇一條訊號線,也可以一次從電路板佈線圖 50中選擇一批設計規範相同的訊號線。例如,用戶可以 透過以輸入字元“dq”的方式從電路板佈線圖5〇中選擇 名稱中包括字元“dq”的所有訊號線。一般來講,名稱 中包括相同字元的訊號線的設計規範相同。 [0017] Ο 步驟S305,設計規範輸入模組13用於接收用戶輸入的訊 號線的設計規範,包括訊號線上各訊號線段的參考線長 、以及各訊號線段與相鄰訊號線上對應訊號線段的參考 線距。如圖4示出設計規範相同的3條訊號線“Data line Γ ,“Data line 2” 及 “Data line 3”。每 條訊號線包括5個訊號線段,例如“Data ..line 1”包括 訊號線段 “al ’ bl,cl,dl,fl” ,“Data line 2” 包括訊號線段 “a2,b2,c2,d2,f2” ,“Data line 3”包括訊號線段“a3,,c3,d3,f3rt 。各訊號線 ^ -:-: ο 上5個訊號線段的參考線長分別為“i5〇mii,8〇mii, 75mil ’ lOOmil ’ 200mil” ’各訊號線段與相鄰訊號線 上對應訊號線段的參考線距分別為“4mil,6mil,8mil ,lOmil ’ 9mil” 。也就是說,“Data line 2” 上的 訊號線段a2與“Data line 1”上的訊號線段ai、“ Data line 2”上的訊號線段a2與“Data line 3”上 的訊號線段a3之間的參考距離為4mil。其中,mil為饰 線的長度單位,lmil等於千分之一英寸。 [0018] 步驟S307 ’訊號線檢查模組14讀取訊號線上各訊號線段 099125732 表單編號A0101 第7頁/共18頁 0992045164-0 201208499 的實際線長’以及各訊號線段與相鄰訊號線上對應訊號 線段的實際線距。例如,訊號線“Data 1”上5個 訊號線段的實際線長分別為“丨50mil,8〇mii,75mil ’ lOOmil ’ 200mil” ’ 訊號線 “Data line 2” 上5個 訊號線段的實際線長分別為,8〇mil,90mil ,lOOmil ’ 200πήΓ ,訊號線 “Data line 3” 上5個 訊號線段的實際線長分別為“15〇mil,8〇mil,73mii ’ lOOmil ’ 200mil” 。訊號線 “Data line 2” 上各訊 號線段與相鄰訊號線“Data line 1”上對應訊號線段 的實際線距分別為 “4mil,6mil,8πιί1,lOmil,9mil ”’訊號線“Data line 2” 土各訊號線段與相鄰訊號 ........ 線“Data line 3”上對應號線段的實際線距分別為 4mil,6mil,7.5mil,lOai.i.l,9mil” 。 [0019] 步驟S309 ’訊號線檢查模組14檢查訊號線上各訊號線段 的實際線長是否小於或等於各訊號線段的參考線長,各 訊號線段與相鄰訊號線上對應訊號線段的實際線距是否 大於或等於各訊號線段與相鄰訊號線上對應訊號線段的 參考線距,以判斷訊號線的設計是否符合設計規範。例 如,訊號線檢查模組14檢查圖4中的訊號線“Data line 1” ,“Data line 2” 及 “Data line 3” 上5個訊號 線段的實際線長是否分別小於或等於“150mil,80mil ,75mil,lOOmil,200mil” ,訊號線 “Data line 2 ”上各訊號線段與相鄰訊號線“Data line Γ或“ Data line 2”上對應訊號線段的實際線距是否分別大 於或等於 “4mil,6mil,8mil,lOmil ’ 9mil” 。若一 099125732 表單編號A0101 第8頁/共18頁 0992045164-0 201208499 條sfl遠線上各訊號線段的實際線長小於或等於各訊號線 段的參考線長’以及該訊號線上各訊號線段與相鄰訊號 線上對應訊號線段的實際線距大於或等於各訊號線段與 相鄰訊號線上對應訊號線段的參考線距,則流程進入步 驟S311 ’訊號線檢查模組14判斷該訊號線的設計符合設 計規範。 [0020] ❹ 否則’在步驟S309,若訊號線檢查模組14判斷一條訊號 線上有任意一個訊號線段的實際線長大於該訊號線段的 參考線長,或者該訊號線上有任意一個訊號線段與相鄰 βίΐ號線上對應訊號線段的實際線距小於該訊號線段與相 鄰訊號線上對應訊號線段的參考線距,則流程進入步驟 S313,訊號線檢查模組14判斷該訊號線的設計不符合規 範。 [0021] 〇 例如,圖4中訊號線“Data iine 2”上的訊號線段“c2 及訊號線“Data line 3”上的訊號線段“C3”的參 考線長為75mil,但是訊號線段“c2”的實際線長為 .…Η 9〇mil,訊號線段“c3”的實際線長為73mil,訊號線“ Data line 2上的訊號線段“c2”及訊號線“Data line 3上的訊號線段“c3”的參考線距為8mil,實際 線距為7.5mil,則訊號線檢查模組14判斷訊號線“Data line 2及“Data line 3”的設計不符合規範。 [0022] 步驟S315 ,錯誤定位模絚15在電路板佈線圖5〇上定位訊 號線上不符合設計規範的訊號線段,以提示用戶對該訊 號線段的線長或與相鄰訊號線上對應訊號線段的線距進 行相應調整。參閱圖4所示,訊號線“Data line 2”上 099125732 表單編號A0101 第9頁/共18頁 0992045164-0 201208499 的訊號線段“c2”及訊號線“Data line 3”上的訊號 線段“c3”被以醒目方式(例如加粗或是標示顏色)標 示。 [0023] 步驟S317,訊號線檢查模組14判斷是否電路板佈線圖50 中的所有訊號線都已經檢查完畢,若電路板佈線圖50中 還有訊號線未被檢查,則流程返回步驟S303。直到電路 板佈線圖50中的所有訊號線都已經檢查完畢,流程結束 [0024] 最後應說明的是,以上實施方式僅用以說明本發明的技 術方案而非限制,儘管參照較佳實施方式對本發明進行 了詳細說明,本領域的普通技術人員應當理解,可以對 本發明的技術方案進行修改或等同替換,而不脫離本發 明技術方案的精神和範圍。 【圖式簡單說明】 [0025] 圖1係本發明訊號線檢查系統較佳實施例之應用環境圖。 [0026] 圖2係本發明訊號線檢查系統較佳實施例之功能模組圖。 [0027] 圖3係本發明訊號線檢查方法較佳實施例之流程圖。 [0028] 圖4係訊號線示意圖。 【主要元件符號說明】 [0029] 計算裝置:100 [0030] 訊號線檢查系統:10 [0031] 處理器:20 儲存器:30 099125732 表單編號A0101 第10頁/共18頁 0992045164-0 [0032] 201208499 .[0033] [0034] [0035] [0036] [0037] [0038] [0039] Ο 顯示器:40 電路板佈線圖:50 檔案讀取模組:11 訊號線選擇模組:12 設計規範輸入模組:1 3 訊號線檢查模組:14 錯誤定位模組:15 ❹ 099125732 表單編號Α0101 第Π頁/共18頁 0992045164-0
Claims (1)
- 201208499 七、申請專利範圍: 1 . 一種訊號線檢查系統,運行於計算裝置,該系統包括: 檔案讀取模組,用於從計算裝置的儲存器中讀取電路板佈 線圖; 訊號線選擇模組,用於接收用戶從電路板佈線圖中選擇的 訊號線; 設計規範輸入模組,用於接收用戶輸入的訊號線的設計規 範,包括訊號線上各訊號線段的參考線長、以及各訊號線 段與相鄰訊號線上對應訊號線段的參考線距;及 訊號線檢查模組,用於檢查訊號線上各訊號線段的實際線 長是否小於或等於各訊號線段的參考線長,各訊號線段與 相鄰訊號線上對應訊號線段的實際線距是否大於或等於各 訊號線段與相鄰訊號線上對應訊號線段的參考線距,以判 斷訊號線的設計是否符合設計規範。 2 .如申請專利範圍第1項所述之訊號線檢查系統,其中,若 一條訊號線上各訊號線段的實際線長小於或等於各訊號線 段的參考線長,以及該訊號線上各訊號線段與相鄰訊號線 上對應訊號線段的實際線距大於或等於各訊號線段與相鄰 訊號線上對應訊號線段的參考線距,則訊號線檢查模組判 斷該訊號線的設計符合設計規範,若一條訊號線上有任意 一個訊號線段的實際線長大於該訊號線段的參考線長,或 者該訊號線上有任意一個訊號線段與相鄰訊號線上對應訊 號線段的實際線距小於該訊號線段與相鄰訊號線上對應訊 號線段的參考線距,則訊號線檢查模組判斷該訊號線的設 計不符合規範。 099125732 表單編號A0101 第12頁/共18頁 0992045164-0 201208499 3 .如申請專利範圍第2項所述之訊號線檢查系統,還包括錯 誤定位模組,用於在所述電路板佈線圖上定位訊號線上不 符合設計規範的訊號線段,以提示用戶對該訊號線段的線 長或與相鄰訊號線上對應訊號線段的線距進行相應調整。 4 .如申請專利範圍第1項所述之訊號線檢查系統,其中,所 述訊號線選擇模組可以一次接收用戶從電路板佈線圖中選 擇的一條訊號線,也可以一次接收用戶從電路板佈線圖中 選擇的一批設計規範相同的訊號線。 5 .如申請專利範圍第1項所述之訊號線檢查系統,其中,所 〇 述計算裝置為個人電腦,筆記本,伺服器,或工作站。 6 . —種訊號線檢查方法,運行於計算裝置,該方法包括: ' 從計算裝置的儲存器中讀取電路板佈線圖; 接收用戶從電路板佈線圖中選擇的訊號線; 接收用戶輸入的訊號線的設計規範,包括訊號線上各訊號 線段的參考線長、以及各訊號線段與相鄰訊號線上對應訊 號線段的參考線距;及 檢查訊號線上各訊號線段的實際線長是否小於或等於各訊 〇 號線段的參考線長,各訊號線段與相鄰訊號線上對應訊號 線段的實際線距是否大於或等於各訊號線段與相鄰訊號線 上對應訊號線段的參考線距,以判斷訊號線的設計是否符 合設計規範。 7 .如申請專利範圍第6項所述之訊號線檢查方法,其中,若 一條訊號線上各訊號線段的實際線長小於或等於各訊號線 段的參考線長,以及該訊號線上各訊號線段與相鄰訊號線 上對應訊號線段的實際線距大於或等於各訊號線段與相鄰 訊號線上對應訊號線段的參考線距,則判斷該訊號線的設 099125732 表單編號A0101 第13頁/共18頁 0992045164-0 201208499 計符合設計規範,若一條訊號線上有任意一個訊號線段的 實際線長大於該訊號線段的參考線長,或者該訊號線上有 任意一個訊號線段與相鄰訊號線上對應訊號線段的實際線 距小於該訊號線段與相鄰訊號線上對應訊號線段的參考線 距,則判斷該訊號線的設計不符合規範。 8 .如申請專利範圍第7項所述之訊號線檢查方法,還包括: 在所述電路板佈線圖上定位訊號線上不符合設計規範的訊 號線段,以提示用戶對該訊號線段的線長或與相鄰訊號線 上對應訊號線段的線距進行相應調整。 9 .如申請專利範圍第6項所述之訊號線檢查方法,其中,用 戶可以一次從電路板佈線圖中選擇一條訊號線,也可以一 次從電路板佈線圖中選擇一批設計規範相同的訊號線。 10 .如申請專利範圍第6項所述之訊號線檢查方法,其中,所 述計算裝置為個人電腦,筆記本,伺服器,或工作站。 099125732 表單編號A0101 第14頁/共18頁 0992045164-0
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW99125732A TW201208499A (en) | 2010-08-03 | 2010-08-03 | Signal transmission line check system and method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW99125732A TW201208499A (en) | 2010-08-03 | 2010-08-03 | Signal transmission line check system and method |
Publications (1)
Publication Number | Publication Date |
---|---|
TW201208499A true TW201208499A (en) | 2012-02-16 |
Family
ID=46762517
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW99125732A TW201208499A (en) | 2010-08-03 | 2010-08-03 | Signal transmission line check system and method |
Country Status (1)
Country | Link |
---|---|
TW (1) | TW201208499A (zh) |
-
2010
- 2010-08-03 TW TW99125732A patent/TW201208499A/zh unknown
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7141669B2 (ja) | Pcb設計レイアウトの回路開放短絡検査方法、検出システム及び電子デバイス | |
US8316341B2 (en) | Hardware description language (HDL) generation systems and methods for custom circuit boards | |
US20080195835A1 (en) | Configurable embedded processor | |
TW201301072A (zh) | 自動化佈線檢查系統及方法 | |
TW201301970A (zh) | 訊號線長度檢查系統及方法 | |
WO2014106038A1 (en) | Local clock skew optimization and incremental clock tree synthesis | |
Farooq et al. | Pre-silicon verification using multi-FPGA platforms: A review | |
US8438529B1 (en) | Computing device and method for checking signal transmission line | |
US20130007356A1 (en) | Assigning A Classification To A Dual In-line Memory Module (DIMM) | |
JP4544118B2 (ja) | 回路検証システムと方法、及びプログラム | |
TWI439196B (zh) | 訊號線檢查系統及方法 | |
TWI528200B (zh) | 電路佈局調整方法 | |
TW201208499A (en) | Signal transmission line check system and method | |
TW201241621A (en) | System and method for adjusting board testing process automatically | |
TW201346607A (zh) | 電磁相容性檢測方法及裝置 | |
CN106709116A (zh) | 一种生成rtl级ip核方法及装置 | |
US9582632B2 (en) | Wiring topology method and information processing device | |
US7962877B2 (en) | Port assignment in hierarchical designs by abstracting macro logic | |
US8495537B1 (en) | Timing analysis of an array circuit cross section | |
US20130254729A1 (en) | Device and method for checking signal transmission lines of pcb layout files | |
US20110176597A1 (en) | Clock jitter suppression method and computer-readable storage medium | |
US8255864B2 (en) | Computing device and method for checking signal transmission lines | |
US20080209368A1 (en) | Layout design method, layout design apparatus, and computer product | |
JP4862899B2 (ja) | デバイスシミュレーションモデル生成装置およびデバイスシミュレーションモデル生成方法 | |
JP2006323638A (ja) | 回路配置装置、回路配置方法およびそれを実行するプログラム |