JP2006323638A - 回路配置装置、回路配置方法およびそれを実行するプログラム - Google Patents

回路配置装置、回路配置方法およびそれを実行するプログラム Download PDF

Info

Publication number
JP2006323638A
JP2006323638A JP2005146434A JP2005146434A JP2006323638A JP 2006323638 A JP2006323638 A JP 2006323638A JP 2005146434 A JP2005146434 A JP 2005146434A JP 2005146434 A JP2005146434 A JP 2005146434A JP 2006323638 A JP2006323638 A JP 2006323638A
Authority
JP
Japan
Prior art keywords
scan chain
circuit arrangement
wiring
circuit
weighting coefficient
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005146434A
Other languages
English (en)
Inventor
Ayumi Osanai
歩 小山内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
Original Assignee
NEC Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Electronics Corp filed Critical NEC Electronics Corp
Priority to JP2005146434A priority Critical patent/JP2006323638A/ja
Priority to US11/411,947 priority patent/US7451419B2/en
Publication of JP2006323638A publication Critical patent/JP2006323638A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/39Circuit design at the physical level
    • G06F30/394Routing
    • G06F30/3947Routing global
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/39Circuit design at the physical level
    • G06F30/394Routing
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/39Circuit design at the physical level

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

【課題】
スキャンチェーンの数が増えるに伴い、適切にスキャンチェーン配線の短縮を行うことが困難となっていた。
【解決手段】
回路配置装置は、スキャンチェーンを有する半導体集積回路の回路配置装置であって、半導体集積回路の回路配置を、半導体集積回路が有する配線に設定されている重み付け係数を考慮して行い、レイアウトデータを出力する回路配置部と、回路配置部が出力したレイアウトデータからスキャンチェーン配線の配線長を算出する配線長算出部と、配線長算出部の計算したスキャンチェーン配線長に基づいて、スキャンチェーン配線の回路配置時の重み付け係数を増加させる配線重み付加部とを有する。
【選択図】 図1

Description

本発明は回路配置装置、回路配置方法およびそれを実行するプログラムに関し、特にスキャンチェーンを有した集積回路に関する。
近年、半導体装置の高速化、高集積化が進み、半導体装置のテストを容易にするためにスキャン方式のテスト回路が搭載されることが多くなってきている。従来の回路では、回路配置を決定するときに、スキャンチェーンの配線を考慮せずにユーザ回路のブロックでの配線が短くなるように配置が考慮されている。スキャンチェーンの配線に関しては回路配置決定後にスキャンチェーンを接続しなおすリチェインなどで短くすることが一般的である。
また、回路配置時にスキャンチェーンの配線を考慮する例としては、特許文献1に示されているようなものがある。特許文献1に記載の技術はユーザ回路の配線性を考慮してスキャンゲートを分散させていくものでスキャンチェーンの配線を短くするような考慮は行われていない。
しかしながら、近年ではテスト時間の短縮のために1つの半導体装置に対して設定されるスキャンチェーンは増加する方向にあり、数百本、数千本というスキャンチェーンが用意される場合がある。このような半導体装置では、回路配置決定後にスキャンチェーンのリチェインを行う工数が著しく増加してしまう。
そのため、スキャンチェーンの配線を短く出来るような回路配置方法が望まれていた。
特開平3−135067号公報
スキャンチェーンの数の増加に伴い、スキャンチェーンの配線を短く形成することが困難となっていた。
本発明の1態様による回路配置装置は、スキャンチェーンを有する半導体集積回路の回路配置装置であって、半導体集積回路の回路配置を行い、レイアウトデータを出力する回路配置部と、前記回路配置部が出力したレイアウトデータからスキャンチェーン配線の配線長を算出する配線長算出部と、前記配線長算出部の計算したスキャンチェーン配線長に基づいて、スキャンチェーン配線の回路配置時の重み付け係数を増加させる配線重み付加部とを有する。
本発明の1態様による回路配置方法は、スキャンチェーンを有する半導体集積回路の回路配置方法であって、ユーザ回路の接続情報に基づいて、半導体集積回路の回路配置を行い、前記回路配置に基づいたレイアウトデータから、スキャンチェーン配線の配線長を算出し、算出されたスキャンチェーン配線長に基づいて、スキャンチェーン配線の回路配置時の重み付け係数を増加させる。
また、本発明の1態様による回路配置プログラムは、コンピュータに、スキャンチェーンを有する半導体集積回路の回路配置を実行させる回路配置プログラムであって、ユーザ回路の接続情報に基づいて、半導体集積回路の回路配置を行い、前記回路配置に基づいたレイアウトデータから、スキャンチェーン配線の配線長を算出し、算出されたスキャンチェーン配線長に基づいて、スキャンチェーン配線の回路配置時の重み付け係数を増加させる。
回路配置時に、スキャンチェーン配線を考慮することにより、信号配線を考慮しつつスキャンチェーン配線を短縮することが可能となる。
以下に、図面を用いて本発明の実施の形態について説明する。図1は、本発明の実施の形態1に関わる回路配置装置を示すブロック図である。本実施の形態の回路配置装置は、入力部11、レイアウト処理部12、出力部13を有するコンピュータなどで構成されている。図1に示す入力部11は、例えばキーボード、記録媒体、あるいは他の処理装置などからデータが与えられる部分であり、出力部は、例えばディスプレイ、記録媒体、他の処理装置などにデータを出力する出力部である。また、レイアウト処理部12は、回路配置部121、配線長算出部122、スキャンチェーン配線長判定部123、配線重み付加部124を有している。
入力部11は、ユーザ回路の接続情報、1つのスキャンチェーンで接続される回路グループ(スキャングループ)などの情報が入力される部分である。この情報は、例えば設計するユーザ回路のネットリストおよびスキャンチェーンのスキャングループなどのネットリストの形式で入力される。
レイアウト処理部12は、スキャンチェーンを含んだ回路配置、配線を決定し、レイアウトデータを決定する部分である。このレイアウト処理部12では、例えばコンピュータのソフトウェアなどで、上記した回路配置部121、配線長算出部122、スキャンチェーン配線長判定部123、配線重み付加部124などが構成される。
回路配置部121は、スキャンチェーンを含んだ回路配置および入力されたユーザ回路の接続情報、スキャングループに基づいて回路配置を行い、レイアウトデータを生成し、出力する。回路配置の際にはスキャンチェーンおよびユーザ回路が有する配線に設定される重み付け計数が考慮される。
配線長算出部122は、回路配置部121が生成したレイアウトデータから、スキャンチェーンに関するレイアウトデータを抽出し、スキャンチェーンの配線長を算出する。
スキャンチェーン配線長判定部123は、レイアウトされたデータのスキャンチェーンの配線長と予め設定された配線長上限値SCLの比較を行い、その比較結果を出力する。
配線重み付加部124は、スキャンチェーン配線長判定部123の結果に基づいて、スキャンチェーン配線の重み付けを増加させる。この配線重み付加部124は、スキャンチェーン配線長判定部123の結果に基づいて、任意のスキャングループに対するスキャンチェーン配線の重みを増加させることが出来るものとする。
出力部16は、レイアウト処理部12が最終的に決定した回路配置をレイアウトデータとして出力する。
以下に、図1の回路配置装置を用いた回路配置方法の詳細について説明する。本実施の形態では、半導体装置において1本のスキャンチェーンが通過する回路ブロックは予め設定されているものとする。本実施の形態の回路配置方法では、このように予め通過する回路ブロックが定められたスキャンチェーンを、複数(例えば数百〜数千本)有する半導体装置の回路配置をする方法について説明する。
ステップS1において、設計しようとする回路(以下、ユーザ回路と呼ぶ)の情報およびスキャンチェーンの情報を有するネットリストが用意される。このネットリストN1にはユーザ回路の接続情報およびスキャングループの接続情報が含まれている。なお、このネットリストN1は、上述の入力部11を介して回路配置装置に入力される。
その後、ステップS2において、スキャンチェーンの配線長の上限値SCLが設定される。また、この段階でスキャンチェーンの配線の自動配置時の重みを示す重み付け係数としてα=0が設定される。この重み付け係数αは1つのスキャンチェーンに対応するスキャン配線に対して設定される。この配線の上限値SCLは、ネットリストと共に入力部を介して入力されても良いが、予めチップのサイズや種類に応じて設定され、そのデータを回路配置装置内に記憶していても良い。
ここで重み付け係数αについて説明する。回路配置は配線長を考慮して行うが、この場合に考慮される配線長は、個々の配線の実際の配線長に対して係数掛けをしたものである。この係数が配線の重み付け係数αである。重み付け係数αは、例えば、一般の信号配線の初期値はα=1、スキャンチェーンの配線の初期値はα=0といった、0≦α≦1である数値で設定される。
回路配置部121は、ユーザ回路の信号配線の重み付けとスキャンチェーン配線の重み付けを考慮して回路配置を行う。ユーザ回路の信号配線の重み付け係数α=1(初期値)の時、スキャンチェーン配線の重み付け係数α=0(初期値)の時で説明すると、ユーザ回路で論理的に信号が接続される回路ブロックは、その信号配線の配線長が短くなるように配置されることになる。そしてこの配置の際、スキャンチェーン配線の配線長は考慮されないことになる。このように本実施の形態では、初期レイアウト時にはユーザ回路に対する配線長を考慮してレイアウトが行われる。
ステップS4では、自動配置された回路のレイアウトデータから、各スキャンチェーンの配線長が、配線長算出部122によって計算される。計算されたスキャンチェーンの配線長は、スキャンチェーン配線長判定部123へと出力される。
ステップS5では、スキャンチェーン配線長判定部123が、予め設定されたスキャンチェーン配線の上限値SCLと、配線長算出部122によって計算されたスキャンチェーンの配線長を比較する。ここで各スキャンチェーンの配線長がステップS2で設定したSCL以下であればスキャンチェーンを含んだ回路配置は終了する。それに対して上述した上限値SCLを超えてしまうようなスキャンチェーンの配線が存在した場合はステップS6へと進む。
ステップS6では、スキャンチェーンの配線に対する重み付け係数を変更する。つまり、ネットリストにおいて、スキャンチェーンの配線を、回路配置時に考慮する配線として重みを増す処理が行われる。この実施形態では、スキャンチェーン配線の重みの係数としてα=α+0.1として、重みを0.1増加させる処理が行われる。この処理を行った後は、ステップS3に戻り再び回路配置が行われる。
ステップS3に戻った場合、スキャンチェーンの配線の重みは、例えばα=0.1のように、初期の回路配置時に比べてスキャンチェーンの配線に対する重みが増した状態となる。そしてスキャンチェーンの配線の重みを増したネットリストに基づいて回路配置部121が回路配置を行う。
本実施の形態の回路配置方法は、ステップS3からS6を繰り返し、全てのスキャンチェーン配線が上限値SCLを越えなくなった時点で回路配置を終了する。このようにして決定された回路配置は、レイアウトデータとして出力部13より出力される。
このように、回路配置時のネットリストに対し、スキャンチェーンの情報を付加し、さらに回路配置時に、スキャンチェーン配線が上限値を超えてしまった場合は、そのスキャンチェーンの配線に関して重みを増加させながら回路配置を実行することで、ユーザ回路の配線長や接続を最優先させつつ、スキャンチェーンの配線も所定長以下として配置していくことが可能である。このようにして回路配置を行った場合のイメージ図を図3に示す。図3(a)は、スキャンチェーン配線に対しての重み付けを行わない場合のスキャンチェーンと論理的な接続のある回路ブロックを示している。図3(a)のように、論理的な接続のみを考慮して回路配置を行った場合、スキャンチェーンでかかわりのある回路ブロックが離れて配置されてしまい、スキャンチェーン配線が不要に長くなってしまう場合がある。それに対し、本実施の形態によれば、上限値SCLを超えてしまうスキャンチェーンに対して、順次、その配線重みを増加させながら回路配置を行うことで、図3(b)に示したように、信号接続を考慮しつつ、スキャンチェーン配線を短く構成することが可能である。また、回路配置する際にスキャンチェーンの配線長を考慮しているため、スキャンチェーンのリチェインなどにかかる工数を大幅に減少させることが可能である。また、スキャンチェーン配線を短く構成することにより、スキャンチェーン配線に必要な回路面積を減少させることが可能となり、半導体装置の小面積化が可能となる。
なお、以上説明した実施の形態では、入力部11に対して入力する情報は、ユーザ回路の接続情報、およびスキャンチェーンに関する接続情報を有するネットリストとしたが、ユーザ回路に対するネットリストから、回路配置を行った後に、スキャンチェーンに関する情報(チェーン数、各スキャンチェーンが通過する回路ブロックなど)を入力し、入力されたスキャンチェーン情報に基づいてスキャンチェーン配線長を求めるようにしても良い。また、本発明によれば、回路配置時に、スキャンチェーン配線が長くなってしまうようなスキャンチェーンに対して、回路配置における重み係数を増加させながら配置を行うことでスキャンチェーンの数が増加した場合でも出力部13が出力するレイアウトデータにおいて、上限値SCL以上の配線長を有するスキャンチェーンは存在しない。そのためスキャンテスト時間を短くするために、スキャンチェーン数をより効果的に増加させてスキャンテストを実施することが可能となる。
図2は、本実施の形態の回路配置装置を示すブロック図である。 図1は、本実施の形態の回路配置方法を示すフローチャートである。 図3は、本実施の形態による回路レイアウトを示す模式図である。
符号の説明
11 入力部
12 レイアウト処理部
121 回路配置部
122 配線長算出部
123 スキャンチェーン配線長判定部
124 配線重み付加部
13 出力部

Claims (11)

  1. スキャンチェーンを有する半導体集積回路の回路配置装置であって、
    半導体集積回路の回路配置を、当該半導体集積回路が有する配線に設定されている重み付け係数を考慮して行い、レイアウトデータを出力する回路配置部と、
    前記回路配置部が出力したレイアウトデータからスキャンチェーンの配線長を算出する配線長算出部と、
    前記配線長算出部の計算したスキャンチェーン配線長に基づいて、スキャンチェーン配線の前記重み付け係数を増加させる配線重み付加部とを有する回路配置装置。
  2. 前記回路配置装置は、さらに、前記配線長算出部の計算したスキャンチェーン配線長と、予め設定されたスキャンチェーン配線上限値とを比較するスキャンチェーン配線判定部を有し、前記配線重み付加部は、該スキャンチェーン判定部の比較結果に基づいて前記スキャンチェーン配線の重み付け係数を増加させることを特徴とする請求項1に記載の回路配置装置。
  3. 前記スキャンチェーン配線の重み付け係数は、当該半導体集積回路の信号配線の重み付け係数よりも低く設定されていることを特徴とする請求項1あるいは2に記載の回路配置装置。
  4. スキャンチェーンを有する半導体集積回路の回路配置方法であって、
    ユーザ回路の接続情報に基づいて、半導体集積回路の回路配置を行い、
    前記回路配置に基づいたレイアウトデータから、スキャンチェーン配線の配線長を算出し、
    算出されたスキャンチェーン配線長に基づいて、スキャンチェーン配線の回路配置時の重み付け係数を増加させる回路配置方法。
  5. 前記回路配置方法は、さらに、前記増加させたスキャンチェーン配線の重み付け係数およびユーザ回路の接続情報に基づいて、再度回路配置を行うことを特徴とする請求項4に記載の回路配置方法。
  6. 前記回路配置方法は、さらに、前記算出したスキャンチェーン配線長と、予め設定されたスキャンチェーン配線上限値とを比較し、比較結果に基づいて前記スキャンチェーン配線の重み付け係数を増加させることを特徴とする請求項4あるいは5に記載の回路配置方法。
  7. 前記スキャンチェーン配線の重み付け係数は、当該半導体集積回路の信号配線の重み付け係数よりも低く設定されることを特徴とする請求項4乃至6のいずれか1項に記載の回路配置方法。
  8. コンピュータに、スキャンチェーンを有する半導体集積回路の回路配置を実行させる回路配置プログラムであって、
    回路接続情報を読み込み、当該回路接続情報が有する配線に設定された重み付け係数を考慮して回路配置を行い、レイアウトデータを作成する第1のステップと、
    前記レイアウトデータから、スキャンチェーンの配線長を算出する第2のステップと、
    算出された前記スキャンチェーンの配線長に基づいて、スキャンチェーン配線の回路配置時の重み付け係数を増加させる第3のステップと、をコンピュータに実行させる回路配置プログラム。
  9. 前記回路配置プログラムは、さらに、前記増加させたスキャンチェーン配線の重み付け係数およびユーザ回路の接続情報に基づいて、再度回路配置を行うステップをコンピュータに実行させることを特徴とする請求項8に記載の回路配置プログラム。
  10. 前記スキャンチェーンの重み付け計数を増加させる第3のステップは、前記算出したスキャンチェーン配線長と、予め設定されたスキャンチェーン配線上限値とを比較するステップと、当該比較結果に基づいて前記スキャンチェーン配線の重み付け係数を増加させるステップをコンピュータに実行させることを特徴とする請求項8あるいは9に記載の回路配置プログラム。
  11. 前記スキャンチェーン配線の重み付け係数は、当該半導体集積回路の信号配線の重み付け係数よりも低く設定されることを特徴とする請求項8乃至10のいずれか1項に記載の回路配置プログラム。
JP2005146434A 2005-05-19 2005-05-19 回路配置装置、回路配置方法およびそれを実行するプログラム Pending JP2006323638A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2005146434A JP2006323638A (ja) 2005-05-19 2005-05-19 回路配置装置、回路配置方法およびそれを実行するプログラム
US11/411,947 US7451419B2 (en) 2005-05-19 2006-04-27 Circuit layout device, circuit layout method, and program for execution thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005146434A JP2006323638A (ja) 2005-05-19 2005-05-19 回路配置装置、回路配置方法およびそれを実行するプログラム

Publications (1)

Publication Number Publication Date
JP2006323638A true JP2006323638A (ja) 2006-11-30

Family

ID=37449703

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005146434A Pending JP2006323638A (ja) 2005-05-19 2005-05-19 回路配置装置、回路配置方法およびそれを実行するプログラム

Country Status (2)

Country Link
US (1) US7451419B2 (ja)
JP (1) JP2006323638A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009526283A (ja) * 2006-02-07 2009-07-16 インターナショナル・ビジネス・マシーンズ・コーポレーション 回路設計の回路素子をクラスタ化する方法、装置及びコンピュータ読み取り可能な記録媒体

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102054075B (zh) * 2009-10-30 2014-09-10 新思科技(上海)有限公司 考虑计划组的扫描链的重构方法与装置
TWI497328B (zh) * 2010-02-12 2015-08-21 Synopsys Shanghai Co Ltd Consider the reconstruction method and device of the scan chain of the program group

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0563087A (ja) * 1991-08-30 1993-03-12 Hitachi Ltd レイアウト方法
JPH0582649A (ja) * 1991-09-20 1993-04-02 Fujitsu Ltd 自動レイアウト方法
JP2002076123A (ja) * 2000-08-25 2002-03-15 Matsushita Electric Ind Co Ltd スキャンパスレイアウト方法及び半導体集積回路

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03135067A (ja) 1989-10-20 1991-06-10 Hitachi Ltd Lsiゲート配置方法
US7127695B2 (en) * 2002-07-18 2006-10-24 Incentia Design Systems Corp. Timing based scan chain implementation in an IC design

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0563087A (ja) * 1991-08-30 1993-03-12 Hitachi Ltd レイアウト方法
JPH0582649A (ja) * 1991-09-20 1993-04-02 Fujitsu Ltd 自動レイアウト方法
JP2002076123A (ja) * 2000-08-25 2002-03-15 Matsushita Electric Ind Co Ltd スキャンパスレイアウト方法及び半導体集積回路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009526283A (ja) * 2006-02-07 2009-07-16 インターナショナル・ビジネス・マシーンズ・コーポレーション 回路設計の回路素子をクラスタ化する方法、装置及びコンピュータ読み取り可能な記録媒体

Also Published As

Publication number Publication date
US7451419B2 (en) 2008-11-11
US20060265683A1 (en) 2006-11-23

Similar Documents

Publication Publication Date Title
US7222319B2 (en) Timing analysis method and apparatus
US6543041B1 (en) Method and apparatus for reducing signal integrity and reliability problems in ICS through netlist changes during placement
JP4501728B2 (ja) クロストークエラー制御装置、クロストークエラー制御方法およびクロストークエラー制御プログラム
JP2006244073A (ja) 半導体設計装置
JP2004021766A (ja) 電子回路設計方法及びコンピュータプログラム
US8769470B2 (en) Timing closure in chip design
JP2002026129A (ja) Lsiチップのレイアウト設計方法、およびその方法をコンピュータに実行させるプログラムを記録したコンピュータ読み取り可能な記録媒体
JP4495557B2 (ja) 半導体集積回路のレイアウト装置、半導体集積回路のレイアウトプログラムおよび半導体集積回路のレイアウトシステム
US20100031219A1 (en) Apparatus, method, and program for predicting layout wiring congestion
JP2006323638A (ja) 回路配置装置、回路配置方法およびそれを実行するプログラム
EP1276060A2 (en) Method of designing a timing budget
US7865789B2 (en) System and method for system-on-chip interconnect verification
JP4053969B2 (ja) 半導体集積回路の設計装置および半導体集積回路の設計方法
US20230252192A1 (en) Hardware trojan detection method, hardware trojan detection device, and program for hardware trojan detection
US20080209368A1 (en) Layout design method, layout design apparatus, and computer product
JP4886559B2 (ja) 半導体設計支援装置、半導体設計支援方法および半導体設計支援プログラム
US7784001B2 (en) Circuit design method, circuit design system, and program product for causing computer to perform circuit design
US8683399B2 (en) Timing constraint generating support apparatus and method of supporting generation of timing constraint
JP2011076192A (ja) 設計支援プログラム、設計支援装置および設計支援方法
JP3644413B2 (ja) 素子及び配線の配置決定方法
JP3132655B2 (ja) 半導体集積回路におけるクロックネットのレイアウト方法およびレイアウト装置
JP2006004228A (ja) スラック値設定方法,スラック値設定装置,スラック値設定プログラムおよび同プログラムを記録したコンピュータ読取可能な記録媒体
US6763507B2 (en) System and method for testing abstracted timing models
JP2004054558A (ja) 半導体集積回路及びそのレイアウト設計方法
JP2003044540A (ja) レイアウト検証装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080414

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100126

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100608