TW201207921A - Methods and apparatus for edge chamfering of semiconductor wafers using chemical mechanical polishing - Google Patents

Methods and apparatus for edge chamfering of semiconductor wafers using chemical mechanical polishing Download PDF

Info

Publication number
TW201207921A
TW201207921A TW099140676A TW99140676A TW201207921A TW 201207921 A TW201207921 A TW 201207921A TW 099140676 A TW099140676 A TW 099140676A TW 99140676 A TW99140676 A TW 99140676A TW 201207921 A TW201207921 A TW 201207921A
Authority
TW
Taiwan
Prior art keywords
polishing
semiconductor wafer
donor semiconductor
donor
edge
Prior art date
Application number
TW099140676A
Other languages
English (en)
Inventor
Jonas Bankaitis
Michael John Moore
Jeffery Scott Stone
Paul Jeffrey Williamson
Chunhe Zhang
Original Assignee
Corning Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Corning Inc filed Critical Corning Inc
Publication of TW201207921A publication Critical patent/TW201207921A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02021—Edge treatment, chamfering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02032—Preparing bulk and homogeneous wafers by reclaiming or re-processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)

Description

201207921 [0005] [0006] 長方形半導體層通常必驗照極為緊密的容忍度， ^曰體指向正確度以及嚴苛的形式正確度，包含邊緣直線 度:平行性和垂直性在内，所製造。該等半導體層應不 文’可染’機械損傷（包含表面下損傷）等，因為這些問題 都可=錢或甚嚴重地劣化所完成之SQI結構的效能。當 利用則述簡/雜技術以構成長方形半導體層時，接著 會希望該施體半導體晶片能夠擁有概為直角的平行管形 組態。魏體半導體晶片應遵照於嚴苛的規格條件，包 含令至少-表面的所有四個角料圓化並且此末端的 所有四個直線邊緣為廓形化（即如按倒角的方式所圓化） °这些厫厲的形式要树為所欲者，故而該施體半導體 晶片能夠承受由顯著數量之重用作業（為以產生許多剝離 層，且因此許多SOI結構）所施加的處理應力。 長方形施體半導體晶片可為自專屬錠塊所生產，或 者是可自圓柱形半導體晶片存料（所謂的圓形晶片存料） 加工而得。前者的商業可獲用性受限於按直角平行管形 組態之半導體錠塊的可獲用性。許多半導體晶片製造廠 商不願意專注在生產對於長方形半導體錠塊的製造資源 ，理由是這種錠塊的市場需求目前並不顯著。而對於後 者方式的商業可獲用性（即利用圓形晶片存料）在當前較 具有吸引力，原因在於30〇mm直徑圓形晶片存料的高度可 獲用性。 然利用圓形晶片存料來生產長方形半導體層以供運 用於SOI結構内會需要將這種圓形晶片存料處理成長方形 施體半導體晶片。現已運用各種方法以自圓形存料加工 099140676 表單編號A0101 第4頁/共45頁 1003160543-0 [0007] 201207921 成為長方形施體半導體晶片。將圓形存料鑽石劃切成長 方形結構是一種傳統製程，理由是能夠保持嚴苛的形弋 正確度。不過，鑽石劃切製程會在所獲之長方形施體晶 片的直線邊緣和角落上遺留下微型碎裂及破片。此外 鑽石劃切製程並無法隨即在長方形施體晶片裡產生圓化 角落》如此會對施體晶片重用的可用度造成嚴重限制。 的確，在SOI結構的構成過程裡，當施體半導體晶片受曝 於顯著的熱性及機械應力時，由鑽石劃切所造成的表面 Ο [0008] 下損傷很可能會在受曝於多次重用時導致施體晶片的破 片或裂損情況。 Ο 如今已採用-種方式’亦即將圓形存料錠塊機械劃 切成長方形結構，隨後並進行延泛姓的邊緣構形（邊緣研 磨及拋光）。這種機械劃切以及後處理雖為有效，然如此 將會對生產SOI的整體製程提高顯著的固定與變動成本， 從而限制此項技術的商業可獲用性。確實，邊緣研磨和 拋光技術，並連同相關設備，極為驚人地昂貴，同時亦 必須賭買且管理執行此等邊緣處置作業所需要的相關耗 材，而這些通常都需要額外的昂責偫製作業與控制系統 。此外，咼成本的邊緣構形製程會縮小該s〇i之所獲半導 體層的可用表面積。最後，這些邊緣構形製程一般說來 僅能隱匿表面下損傷，故仍犧牲碎裂強度。 [0009] 用以製作SOI結構的製造程序雖足為成熟，然生產此 等結構的成本以及運用該等結構的最終端產品確仍部份 地依照按具有商業競爭性之價格獲得適當長方形施體半 導體晶片的能力所驅動。從而，所樂見者為能夠繼續推 099140676 表單編號A0101 第5頁/共45頁 1003160543-0 201207921 展/、生產生把體半導體晶片相關聯之技術，藉以 結構的製造成本。 【發明内容】 [0010] [0011] 本揭所述之具體實施例係針對於利用圓形晶片存料 以生產長方形施體半導體晶片。_種用以自圓形存料鍵 塊生產長转結構的H製程是水以U雷射劃切 技術。利用水導引式雷射劃切所生產的長方形施體半導 體晶片可滿足尺寸與形式因數要求，以及無損傷的邊緣 與角落。生產無損傷邊緣及角落的能力非常重要，理由 是當出現這種損傷時，在SOI製造程序的過程中會是該施 體晶片裡碎裂及碎裂傳播的主要來源。因此，水導 雷射劃切是-種極具吸引力的製程方式。然當利用料 引式雷_切以構成長舞施體W時會出現至少一項 重要課題；亦即，引生出經重構形，熔化之半導體材料 的珠粒（即所謂的”炫渣”）’此者顯見為沿該長方形施 體晶片之各個邊緣上的不連續樣式。若遺留於其位則 所累積的料將會在黏接及剝離過程中導致該施體半導 體晶片之黏接表面與該絕緣體基板間的不完全接觸。如 此將造成劣性或完全無法運用的SOI結構。 本揭之一或更多具體實施例可包含將CMP方法施用於 具有任意幾何性（圓形，非圓形，長方形等）的施體半導 趙晶片，使得能夠產生出無炫渣，無損傷，緊密圓角化 的邊緣廓形。該CMP製程運用三項基本構件：拋光板其 中其特徵（耐磨性’組成成分等）係經選定以適合於該拋 光應用；顆粒載負漿料；以及待予拋光之標的物（在本揭 099140676 表單編號A0101 第6頁/共45頁 1003160543-0 201207921 障死中為該施體半導體晶片）。該施體半導體晶片係經固 < ~失器或夾頭，其方式為可供以靠於該適順性拋光 ^依受控方式按壓其 飽铃， 一受損表面’而該拋光板係經充 並予連續地饋送以穩定的漿料供應。 [0012] Ο 依據一個或多個實施例，可藉由同時進行的介面性 +及機械互動以縮小基板表面形貌，建立整體平面性 並且完成角落/邊緣塑形，而這些可藉由該等耗材，像是 光板’漿料顆粒性質與包含添加劑在内的相關化學物 質， ’之策略性選擇加以控制。可利用該等拋光板，漿料 顆麵化學物質’漿料濃度，漿料流率，漿料添加劑’拋 *^C* /ι~' 髮力度以及動力，溫度，拋光時段長度的特定組合 控材料移除和有效表面復原以及角落/邊緣塑形。 [0013] ❹ [0014] 依據一個或多個其他或更進一步實施例，可運用多 項製程參數’藉由按照將拋光下壓力度導引至其中已知 造聚集處之區域的方式來撓曲該施體半導體晶片以 角落/邊緣塑形。該拋光處理可為任何已知方法，包 含全為機械式或者是機械和化學之組合，即如CMP製程。 依據一個或多個在此所揭示實施例，茲揭示用以處 理施體半導體晶片的方法及設備，包含：旋轉該施體半 導體晶片；旋轉拋光板，將拋光漿料施用於該拋光板， 並且將該施體半導體晶片及該拋光板按壓併合，使得該 把體半導體晶片的表面和邊緣局部係依靠於該拋光板； 以及選定該等拋光條件的一或更多參數，使得該施體半 導體晶片的邊緣局部為經倒角。 099140676 表單編號A0101 第7頁/共45頁 1003160543-0 201207921 [0015] [0016] [0017] [0018] 依據一個或多個更進一步在此所揭示實施例，該等 方法及設備可包含：撓曲該施體半導體晶片以呈現内凹 組態，其中該者的邊緣局部相較於其中央表面區域可為 顯出；相對於拋光表面以旋轉該施體半導體晶片，並且 施加壓力而使得該施體半導體晶片的所顯出邊緣局部係 按靠於拋光表面；以及控制該施體半導體晶片的撓曲， 該旋轉和該壓力，而使得該施體半導體晶片的邊緣局部 係經倒角。該拋光表面可包含在像是CMP製程裡的拋光板 及拋光漿料。 熟知此技術者參考在此所揭示本發明說明書以及附 圖將清楚地了解本發明其他各項，特性及優點。 【實施方式】 為便於呈示，後文討論多處將依照SOI結構。對於此 類型之S 01結構的參照係為以協助解釋本揭具體實施例， 然並非欲以，且亦不應予詮釋為，具有限制性質。SOI縮 寫在此是用以概略指稱半導體上絕緣體結構，包含半導 體上玻璃（S0G)結構，半導體上絕緣體（SOI)結構以及矽 上玻璃（SiOG)結構，然不限於此，同時亦涵蓋矽上玻璃 陶瓷結構。 參照於隨附圖式，其中類似編號是表示相仿構件， 其中圖1裡顯示根據一或更多本揭具體實施例的SOI結構（ 尤其是S0G結構）100。該S0G結構100包含絕緣體基板， 像是玻璃或玻璃陶瓷基板102，以及半導體層104。該 S0G結構100可供應用於顯示器方面，包含有機發光二極 體（0LED)顯示器與液晶顯示器（LCD)，積體電路，光伏 099140676 表單編號A0101 第8頁/共45頁 1003160543-0 201207921 元件’薄膜電晶體應用項目等。 [0019] 該覆層104的半導體材料可為按大致單晶態材料之形 式者°該詞彙”大致” S此是用以描述該覆層104以考量 到下列事實’即半導料料在正常情訂都會内隱地或 有意另增地含有至少—些内部或表面瑕疵，像是晶格瑕 寐或一些顆粒邊界。此詞彙，，大致”亦反映出有些摻質 物可能會對半導體材料結晶結構造成扭曲或另產生影響 的事實。 〇 [0020] 為便於討論之目的’茲假設該半導體層104是由矽質 所構成。然應瞭解该半導體材料可為石夕質式半導體或是 任何其他類型的半導體，像是m—v，π_Ιν，π_ιν_ν 等類型的半導體。這些材料的範例包含：矽（Si)，經鍺 摻質的矽（SiGe) ’碳化矽（Sic)，鍺（Ge)，神化鎵 (GaAs) ， GaP及InP 。 [0021] Ο 該SOG 100的生產作業包含利用施體半導體晶片以 自其生產經剝離之半導體層，其中該經剝離半導體層係 經黏接於該玻璃基板102。該經剝離半導體層係經後處理 以產生高品質的半導體層104。此項利用施體半導體晶片 以生產該SOG結構100的黏接/剝離製程可包含：（i)令該 施體半導體晶片的施體表面受曝於離子植入以於其内產 生弱化層，（ii)將該施體晶片的黏接表面帶往接觸於該 玻璃基板102 ; (iii)將溫度及電壓施用予該施體半導體 晶片及該玻璃基板102以促成其等之間的黏接（亦可施加 壓力）；以及（iv)自該施體半導體晶片分離該玻璃基板 102和薄型的半導體材料剝離層。美國專利第7，176， 099140676 表單編號A0101 第9頁/共45頁 1003160543-0 201207921 528號案文中提供此項黏接/剝離製程的細節，兹將該案 依其整體而以參考方式併入本案。 [0022] [0023] [0024] 藉此情況’現參照圖2，其中說明-圓形晶片存料 U〇物件的末端視圖。本揭所述之具體實施例係針對於利 用。亥圓fb aa >{存料11 〇以生產長方形施體半導體晶片i 2 〇 -種用以自圓形存料錠塊UQ生產長方形施體半導體 晶片120⑽絲程是水導5丨式#射_技術。利用 水¥引式雷射劃切所生產的長方形施體半導體晶片12〇可 滿足如相述的尺寸與形式因數要求以及無損傷的邊 緣與角^。生產無損傷邊緣及角落的能力非常重要理 由是當出現這種損傷時，在SGG製造程序過财會是該施 體晶片120及/或該所獲半導體層1()4裡碎裂及碎裂傳播的 主要來源。因此，水導引式雷射劃切是-種極具吸引力 的製程方式。 現參照圖3，此圖係利用水導引式雷射劃切以在該圓 形晶片存料物件11 G中所構成之直線通道的白光干涉儀影 像。當利用水導引式雷射劃切以構成長方形施體晶片12〇 時會出現至少一項重要課題；亦即，引生出經重構形， 熔化之半導體材料的珠粒（即所謂的，，熔渣”）112,此 者顯見為沿該所獲長方形施體晶片12〇之各個邊緣上的不 連續樣式。若遺留於其位，則所累積的熔潰112將會在黏 接及剝離過程中導致該施體半導體晶片12〇之黏接表面與 該玻螭基板102間的不完全接觸.如此將造成劣性或完全 無法運用的SOG結構1 1 〇。 099140676 表單編號A0101 第】〇頁/共45頁 1003160543-0 201207921 [0025] 現參照圖4 ’該脉*§*古、兹 匕體+導體晶片120的環週邊緣（像 Ο [0026] 疋相却邊緣12GA ’ 12GB)不僅必須無誠112存在，同時 '、頁3有特疋的物理特徵。的確，所有四個直線邊緣（ 僅顯示兩個細2GA，12()B)皆應加以廓形化（即如透過 ,!角處理所圓化）。此外，四個角落（僅顯示角落I·)亦 予以圓化°再度地’該施體半導體晶片120之邊緣/角 洛的物理特徵確為所欲者，故而該晶片能夠承受由黏 接/創離製私（以及顯著數量之重用作業）所施予的處理應 力’藉此產生許多剝離層，並因此許多s〇G結構1〇〇。 ❹ [0027] 現今已進行多項實驗以探求能夠自該施體半導體晶 片120之邊緣120A，120B移除熔渣112的方式，包含各種 邊緣處理，像是機械性倒角，邊緣研磨，邊緣拋光及化 學敍刻。實驗包含運用傳統設備以藉由將拋光下壓力度 匯聚在該施體半導體晶片12〇的區域上，其中已知存在有 熔渣（即如特別是邊緣處），來執行化學機械拋光（CMP)以 移除熔渣112。此實驗是透過利用運用具備適當幾何性之 晶片載體，而該基板係經固接於其，的實驗室等級拋光 器所完成。該實驗產獲驚人的良好結果。 目前的CMP拋光協定是要求侵進地移除材料，然如此 將會提高自該施體半導體晶片120上移除過多材料的風險 。與此同時，這種侵進性協定會由於更薄（且可能更為易 碎）晶片120的相關遞送作業而增加破裂的風險。此外， 若未予適當考量’施用傳統CMP技術可能須負擔昂貴成本 。特定的CMP設定作業通常包含旋轉拋光板（具有一些機 械性特徵），漿料（具有一些耐磨性特徵）以及旋轉夾器或 099140676 表單編號A0101 第11頁/共45頁 1003160543-0 201207921 夹頭，措以依靠於該抛光板和裘料上按壓該施體半導體 晶片120。根據許多傳統CMP技術，會需要多個拋光板而 如此將要求：具有多個壓盤的單一設備物件（各個壓盤具 有不同的拋光板）；或是以人工處理步驟來更換具有僅單 一壓盤之設備物件上的拋光板；或是多台設備物件，而 各者具有不同的壓盤及拋光板。然任一方式都會提高製 造程序的成本，並且負面地影響到SOI結構的商業競爭性 以及末端使用應用項目。 [0028] [0029] 傳統的CMP協定亦無法跨於該施體半導體晶片120的 表面上均勻地移除材料。圓形半導體晶片表面非均勻度 的最先進技術通常為該所移除材料厚度的5-10%。隨著移 除更多的半導體材料，厚度上的變異性就會相對應地益 加惡化。 然既已發現透過審慎地控制C Μ P製程中所使用的參數 可成功地移除長方形施體半導體晶片120之邊緣120Α， 12 0 Β處的熔渣112 (由水導引式雷射劃切技術所產生者） ，並且可獲得適當的角落和邊緣特徵（該等圓化角落120C 及經倒角邊緣120Α，120Β)。這些CMP參數可包含下列的 一或更多者：拋光下壓力度，拋光器動力（即如壓盤及夾 頭速度），漿料特徵（即如濃度，顆粒大小，添加劑和流 率），拋光板特徵，拋光基板的制阻方法，溫度以及循環 時段長度。 亦既已發現，透過該施體半導體晶片120的受控操縱 ，可運用任何拋光構件（無須必然CMP)以移除該熔渣112 並且進行邊緣120Α，120Β倒角。對此，可列出多項製程 099140676 表單編號Α0101 第12頁/共45頁 1003160543-0 [0030] 201207921 [0031] [0032] Ο [0033]
參數，俾藉減照祕光下壓力度㈣至其巾已知為炫 >查112聚集處之邊緣/角落區域的方式來撓曲該施體半導 體晶片120。 為更加完整地瞭解本揭製程具體實施例，據信對於 用以生產該SOG⑽（尤其是多個咖⑽）之示範性製 造程序的進一步情況可為有利。 現參照圖5-7，其中說明可經構成以產生該s〇G結構 1〇〇的中介性結構。現首先參照圖5 ’該施體半導體晶片 120的黏接表面121可像是藉由料，潔淨處理等所予備 製’藉此產生相當平坦且均句的黏接表面121俾適用以連 接於該玻璃或玻璃陶瓷基板102。 剝離層122的產生方式疋藉由令該黏接表面ι21承受 於-或更多離子植人製程’藉以在該施體半導體晶片12〇 之黏接表面121的下方處產生弱化範圍（以虛線126所略圖 表示）°本揭具體實施例雖並不受限於任何構成該剝離層 122的特定方法’然其一適當方法表示可令該施體半導體 晶片120的黏接表面121可承受於氫離子植入製程，藉以 在該施體半導艘晶片120中至少啟動產生該弱化範圍126 [0034] 現參照圖6，可利用任何已知或未來所開發技術以將 該玻璃基板102黏接於該剝離層122的黏接表面121。例 如，可利用熱性黏接製程以將該玻璃基板1〇2黏接於該剝 離層122。或另者，可利用電鍍製程（在此又稱為陽極黏 接製程）以將該玻璃基板1〇2結合於該剝離廣122 °適當的 099140676 表單編號A0101 第13頁/共45頁 1003160543-0 201207921 電鑛黏接製程基礎說明可參照美國專利第7，i76，528號 案文所述。底下將討論部份的此項製程。 [0035] [0036] [0037] [0038] "玄玻璃基板1 〇2係經帶往直接地或間接地接觸於該施 體半導體晶片12G_接表面121以獲致如圖6所略示的排 置方式。因此，所獲之中介性結構實為一堆疊，其中含 有^亥把體半導體晶片12〇的體型材料層，該剝離層122以 及該玻璃基板102。 在此項接觸之前或之後，會對該（等）含有該施體半 導體晶片120，該剝離層122及該玻璃基板102的結構進 行加熱。該玻璃基板102可被加熱至比起該施體半導體晶 片120及該剝離層122為較高（或較低）的溫度。該玻璃基 板102及該施體半導體晶片120可被帶至該玻璃基板1〇2 應變點約5 0 -1 5 0 2 C之内的溫度。 其次，例如以該施體半導體晶片120為正電極並且該 玻璃基板102為負電極在跨於該中介組件上施加電壓。亦 可施加壓力以依靠該玻璃基板1〇2上按壓該施體半導體晶 片12 0。在上述條件下維持該中介組裝一段時間（即如約1 小時或較短）後，移除該電壓並且讓該中介組裝冷卻至室 溫0 現參照圖7，在該冷卻處理之前，之中及/或之後， 將該施體半導體晶片120及該玻璃基板102分離，若該等 尚未成為完全自由，則這亦可包含一些剝除處理，藉以 獲得具有由經與其相黏接之施體半導體晶片120半導體材 料所構成的相對薄型剝離層122之玻璃基板102。該剝離 099140676 表單編號A0101 第14頁/共45頁 1003160543-0 201207921 [0039] Ο [0040] ❹ 099140676 層122的分離作業可經由該施體半導體晶片12〇中因熱性 及内壓應力之故而沿該弱化範圍126的斷折所完成。或另 者’或此外’可利用機械性應力或能量，像是水質噴流 壓力或切割（或是其他機械性接觸或切割力度），張力或 剪力力度’或者是化學钱刻處理，以啟動及/或促成該剝 離層122自該施體半導體晶）Π20的分離作業。 該施體半導體晶片120的新近曝出臂裂表面12U可 能會由於植入和剝離製程而呈現出離子泠染以及過度的 表面粗縫度或損傷。 現參照圖8，所欲者為能夠在單一製造程序裡構咸許 多此等SOG結構100以供個別產品或是其中需要多個s〇g 結構的積體元件。在任一情況下，一種產生多個S 0 G結構 100的方式是，在其中將該施體半導體晶片120之個別黏 接表面121黏接於個別玻璃基板102的製程過程裡，自該 施體半導體晶片120劈裂（即分離或剝離）出多個半導體材 料的薄型剝離層122Α，122Β，122C等。在自該施體半導 體晶片120移除（即如剝離，劈裂或分離）半導體材料的第 一剝離層122Α之後，可令該施體半導體晶片120剩餘局部 之經劈裂，剝離表面（以及底層的受損，受污染層）121Α 承受刷新於後續，適用的黏接表面121，此表面具有相當 低度的離子污染和無損傷狀態。然後利用該後績黏接表 面121於後續的黏接處理及剝離處理，藉以將第二剝離層 122Β移轉並黏接至第二玻璃基板1〇2。重複此項程序（重 新完成該施體半導體晶片120的劈裂表面121Α)藉以將該 等第三，第四剝離層122C，122D等移轉並黏接至個別的 表單编號Α0101 第15頁/共45頁 1003160543-0 201207921 該玻璃基板102。 [0041] [0042] 為供進行重用’所欲者係該施體半導體晶片12〇在剝 離作業之後（經劈裂或剝離表面）的所剩餘表面能夠返回 至相對無損傷的狀態-至少是回到與施體半導體晶片 120之未經使用（原始）表面為無可區分的狀態下。這已藉 由移除該施體半導體晶片的一些厚度所達成，該者既已 受到離子所污染並且由於植入與剝離（分離）製程，例如 藉由CMP處理技術，而受損。如何在離子植入/剝離作業 之後令该施體半導體晶片120之表面返回至無損傷狀，熊、（ 亦即刷新該施體半導體晶片120的經劈裂表面）的細節可 參考2009年10月30日申審且檔案編號SP09_311之共審 美國專利申請案第12/609，768號的案文，茲將該案整 體揭示依其整體而按參考方式併入本案。 根據一或更多本揭具體實施例，在CMP製程中所使用 的參數係經審慎控制以利移除位於該施體半導體晶片12〇 之邊緣120A，120B處的熔渣112，並且產生適當的角落 和邊緣特徵（圓化角落120C及倒角邊緣120A，120B)。這 些CMP製程參數可在令該施體半導體晶片120承受於一或 更多CMP製程循環之前，之中及/或之後所施用，藉以自 該經劈裂表面（以及底下覆層）121A移除受損及離子污染 ，並且產生適用於產生進一步SOG結構1〇〇的經刷新黏接 表面1 21。 現參照圖9，其中說明一用以執行CMP處理具體實施 例的適當系統2 0 0，藉以：（i )移除位於該施體半導體晶 片120之邊緣120A，120B處的熔渣112 ; (ii)產生適當 099140676 表單編號A0101 第16頁/共45頁 1003160543-0 [0043] 201207921 [0044] Ο ❹ [0045] 的角落及邊緣特徵；及/或（iii)自該施體半導體晶片 120移除該受損劈裂表面（及底下覆層）12U。該系統含 有拋光壓盤202，拋光板204以及夾器或夾頭2〇6。該拋 光壓盤202可回應於旋轉軸208和旋轉單元21{)以按一受 控速率旋轉。適當的可控制旋轉驅動來源（未予圖示）可 將所需要的旋轉扭力提供至該旋轉輪208。 該拋光壓盤202可含有内部織網或通道，而加熱/冷 卻流體212可經此流動。例如，適度的水質可依照顯著量 值（約每分鐘10-20公升）流動通過該壓盤内的織網。水的 溫度可加以控制（像是約26。〇，使得在該拋光板2〇4的 表面處能夠維持最大拋光溫度（像是不超過約39。〇。在 整個拋光製程過程中，該拋光板2〇4的表面溫度可透過經 瞄準於其上的光學南溫計（未予圖示）所測得。既已發現 藉由維持南冷卻流體溫度，將能更快速地強制非線性移 除速率相對於拋光時間曲線移至移除速率的高末端。壓 制該冷卻流體溫度亦可提供多項優點。例如，可選定壓 制CMP對於材料移除上的化學貢獻度，如此通常能夠獲致 較為平坦的基板，然代價為效率性。不過，冷卻流體溫 度變化也會造成拋光壓盤形狀改變，這是肇因於拋光壓 盤熱性膨脹及收縮情況。 該拋光板204可擁有任何建構方式，然既已發現當該 者含有-些如後文所進-步討論的特徵_能達到優點 099140676 可策略性地設置-供應予該拋光板2〇4的聚料來源 214以提供其可調整速率。魏料的特徵亦將會影響該施 表單編號A0101 第17頁/共45頁 1003160543-0 [0046] 201207921 體半導體晶片1 2 0之邊緣倒角的品質及特徵。例如，顆粒 類型’顆粒大小分佈，濃度和化學缓衝（通常是以pH表示 )都可對倒角結果造成影響。即如一般準則’（所有其他 的拋光條件保持為固定）該漿料pH值愈高，該製程的化學 侵進度即愈強，移除速率愈快，並且矽質拋光之所獲邊 緣倒角的侵進度即愈大。 [0047] [0048] 即如後文所進一步詳細討論者，亦可經由該來源214 ’或是透過分別的獨立來源（未予圖示），以將浸潤液體（ 像是去離子水）提供至該拋光板204。 該施體半導體晶片120 (既已利用水導引式雷射劃 切所產生）被該夾器或夾頭2〇6所固持，並且在該設備2〇〇 的操作過程中依靠於該拋光棱204所按壓。該夾頭206亦 可透過適當的馬達及連結方式所旋轉（未予圖示）。即如 圖10所示’該施體半導體晶片12〇具有長方形截面。該失 頭206可含有硬固體塊23〇，而一合成材料模板232係為 架置於其上。該合成材料模板232含有底部層以及塑膠或 玻璃纖維頂部層。該施體半導體晶片12〇的形式因數（即 如長方形）係經由頂部層曝出該底部層所加工。藉由範例 ，該材料模板232可為特徵化為一 15英吋直徑，0. 17〇英 叶名目厚度碟片而於其内既已由該頂部層加工出具有角 落浮凸的長方形袋區。藉由範例，該碟片可為自Frank、 lin Fibre Lamitex c0rp0rati0n所購獲的材科，像 是具有—底部層及1膠或玻璃纖維頂部層的雙層材料 。該材料模板232的建構可為使得，當將兩個合成層彼此 接合時’能夠緊密應於該施體半導體晶片⑶之尺寸及 099140676 表單編號A0101 第18 共45頁 1003160543-0 201207921 形狀的方式來構成一凹入區域。 [0049] 該材料模板232的凹入區域可包含一真空構件234， 此者可運作以控制將該施體半導體晶片120汲拉至該凹入 内之力度的量值及性質。藉由範例，該材料模板232的凹 入區域可含有複數個穿過其底部平板的孔徑，此等孔徑 係流體相通於真空幫浦或其他來源（未予圖示）。該真空 幫浦或其他來源可經電腦控制以利協助控制CMP製程參數 。因此可於操作過程中獲以傳送各種量值的真空，空氣 ，水流等。該真空力度係用以在拋光過程中將該施體半 導體晶片120固定於該夾頭206，同時可將流體（像是空氣 )傳送通過該底部平板内的孔徑，藉此產生可操縱以撓曲 該基板的背壓。適當真空構件234之結構與操作上的進一 步細節可參考下列刊物：” Strasbaugh Technical Publications Department Model 6EC Laboratory Planarizer Operation and Maintenance Manual ”第2.0版（1998年6月，1 999年2月1日更新）。 [0050] 該真空構件可予設定為產生一些所欲量值的真空， 藉此依靠該材料模板232背板以汲拉該施體半導體晶片 120。例如，該真空可位於約0至-3psi之間，藉以得到 所欲的施體半導體晶片120撓曲結果。此外，可能希望能 夠提供一些量值的背壓，像是位於約卜3psi之間者，且 併同於真空以得到所欲撓曲結果。真空設定點（可能併同 於背壓設定點）可貢獻於該施體半導體晶片120的所欲撓 曲結果，其中該晶片120的中央區域為内凹，即如圖10所 示者，並且該等邊緣120A，120B等可朝向該拋光板204 099140676 表單編號A0101 第19頁/共45頁 1003160543-0 201207921 而顯出。或另者，或此外， 含有一位於該施體半導體晶片
該倒角結果。就此而言， 運用於其他的拋光技術（不僅CMp)，像是任何已知的機械 ’ 1亥材料模板232的凹入區域可 昆片120後方的經廓形背板，此 120的所欲撓 兔曲而使得該 出的能力可 丨立置藉以產生 應瞭解此等撓曲設備及製程可 性拋光技術以達到倒角結果。 [0051] 該合成材料模板232亦可含有毛細作用板底部層（即 如麂皮式成品）。該材料模板232的凹入區域係藉由去離 子水質所濕化以供濕化該毛細作用板底部層，並且依靠 於該潮濕底部層將該施體半導體晶片1 2〇的背側輕柔地按 壓至該凹入内，而毛細作用可在該晶片12 0及該拋光板 204被按壓併合的方向上將該晶片120垂直地固持定位於 該凹入區域裡。該上方層内之凹入區域的側邊可用以在 該旋轉軸線中橫向地限抑該施體半導體晶片120。 [0052] 為達到該施體半導體晶片120的所欲處理結果，關鍵 處在於必須審慎地控制該C Μ P製程並且仔細地選定製程參 數。參數及可預測結果的優化並不是理所當然。相反地 ，透過眾多實驗與分析，既已發現在循環性製程裡有些 製程參數應保持不變，而其他項則有所變動。 [0053] 一般說來，邊緣倒角的CMP製程是按循序階段所進行 ，其中有些製程參數在一序列的步驟裡會被策略性地改 變。藉由利用單一平板（或僅2片平板），相較於多板，人 099140676 表單編號Α0101 第20頁/共45頁 1003160543-0 201207921 [0054] 力位集的傳統CMP製程而言，可將整個製程自動化而供顯 著地縮減耗費在更換平板上的循環時間和人力。後文中 將討論多項範例，該等說明利用CMP製程以獲致邊緣倒角 的方式’包含一些可透過CMp製程參數選定與控制所達到 的邊緣倒角極端情況。 範例1 Ο [0055]
本範例係欲以說明一種極端情況，其中可調整抛光 時段長度，漿料類型及汲拉力度的CMp參數以產生非常緩 進，滾轉的邊緣倒角。應注意，在本範例裡，並未運用 利用背壓，真空等的施體半導體晶片120受控撓曲。 該CMP製程包含下列主要步驟：（&)材料移除步驟， 此係藉由旋轉該拋光板2〇4 (經由該壓盤202)，旋轉該 施體半導體晶片120 (經由該夾頭2〇6)，將拋光漿料施 用於該拋光板204 (經由該來源214)，並且將該施體半 導體晶片120及該拋光板204按壓併合；以及浸潤步 驟，其中該拋光板204及該施體半導體晶片12〇繼續旋轉 且接觸’ S中止拋《料的施用而是將㈣流體施用於 該拋光板204。 [0056] 主要是要考量到該拋光板204的性質及特徵。一般說 來，CMP製程中所使用的拋光板為聚合物，然在像是硬度 ，可壓縮度’滲透度，絨毛厚度’孔隙結構，表面輪廓 及回彈速率的物理性質可廣泛地改變，故而效能特徵出 現變異。該拋光板m在本揭GMP具趙實施_係_重要 構件’理由是藉由其孔隙結構’此者可作為近乎同時之 黎料化學物散佈及所獲抛光副產品之斥除的途#。因此 099140676 表單編號A0101 第21頁/共45頁 1003160543-0 201207921 ，針對特定CMP應用項目的拋光板產品選定對於達到所欲 處理目標來說確有其重要性。既已發現，即如一般準則（ 且所有其他拋光條件皆維持固定），該拋光板2〇4材料的 可壓縮度愈高，該平板將愈加適順並且透過以？就愈會是 侵進性的邊緣倒角。當該拋光板2〇4為毛氈式滲浸類型時 可達到優點。 [0057] [0058] 根據本範例，該拋光板2〇4可具有約1. 25mm的名目 厚度，以平板標準而言為相對低的可壓縮度（像是約2 9% 可愿縮度）’顯著硬度（約85Asker C硬度計），以及低空 氣滲阻度。現參照圖11，該拋光板204中與該施體半導體 晶片120相交接的表面220最好是深度地溝槽化或通道化 222。藉由範例，該等溝槽222可為按卡式座標平面的垂 直，交又線排置。既已發現當該等溝槽222約為lmm或更 深並且交又線約為21fflmx21inin數階時可獲有利結果。可 自Rohm-Haas Incorporated購獲一種適當的拋光板 204，目前是依SUBA 840 PAD 48” D PJ ; XA25所販售 (供應商材料編號10346084)。其他的溝槽222樣式亦為 可行，像是鑽石形溝槽，螺旋形溝槽，放射狀及/或環週 延伸溝槽等。 该CMP序列可藉由執行初始”坡昇”程序所啟動（開 始階段），其中旋轉該拋光板204及該施體半導體晶片120 各者（即如兩者皆為順時針方向）’將抛光漿料施用於該 拋光板204，並將該施體半導體晶片12〇及該2〇4按壓併 合。於開始過程中，該拋光板204會藉由膠體二氧化石夕漿 料所濕化並飽和於約5 0 0 m 1 / m i η，此襞料平均顆粒大小 099140676 表單編號Α0101 第22頁/共45頁 1003160543-0 201207921 約為60-80nm (像是70nm)，重量5〇%為31〇2且重量5〇% 為去離子水質’同時pH位於8. 0-9.0的範圍内。該漿料 以去離子水稀釋20 :」藉此產生”如所調配”混合物。適 當的漿料產品可自Nalco購獲，零件代號為236〇膠體二 氧化矽拋光漿料。 [0059] Ο 漿料流率應經選定為可完成對於該程序及系統2〇〇之 給定參數的拋光目標。此等參數包含例如該拋光壓盤2〇2 的大小’該拋光板204的大小，及/或該劈裂表面121八的 表面積。確實，相對微小直徑的壓盤2〇2及拋光板2〇4， ο [0060] 像是實驗室等級機器上所見者，比起相對較大直徑的廢 盤202及該抛光板204，通常關聯於工業等級抛光器，而 言會需要遠為較少的漿料。此外，該拋光板2〇4的表面特 徵（即如溝槽樣式’重複頻率及溝槽深度）可能顯著地影 響到該最低漿料流率。的確，該拋光板204内的深型及/ 或高匯聚度溝槽，相較於淺型及/或低匯聚度的溝槽來說 ，會傾向於令顯著更多的漿料流離於該拋光地帶。除運 用較高或較低的漿料流率之外，亦可另替地或另外地運 用額外，個別的去離子水質增流或減流。考量到該聚料 的流率落在250 - 2,50〇1111/111丨11範圍内。 該壓盤202 (且因此該拋光板204)旋轉速度可漸升 至約40-70rpm，而同時該拋光夾頭206 (且因而該施體 半導體晶片120)旋轉速度可漸升至約15-25rpm。該下壓 力度（將該施體半導體晶片120及該拋光板204按壓合併的 壓力）可漸升至約10-20psi的中度位準，像是16psi。開 始階段可持續約3 0秒。 099140676 表單編號A0101 第23頁/共45頁 1003160543-0 201207921 [0061] [0062] [0063] [0064] 099140676 前述之開始部份可無瑕地移轉至顯著時段長度（即如 約1 8 0 〇秒）的材料移除階段。例如，這可代表利用一些在 前述開始階段中所說明之處理設定而進行的”第一，，拋 光步驟。 其次’進行一浸潤步驟，其中該2 0 4及該施體半導體 晶片120繼續旋轉並接觸，然中止拋光漿料的施用而另為 將去離子水質施用於該拋光板204。該去離子水質的流率 可為按約5600 ml/min的數階。而相較於先前的拋光步 驟，在此項浸潤階段過程中該下壓力度可顯著降低。例 如，將該施體半導體晶片120及該拋光板204按壓合併的 壓力可位於每平方英吋約1磅之間，像是約2psi。該抛光 板204和該施體半導體晶片120的旋轉速度可分別地維持 在約5〇-70rpm以及約15-25rpm。藉由範例，此項浸潤 步驟可進行約10-20秒，像是約15秒。 在次一或第二拋光步驟中，該下壓力度相對於先前 的拋光步驟可為降低（像是減至約12psi)。該拋光板2〇4 和該施體半導體晶片120的旋轉速度可分別維持在約 50-70rpm以及約15-25rpm。在此項抛光步驟裡，可運 用與先前拋光步驟中相同的膠體二氧化矽漿料。藉由^ 例，此項拋光步驟可進行約180秒。 接下來’可進行大致類似於早先浸潤步驟的另〜* 潤步驟。該拋光板204及該施體半導體晶片12〇繼續旋轉 且接觸’同時對該拋光板204施用以去離子水質。即如先 前的浸潤步驟般，在此項浸潤步驟過程中，該下堡力声 可相較於先前拋光步驟而顯著地降低，像是減至約2 表單編號A0101 第24頁/共45頁 ^03160543-0 201207921 [0065] ❹
[0066] G
[0067] 099140676 。藉由範例，此項浸潤步驟亦可進行約15和。 其次，進行第三拋光步驟。該下壓力度相較於先前 的浸潤步驟有所加大，像是增至约3叫。此項抛光步驟 可被視為是完工拋光步驟，其中會更換漿料的類型。尤 其，該抛光板204藉由膠體二氧化石夕黎料所濕化並且飽和 於約1，000 inl/min，此漿料平均顆粒大小約為 30-40rm (像是35mn);重量5%為训2，重量以為％^ ，重量1%為纖維素並且重量93%為去離子水質。pH可位於 10-11的範圍内，像是約10. 8 ^該漿料以去離子水稀釋 40 : 1藉此產生如所調配混合物。適當的聚料產品可自 Glanzox購獲’零件代號為3950膠體二氧化矽拋光漿料 。該拋光板204和該施體半導體晶片120的旋轉速度可分 別地維持在約50-70rpm以及約15-25rpm。此項拋光步 驟可進行約180秒。 接下來，可進行大致類似於早先浸潤步驟的另一浸 潤步驟。該拋光板204及該施體半導體晶片120繼續旋轉 且接觸，同時對該拋光板204施用以去離子水質。即如先 前的浸潤步驟般，在此項浸潤步驟過程中，該下壓力度 玎相較於先前拋光步驟而顯著地降低，像是減至約2psi 。此項浸潤步驟可進行約15秒。 可視需要運用額外的處理階段俾進一步進行邊緣倒 角。例如，可進行另一項浸潤步驟間距，其中：（〇該間 距可持續約50-70秒（像是60秒）’（ii)將該施體半導體 晶片120及該拋光板204按壓併合的壓力是在每平方英吋 約1磅之間，（iii)該拋光板204及該施體半導體晶片120 表單编號A0101 第25頁/共45頁 1003160543-0 201207921 的旋轉速度位於約25-45rpm之間（像是35rpm)，以及 (i v )該浸潤流體係一浸潤介質。該浸潤介質可包含第二 化學物（即如具約1 〇. 8的pH )，其中含有用以降低該晶片 12 0與該拋光板2 〇 4間之表面張力的化學成分。此項化學 物可令該晶片120鈍化而產生可導至下游潔淨處理的親水 性表面。藉由範例’可運用由Rohm_Haas Eiectronic
Materials CMP Incorporated所製造而在去離子水質 中以二氧化矽，異丙醇和乙二醇所組成的R〇delene浸潤 介質。最終浸潤步驟可按下列方式進行，其中：（i)該間 距可持續約10秒左右，（ii)將該施體半導體晶片12〇及 該拋光板204按壓併合的壓力降至最低，（iH)該拋光板 204及該施體半導體晶片12〇的旋轉速度位於約25_45rpm 之間，以及（iv)該浸潤流體為水質。 [0068] [0069] 現參照圖12A，此圖為該施體半導體晶片12〇之環週 邊緣120A，120B的近距離視圖。該等邊緣12〇A，12〇B 含有經廓形，圓化倒角以及圓化角落12〇D。該施體半導 體晶片120上之邊緣倒角的相對寬度W1非常寬廣而含有許 多牛頓環。即如在後文範例中所將展示者，此寬度W1& 起由替代性CMP處理參數所獲得的邊緣倒角寬度碟為顯著 較寬。 範例2 本範例係欲以說明一種相較於範例丨為相反極端情 況，其中可調整拋光時段長度，漿料類型及下壓力度的 CMP參數以產生非常陡深的邊緣倒角。應注意，在本範例 裡，並未運用利用背壓，真空等的施體半導體晶片12〇受 099140676 表單編號A0101 第26頁/共45頁 1003160543-0 201207921 [0070] Ο [0071]
G 099140676 控撓曲。 在本範例裡可運用與範例1中所使用者相同的拋光板 204 ’然使用不同的拋光漿料。尤其，該拋光板204是藉 由氣相二氧化矽漿料所濕化並且飽和於約500 ml/min， 此水料平均顆粒大小約為100nm ;稀釋條件（當配佈於該 平板204上時）為重量約12%為Si〇2，重量1%為K0H，重量 87%為去離子水質；並且pH約為11. 0。適當的漿料產品 可自Fujimi購獲，零件代號為pL4219氣相拋光漿料。而 在所有其他方面則是使用與範例1相同的，，坡昇，，程序。 然後’該坡昇程序移轉至約12〇秒的第一拋光步驟（比起 範例顯著地較短）。該拋光步驟隨後為浸潤步驟，其中該 等處理參數是與範例1者相同。 在次一或第二拋光步驟中，該下壓力度相對於先前 的抛光步驟為降低（像是減至約8pSi) ^該拋光板204和 該施體半導體晶片120的旋轉速度分別地維持在約 50-70rpm以及約15-25rpm。在此項拋光步驟中可利用 膠體二氡化矽漿料，此漿料平均顆粒大小約為6〇_8〇nm (像是70nm)，重量50%為Si02且重量50%為去離子水質 ，同時pH位於8. 0-9.0的範圍内。該漿料以去離子水稀 釋20 : 1藉此產生”如所調配”混合物.適當的漿料產品 可自Nalco購獲，零件代號為2360膠體二氧化梦抛光衆 料。藉由範例，此項拋光步驟進行約210秒，隨後進行另 一具有與先前浸潤步驟相同之處理參數的浸潤步驟。 其次，進行第二拋光步驟。該下壓力度相較於先前 的拋光步驟被進一步降減’像是減至約3psi。在本項拋 表單編號A0101 第27頁/共45頁 [0072] 201207921 光步驟裡，漿料類型被更改為1，000 ml/min膠體二氧 化矽漿料，此漿料平均顆粒大小約為30-40nm (像是 35nm);重量5%為Si〇2，重量1%為NH4〇H，重量1%為纖 維素而重量93%為去離子水質的混合物；並且pH為10. 8 。該漿料以去離子水稀釋40 : 1以產生如所調配混合物。 記得此漿料產品可為自Glanzox購獲，零件代號為3950 膠體二氧化矽拋光漿料。該拋光板204和該施體半導體晶 片1 2 0的旋轉速度分別地維持在約6 0 rpm以及約2 0 r pm。 此項拋光步驟進行約30秒（顯著地短於範例1)，並且隨後 進行另一具有與先前浸潤步驟相同之處理參數的浸潤步 驟。 [0073] [0074] [0075] 亦可進行如範例1所述的額外處理階段俾進一步進行 邊緣倒角。 現參照圖12B，此圖為該施體半導體晶片120之環週 邊緣120A，120B的近距離視圖。該等邊緣120A，120B 含有經廓形，圓化倒角以及圓化角落120D。該施體半導 體晶片120上之邊緣倒角的相對寬度W2非常狭窄而含有相 當少的牛頓環（相較於圖12A的寬度W1)。範例1及範例2 的結果顯示可藉由控制各種CMP處理參數以在邊緣倒角之 特徵上達到顯著的差異。 範例3 本範例包含兩個部份而欲說明單以漿料選擇對於邊 緣倒角之特徵所能產生的效果。在本實驗的各個部份中 會進行相同的坡昇，拋光及浸潤步驟，而唯一差別為本 實驗之各個部份裡的漿料選擇。 099140676 表單編號A0101 第28頁/共45頁 1003160543-0 201207921 [0076] Ο [0077] 在本範例的兩者部份裡，可運用與範例丨中所使用者 相同的拋光板2〇4。然而，在本實驗的第—部份裡，該拋 、’板2 04疋藉由氣相一乳化石夕聚料所濕化並且飽和於約 5()〇 ml/min，此漿料平均顆粒大小約為1〇〇nm ;豨釋條 件（當配佈於該平板2〇4上時）為重量約12%為si〇2，重量 1%為KOH，重量87%為去離子水質；並且pH約為11(^記 知適田的漿料產品可自Fujimi購獲，零件代號為pL4219 氣相抛光n而在所有其他方面則是使用與範例】相同 的坡昇程序。然後，該坡昇程序移轉至約300秒的第 一拋光步驟（比起範例顯著地較短），隨後為約30秒的浸 潤步驟。 叫仕本實驗的第二部份中 Ο [0078] ，·" · ％抛元板是藉由膠體 二氧化石夕紫料所濕化並飽和於約5〇〇mi/min，此浆料平 均顆粒大小約為H (像是7Gnin)，重量⑽為si〇 且重量5〇%為去離子水質，同時PH位於11.5-12.5的範^ 内。該⑽核去離子水稀獅：1#此產生如所調配混合 物。適當的漿料產品可自Nal⑶購獲，零件代號為2358 膠體二氧切抛光漿料1在所有其他方面則是使用與 範例1相同的，，坡昇”程序。然後，該坡昇程序移轉至約 300秒的第-拋光步驟’隨後為浸潤步驟。 在本實驗各個部份裡所獲得的邊緣倒角特徵存在有 顯者差別。尤其，相較於利用第1料的尖銳特徵，可 利用第二漿料以獲得相當緩進，滾轉的邊緣倒角特徵。 因此’在本範例裡，既已展現藉由改變⑽心入不同 的顆粒類型U-漿料的氣相二氧切相對於第二聚料的 099140676 表單編號A0101 第29頁/共45頁 1003160543-0 201207921 膠體二氧化矽），不同的顆粒大小（第一漿料的l〇〇nm及第 二漿料的75nm)以及不同的濃度（第一漿料的12%相對於 第二漿料的低於2% ’在各個條件下係經稀釋且混合），即 可獲得不同的倒角特徵。 [0079]範例 4 本範例亦包含兩個部份而欲說明單以拋光板選擇對 於邊緣倒角之特徵所能產生的效果。在本實驗的各個部 份中會進行相同的坡昇’拋光及浸潤步驟，而唯一差別 為本實驗之各個部份裡的拋光板選擇。在本實驗的第一 部份裡是選定軟性，適順的拋光板（像是SUBA 500，此 者具有8-12%範圍的可壓縮性且無溝槽）。在本實驗的第 二部份裡則是選定相對無可壓縮，硬性且溝槽化的存料 移除板，像是SDBA 840拋光板（此者具有1-4%範圍的可 壓縮性，21mm X 21πππ χγ溝槽化以及lmm溝槽深度）。 其他的CMP處理參數保持為固定。在本實驗各個部份裡所 獲得的邊緣倒角特徵存在有顯著差別。尤其，相較於利 用第二拋光板的尖銳特徵，可利用第一拋光板以獲得相 當緩進，滾轉的邊緣倒角特徵。這些特徵可如圖13A及 13B所示，其中圖13A半導體晶片120上之邊緣倒角的寬 度W3顯著地較圖13B半導體晶片12〇上之邊緣倒角的寬度 W4為寬。故而在這些範例裡既已展現藉由將該拋光板204 改變為較硬，較無可壓縮性的表面（含有溝槽），即可令 倒角尺寸遠為更陡深且更狹窄。 [0080]範例 5 即如前述，在替代性具體實施例裡，可移除由水導 099140676 表單編號A0101 第3〇頁/共45頁 1003160543-0 201207921 1丨式雷射劃切製程所引生的熔渣112並且獲得所欲倒角而 無須進行CMP製程。針對於此而提供本項預示性範例，其 中可利用任何適當技術以令該施體半導體晶片12〇承受於 挽曲處理。藉由範例，可利用圖9設備200的真空可控制 夾器206以提供該撓曲作業。然而，任何類型的拋光背景 條件皆可運用，像是前述多項CMP製程的一或更多者，或 者非CMP製程（像是機械性拋光製程），藉以按所偏好方式 Ο [0081] 對該施體半導體晶片10的邊緣120Α，120Β等進行拋光俾 獲致倒角結果。 範例6 在本範例裡，可運用該施體半導體晶片12〇的機械撓 曲以及CMP製程參數變化兩者以獲得所欲邊緣倒角和炫逢 移除。 [0082] ❹ 在本範例裡是運用一存料拋光板204(像是SUBA 500板）並且運用與範例1中所使用者相同的拋光漿料。 下壓力度被定為約3_7psi的位準，像是約5psi。真空 被設定為約〇與-3psi之間，像是—lpsi，並且背壓被設 定為約l-3Psi之間，像是約2psi。真空設定點（並且可 能該背壓設定點）貢獻於該施體半導體晶片120的所欲撓 曲、果其中該晶片i20的中央區域為内凹，即如圖1〇所 示者’並且該等邊緣12GA，12GB等可朝向該拋光板204 而顯出’亦可運用範例1中所使用的其他製程參數。第-拋光步驟持續約8分鐘，隨後為浸潤步驟（具有與先前浸 潤步驟相類似的製程參數）。在次一或第二抛光步驟裡， 所有象程參數都維持相同，除真空被降減至約Opsi以外 099140676 表單編號A0101 第31頁/共45頁 1003160543-0 201207921 。接著進H潤步驟’其中該下壓力度相較於先前拋 光步驟會被顯著地降低（每平方英11寸約1 _ 3傍之門，像是 約2psi) m持在約Gpsi處’並且背壓略微地提高 ，像是提升至約2. 5psi。此項浸潤步驟可進行約⑽秒。 然後進行第三拋光步驟’其中下壓力度提高至約5psi。 真空回升至先前拋光步驟的位準’像是回至約_lpsi。背 壓相較於先前的浸潤步驟亦略微地降低，像是回到約 2psi。接下來是進行大致類似於早先浸潤步驟的另一浸 潤步驟。 [0083] [0084] [0085] 現參照圖14，此圖係在利用撓曲及前述αρ製程進 行處理之後於該晶片存料110圓形物件中所構成之直線通 道的白光干涉儀影像。即如圖示，因水導引式雷射劃切 製程所引生的熔渣112已然消失，並可顯見所欲倒角。 本揭具體實施例雖既已參照於特定特徵和器具所描 述，然應瞭解該等具體實施例僅為說明所欲原理與應用 項目。因此，應瞭解確能對該等示範性具體實施例進行 無數修改並可設計其他排置，而不致悖離後載申請專利 範圍所定義的本發明精神及範嘴。 【圖式簡單說明】 為了列舉本發明各項目的，顯示於附圖中為優先形 式，不過人們瞭解本發明並不受限於所顯示之精確排列 及骏置。 圖1係一簡化側視圖，其中說明根據本揭—或更多具 體實施例之SOG元件的結構； 099140676 表草鵪號A0101 第32頁/共45頁 1003160543-0 [0086] 201207921 [0087] [0088] [0089] [0090]
[0091] [0092] [0093] ❹ [0094] [0095] 圖2係一根據本揭一或更多具體實施例用於生產長方 形施體半導體晶片之圓形存料錠塊的末端視圖； 圖3說明在利用水導引式雷射劃切所切割之長方形施 體半導體晶片邊緣處的熔渣之非所樂見特徵； 圖4說明長方形施體半導體晶片的一些所欲邊緣及角 落特徵，亦即環週邊緣係透過倒角處理所圓化（其中可利 用牛頓環來識別該倒角處理的特徵）； 圖5-7為簡化略圖，其中說明利用本揭所述用以生產 圖1中SOG元件之製程所構成的中介結構； 圖8係一說明重用施體半導體晶片以構成多個圖1之 SOG元件的簡化圖式； 圖9係一根據本揭一或更多具體實施例適用於執行 CMP製程之設備物件的略圖； 圖10係一略圖，其中顯示用以在圖9所示之設備裡固 持該施體半導體晶片之夾器或夾頭的一些特徵； 圖11係一略圖，其中說明適於運用在圖9所示設備之 拋光板的一些所欲特徵； 圖12A及12B說明兩個，利用圖9所示設備，回應於 不同拋光製程（漿料，時段長度和下壓力度有所變化）所 生產之長方形施體半導體晶片的邊緣及角落特徵； 圖13A及13B說明兩個，利用圖9所示設備，回應於 不同拋光板所生產之長方形施體半導體晶片的邊緣及角 落特徵；以及 099140676 表單編號A0101 第33頁/共45頁 1003160543-0 [0096] 201207921 [0097] [0098] 圖14說明既已利用晶片撓曲以及關聯於一或更多本 揭具體實施例之拋光製程控制兩者所拋光的長方形施體 半導體晶片之所欲邊緣特徵。 【主要元件符號說明】 SOG結構100 ;基板102 ;半導體層1〇4 ;晶片存 料110;熔渣112;施體半導體晶片12〇;邊緣12〇a ’ 120B，120E ;角落 120C，120D ;黏接表面 121 ;劈 裂表面121A;剝離層122;剝離層122A，122B， 122C，122D ;弱化範圍126 ; CMP處理系統200 ;拋光 壓盤202，拋光板204 ;夾頭206 ;旋轉轴208 ;旋轉 單元210 ;流體212 ;漿料來源214 ;表面220 ;通 道222 ;硬固體塊230 ;模板232 ;真空構件234。 099140676 表單編號A0101 第34頁/共45頁 1003160543-0 201207921 專利案號：099140676 智專收字第1003160543-0 11IWI1HI111I1III1· 曰期：100年05月09日 DTD版本：1. 0.2 發明真利說明書 ※申請案號：099140676 ※I P C分類： ※申請曰：ψι, η. < 一、發明名稱： 使用化學機械拋光半導體晶片邊圓截角之方法
METHODS AND APPARATUS FOR EDGE CHAMFERING OF SEMICONDUCTOR WAFERS USING CHEMICAL MECHANICAL POLISHING 〇 二、中文發明摘要： 茲揭示用以處理施體半導體晶片之邊緣局部的方法及 設備，包含控制化學機械拋光參數以達到該施體半導體晶片 的邊緣倒角；以及，另替地或另增地，撓曲該施體半導體晶 片以呈現内凹組態，其中該者的邊緣局部相較於其中央表面 區域可為顯出，使得該施體半導體晶片的所顯出邊緣局部可 按靠於拋光表面而偏好地予以拋光，藉此達到倒角結果。 〇 三、英文發明摘要：
Methods and apparatus for processing edge portions of a donor semiconductor wafer include controlling chemical mechanical polishing parameters to achieve chamfering of the edges of the donor semiconductor waferD and alternatively or additionally flexing the donor semiconductor wafer to present a concave configuration, where edge por-tions thereof are pronounced as compared to a central surface area thereof, such that the pronounced edge portions of the donor semiconductor wafer are preferentially polished against a polishing surface in order to achieve the chamfering. 099140676 表單編號A0101 第1頁/共45頁 1003160543-0

Claims (1)

  1. 201207921 6 .如申請專利範圍第3項所述之方法，其中該拋光表面含有 拋光板及拋光漿料。 7 .如申請專利範圍第6項所述之方法，進一步包含選定一或 更多拋光條件參數以進行邊緣倒角處理。 8.如申請專利範圍第7項所述之方法，其中該等一或更多參 數是自含有如下項目之群組中所選出：拋光板類型，拋光 漿料類型，拋光時段長度，以及該施體半導體晶片與該拋 光板之間的壓力。 099140676 表單編號A0101 第36頁/共45頁 1003160543-0 201207921 八、圖式· 104
    102
    1/9圖1 100
    099140676 表單編號A0101 第37頁/共45頁 1003160543-0
TW099140676A 2009-11-30 2010-11-25 Methods and apparatus for edge chamfering of semiconductor wafers using chemical mechanical polishing TW201207921A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/627,306 US8562849B2 (en) 2009-11-30 2009-11-30 Methods and apparatus for edge chamfering of semiconductor wafers using chemical mechanical polishing

Publications (1)

Publication Number Publication Date
TW201207921A true TW201207921A (en) 2012-02-16

Family

ID=43927996

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099140676A TW201207921A (en) 2009-11-30 2010-11-25 Methods and apparatus for edge chamfering of semiconductor wafers using chemical mechanical polishing

Country Status (7)

Country Link
US (1) US8562849B2 (zh)
EP (1) EP2507821A2 (zh)
JP (1) JP2013512584A (zh)
KR (1) KR20120109536A (zh)
CN (1) CN102640265A (zh)
TW (1) TW201207921A (zh)
WO (1) WO2011066491A2 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI614105B (zh) * 2012-05-02 2018-02-11 Ｍｅｍｃ新加坡有限公司 用於鑄錠硏磨之系統及方法
TWI781801B (zh) * 2020-12-21 2022-10-21 日商Ｊｘ金屬股份有限公司 磷化銦基板、磷化銦基板之製造方法及半導體磊晶晶圓

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6076011B2 (ja) * 2012-02-09 2017-02-08 東京エレクトロン株式会社 基板処理ブラシ及び基板処理装置
CN103878678A (zh) * 2012-12-20 2014-06-25 上海华虹宏力半导体制造有限公司 一种晶圆研磨抛光方法
TWI603391B (zh) * 2013-12-02 2017-10-21 光環科技股份有限公司 半導體晶片之雷射切割方法
DE102015008037A1 (de) * 2015-06-23 2016-12-29 Siltectra Gmbh Verfahren zum Führen eines Risses im Randbereich eines Spendersubstrats
KR102491875B1 (ko) 2015-11-26 2023-01-27 삼성디스플레이 주식회사 디스플레이 장치
JP6406238B2 (ja) * 2015-12-18 2018-10-17 株式会社Sumco ウェーハ研磨方法および研磨装置
DE102017007586A1 (de) * 2017-08-11 2019-02-14 Siltectra Gmbh Fertigungsanlage zum Abtrennen von Wafern von Spendersubstraten
WO2019083956A1 (en) * 2017-10-24 2019-05-02 1366 Technologies Inc. SEMICONDUCTOR SLICES LONGER THAN STANDARD SQUARE IN INDUSTRY
US20210394331A1 (en) * 2020-06-17 2021-12-23 Globalwafers Co., Ltd. Semiconductor substrate polishing with polishing pad temperature control

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5214261A (en) * 1990-09-10 1993-05-25 Rockwell International Corporation Method and apparatus for dicing semiconductor substrates using an excimer laser beam
US5769692A (en) 1996-12-23 1998-06-23 Lsi Logic Corporation On the use of non-spherical carriers for substrate chemi-mechanical polishing
US6664503B1 (en) * 1999-09-07 2003-12-16 Asahi Glass Company, Ltd. Method for manufacturing a magnetic disk
US6795274B1 (en) * 1999-09-07 2004-09-21 Asahi Glass Company, Ltd. Method for manufacturing a substantially circular substrate by utilizing scribing
JP3119358B1 (ja) 1999-10-18 2000-12-18 株式会社石井表記 半導体ウエハーのエッジ研磨装置
JP3943782B2 (ja) * 1999-11-29 2007-07-11 信越半導体株式会社 剥離ウエーハの再生処理方法及び再生処理された剥離ウエーハ
US6315649B1 (en) * 1999-11-30 2001-11-13 Taiwan Semiconductor Manufacturing Company Ltd Wafer mounting plate for a polishing apparatus and method of using
EP1306891A4 (en) 2000-07-10 2007-05-23 Shinetsu Handotai Kk MIRROR BROWN WARP, MIRROR BAG AND MIRROR BAG MACHINE AND METHOD
US6592434B1 (en) 2000-11-16 2003-07-15 Motorola, Inc. Wafer carrier and method of material removal from a semiconductor wafer
US6887136B2 (en) 2001-05-09 2005-05-03 Applied Materials, Inc. Apparatus and methods for multi-step chemical mechanical polishing
US6635847B2 (en) * 2001-07-31 2003-10-21 Siemens Automotive Corporation Method of forming orifices and chamfers by collimated and non-collimated light
JP2003209075A (ja) 2002-01-15 2003-07-25 Speedfam Co Ltd ウェハエッジ研磨システム及びウェハエッジ研磨制御方法
JP4192482B2 (ja) 2002-03-22 2008-12-10 株式会社Ｓｕｍｃｏ シリコンウェーハの製造方法
JP2004149582A (ja) 2002-10-29 2004-05-27 Tatsumori:Kk 研磨剤及びラッピング方法
JP2004186226A (ja) 2002-11-29 2004-07-02 Shin Etsu Handotai Co Ltd Ｓｏｉウエーハの製造方法
US7176528B2 (en) 2003-02-18 2007-02-13 Corning Incorporated Glass-based SOI structures
US7087529B2 (en) 2003-10-02 2006-08-08 Amcol International Corporation Chemical-mechanical polishing (CMP) slurry and method of planarizing surfaces
US7268051B2 (en) 2005-08-26 2007-09-11 Corning Incorporated Semiconductor on glass insulator with deposited barrier layer
US7781309B2 (en) * 2005-12-22 2010-08-24 Sumco Corporation Method for manufacturing direct bonded SOI wafer and direct bonded SOI wafer manufactured by the method
US7510974B2 (en) 2006-05-05 2009-03-31 United Microelectronics Corp. CMP process
DE102006053942A1 (de) 2006-11-15 2008-05-21 Siltronic Ag Verfahren zum Regenerieren einer Donor-Halbleiterscheibe und nach dem Verfahren herstellbare Donor-Halbleiterscheibe
KR100839355B1 (ko) 2006-11-28 2008-06-19 삼성전자주식회사 기판의 재생 방법
US20090061593A1 (en) 2007-08-28 2009-03-05 Kishor Purushottam Gadkaree Semiconductor Wafer Re-Use in an Exfoliation Process Using Heat Treatment
US8377825B2 (en) 2009-10-30 2013-02-19 Corning Incorporated Semiconductor wafer re-use using chemical mechanical polishing

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI614105B (zh) * 2012-05-02 2018-02-11 Ｍｅｍｃ新加坡有限公司 用於鑄錠硏磨之系統及方法
TWI781801B (zh) * 2020-12-21 2022-10-21 日商Ｊｘ金屬股份有限公司 磷化銦基板、磷化銦基板之製造方法及半導體磊晶晶圓

Also Published As

Publication number Publication date
KR20120109536A (ko) 2012-10-08
EP2507821A2 (en) 2012-10-10
WO2011066491A3 (en) 2012-03-29
US8562849B2 (en) 2013-10-22
JP2013512584A (ja) 2013-04-11
WO2011066491A2 (en) 2011-06-03
US20110130002A1 (en) 2011-06-02
CN102640265A (zh) 2012-08-15

Similar Documents

Publication Publication Date Title
TW201207921A (en) Methods and apparatus for edge chamfering of semiconductor wafers using chemical mechanical polishing
JP5953645B2 (ja) 半導体基板の切断方法及び半導体基板の切断装置
US8377825B2 (en) Semiconductor wafer re-use using chemical mechanical polishing
JP2007165769A (ja) 貼り合わせ基板の製造方法
JP5028845B2 (ja) 貼り合わせウェーハ及びその製造方法
JP2019012849A (ja) ウェハ加工方法及びウェハ加工システム
JP6081006B2 (ja) ウェハ割断方法及びウェハ割断装置
JPH0897111A (ja) Ｓｏｉ基板の製造方法
JP6327490B2 (ja) ウェハ加工装置及びウェハ加工方法
JP5803049B2 (ja) 半導体基板の切断方法
JP6128666B2 (ja) 半導体基板の割断方法及び割断装置
JP6593663B2 (ja) ウェハ加工方法及びウェハ加工システム
JP6081008B2 (ja) ウェハ加工装置及びウェハ加工方法
JP2019169719A (ja) レーザ加工システム
JP6081005B2 (ja) 研削・研磨装置及び研削・研磨方法
JP2020025142A (ja) 抗折強度の高いチップを得るためのウェーハ加工装置及びウェーハ加工方法
JP7417837B2 (ja) 亀裂進展装置及び亀裂進展方法
JP6653943B1 (ja) 抗折強度の高いチップを得る半導体ウェーハのレーザ加工装置
JP2017092503A (ja) ウェハ分割システム及びウェハ分割方法
JP6197970B2 (ja) 分割起点形成方法及び分割起点形成装置
JP2007243038A (ja) 貼り合わせウェーハ及びその製造方法
JP6103739B2 (ja) ウェーハ加工方法及びウェーハ加工装置
JP5900811B2 (ja) 半導体基板の割断方法
JP2020181987A (ja) 研削装置及び研削方法
JP2020174198A (ja) 研削装置及び研削方法