TW201123008A - Method and apparatus for performing a shift and exclusive or operation in a single instruction - Google Patents

Method and apparatus for performing a shift and exclusive or operation in a single instruction Download PDF

Info

Publication number
TW201123008A
TW201123008A TW099138315A TW99138315A TW201123008A TW 201123008 A TW201123008 A TW 201123008A TW 099138315 A TW099138315 A TW 099138315A TW 99138315 A TW99138315 A TW 99138315A TW 201123008 A TW201123008 A TW 201123008A
Authority
TW
Taiwan
Prior art keywords
value
shift
shifted
processor
data
Prior art date
Application number
TW099138315A
Other languages
English (en)
Other versions
TWI531969B (zh
Inventor
Vinodh Gopal
James D Guilford
Erdinc Ozturk
Wajdi K Feghali
Gilbert M Wolrich
Martin G Dixon
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of TW201123008A publication Critical patent/TW201123008A/zh
Application granted granted Critical
Publication of TWI531969B publication Critical patent/TWI531969B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30145—Instruction analysis, e.g. decoding, instruction word fields
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline, look ahead
    • G06F9/3885—Concurrent instruction execution, e.g. pipeline, look ahead using a plurality of independent parallel functional units
    • G06F9/3893—Concurrent instruction execution, e.g. pipeline, look ahead using a plurality of independent parallel functional units controlled in tandem, e.g. multiplier-accumulator
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
    • G06F9/3001—Arithmetic instructions
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
    • G06F9/30029—Logical and Boolean instructions, e.g. XOR, NOT
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
    • G06F9/30032—Movement instructions, e.g. MOVE, SHIFT, ROTATE, SHUFFLE
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
    • G06F9/30036—Instructions to perform operations on packed data, e.g. vector, tile or matrix operations
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30145—Instruction analysis, e.g. decoding, instruction word fields
    • G06F9/3016—Decoding the operand specifier, e.g. specifier format
    • G06F9/30167—Decoding the operand specifier, e.g. specifier format of immediate specifier, e.g. constants
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline, look ahead
    • G06F9/3802—Instruction prefetching
    • G06F9/3816—Instruction alignment, e.g. cache line crossing

Description

201123008 六、發明說明： I：發明戶斤屬之技術領域3 發明領域 本揭示係有關電腦處理領域。更明確言之，實施例係 有關一種執行移位及互斥或(XOR)運算之指令。 L先前技捕5" 3 發明背景 單一指令多重資料（SIMD)指令可用於多項應用用以並 列處理眾多資料元（緊縮資料）。串列執行運算，諸如移位運 算及互斥或(XOR)運算可能減低效能。 【發明内容】 . 依據本發明之一實施例，係特地提出一種處理器，其 包含用以執行移位及互斥或指令之邏輯組件，其中一第一 值係移位一第一移位量，及所移位值係與一第二值執行互 斥或運算。 圖式簡單說明 本發明係藉附圖中之各圖舉例說明但非限制性。 第1A圖為依據本發明之一個實施例使用一種處理器其 包括執行單元來執行移位及互斥或運算指令之一電腦系統 之方塊圖； 第1B圖為根據本發明之另一個實施例之另一電腦系統 實例之方塊圖； 第1C圖為根據本發明之又另一個實施例之又另一電腦 系統實例之方塊圖； 201123008 第2圖為依據本發明之一個實施例用於包括邏輯電路 來執行移位及互斥或運算之一種處理器之顯微架構之方塊圖 第3 A圖顯示依據本發明之一個實施例於多媒體暫存器 之多種緊縮資料類型表示型態； ° 第3B圖顯示依據另一個實施例之緊縮資料類型； 第3 C圖顯示依據本發明之一個實施例於多媒體暫存器 中之多種標符號的及未標符號的緊縮資料類型表示型熊Π 第3D圖顯示運算編碼(opcode)格式之一個實施例. 第3E圖顯示另一個運算編碼格式； 第3F圖顯示又另一個運算編碼格式； 第4圖為依據本發明執行指令之邏輯電路之一 ., M耳方& 例之方塊圖。 第5圖為欲結合一個貫施例執行之運算之流程圖 I：實施方式3 較佳實施例之詳細說明 後文說明描述-種在處理裝置、電腦系統、或軟體程 式内部執行移位及互斥或運算之技術1敎說明，列舉 眾多特^細節諸如處理器類型、_架構狀況、事件、了 可機制等來提供更完整瞭解本發明。㈣諳技#人士須= 解可不含此等特定細節而實施本發明之實施例n二 干眾所周知之結構、電料並未顯示其細節來避免不必^ 的遮掩本發明之實施例。 要 ’但其它實施例 。本發明之相同 雖然後文實施例係參考處理器做說明 可應用於其它類型之積體電路及邏輯裝置 201123008 及教不谷易應料可自較高管線產出 獲益的電路或半導體元件類型。本發明之教-良效能而 f料運算之任-種處理器«ϋ。但本發=應用於執 未限於執行256位元、128位元、64位元 貧施例並 元f料運算之處理器或機器，而可應用於其中^或::位 縮貝料之任-種處理n及機ϋ。 <要運异緊 雖然後文實㈣述於執行單元 理運算及分布，但本發明之 電路上下文之處 體之軟體達成。於一個實施例實體媒 執行指令具體實施。指令可用來造成通用目=於機器可 =!器其係以指令程式規劃來執行本發 本發明之貫施例可提供電腦程式產品或軟體之^驟。 電腦可讀取媒體，其上儲存有指令而可=括機器或 (或其它電子裝置）來執行依據本發明之方法。^規劃電腦 之步驟可藉含有有線邏輯電路之特定硬體組件執行=明 各步驟’或藉已程式規劃電腦組件及客製化硬㈣仃 =組f。此等軟體可儲存於系統之記憶體。_，代= 可透過網路或縣何其它電腦可讀取㈣分布。 - :此電腦可讀取媒體可包括可藉機器(例如電腦一 取形式而儲存或傳輸資訊之任—種貝 限於軟碟、光碟、雷射光碟、光碟唯讀記憶 及磁光碟、唯讀記憶體(職）、隨機存取記憶體(RAM)、 可抹除可㈣唯敎m(eprqm)、魏可_可程 讀記憶體(EEPROM)、磁卡或光卡、快閃記憶體、透過網際 201123008 網路傳輸、傳播信號(例如載波、紅外線信號、數位信號等） 之電形式、光形式、聲形式或其它形式等。如此，電腦可 讀取媒體包括適合用來以機器（例如電腦）可讀取形式储存 或傳輸電子指令或資訊之任何類型媒體/機器可讀取媒 體。此外’本發明也可下載為電腦程式產品。如此，程式 可自遠端電腦（例如伺服器）移轉至發出請求的電腦（例如客 戶端）。程式的移轉可透過通訊鏈路(例如數據機、網路連結 等)於載波或其它傳播媒體具體實施的電、光、聲或其它資 料信號形式進行。 設計可通過多個階段自形成模擬至製造。表示設計的 資料可表示以多種方式設計。首先，如同可用於模擬，硬 體可藉硬體描述語言或其它功能描述語言表示。此外，帶 有邏輯閘及/或電晶體閘之電路位準模型可於設計過程的 某個階段製造。此外，於某些階段，大部分設計達到可在 硬體模型中表示各種裝置之實體位置的資料位準。於使用 習知半導體製造技術之情況下’表示硬體模型之資料可為 對用來製造積體電路之遮罩於不同遮罩層所存在的各項結 構特徵的資料。於該設計之任一種表示型態，資料可以機 器可讀取媒體形式儲存。經調變的或以其它方式產生來傳 輪此等資訊之電波或光波、記憶體或磁性或光學儲存襞置 諸如碟片可為機器可讀取媒體。任一種此等媒體皆可「攜 載」或「指示」設計或軟體資訊。當指示或搞載碼或設計 的電載波係傳輸至電氣信號執行拷貝、緩 做—。如此，通訊服務提供業者:網:= 201123008 業者可具體實施本發明之技術做出物件（栽波)之拷貝。 於新穎處理器，使用多種不同執行單元來處理及執行 多種碼及指令。並非全部指令的形成皆為相等，某些指令 較快速完成，而其它指令需要大量的時鐘週期來完成。指 令之輸出量愈快速，則處理器之總體效能愈佳。可優異地 儘可能快速執行多項指令。此外，有某些指令其具有較大 複雜度’而彳尤執行時間及處理貝源而言需要更大量。舉 例S之，有浮點指令、載入/儲存運箅、資料移動等。 隨著愈來愈多電腦系統用於網際網路及多媒體應用， 隨著時間的經過已經導入額外處理器支援。舉例言之，單 一指令、多資料（SIMD)整數/浮點指令及串流811^0擴充 (SSE)為減少執行特定程式工作所需指令總數的指令，而其 又可減低功率消耗。藉由於多個資料元並列運算，此等指 令可加速軟體效能。結果，於包括視訊、語音、及影像/照 片處理之寬廣應用範圍可達成效能增益。SIMD指令於微處 理器及類似類型之邏輯電路的實施通常涉及多項議題。此 外，SIMD運算的複雜度經常導致需要額外電路來正確處理 及運算資料。 目前無法利用SIMD移位及互斥或(XOR)指令。依據本 發明之實施例，不存在有SIMD移位及X〇R指令，可能需要 大量指令及資料暫存器來於諸如音訊/視訊/圖形壓縮、處理 及操控等應用上達成相同結果。如此，依據本發明實施例 之至少一種移位及XOR指令可減少代碼額外運算資料負載 及資源需求。本發明之實施例提供一種將移位及X〇R運算 201123008 實施為使用SIMD相關硬體之演繹法則。目前於SIMD暫存 器中對資料執行移位及XOR運算略微困難及繁瑣。某些演 繹法則需要比較執行此等運算所需的實際指令數目更多的 指令來安排資料用於算術運算。經由依據本發明之實施例 執行移位及XOR運算實施例’達成移位及X〇r處理所需的 指令數目大減。 本發明之實施例涉及執行移位及XOR運算之指令。一 個實施例中，移位及XOR運算... 根據一個實施例應用至資料元之移位及X〇R運算可以 通式表示為： DESTl^-SRCl [SRC2]； 一個實施例中，SRC1儲存具有多個資料元之第一運算 元’及SRC2含有表示欲藉移位及x〇r指令移位數值之一 值。於其它實施例中’移位及XOR值指示器可儲存於中間 棚位。 如上流程圖中’「DEST」及「SRC」為通稱來表示相 對應資料或運算的來源及目的地。於若干實施例中，可藉 暫存器、記憶體、或其它儲存裝置具有比較所述名稱或功 月b以外之其它名稱或功能。舉例言之，於一個實施例中， DEST1及DEST2具有第一及第二暫存區（例如「TEMpi」及 「ΤΕΜΡ2」暫存器），SRC1及SRC3可為第一及第二目的地 儲存區（例如「DEST1」及「DEST2」暫存器）等。於其它實 施例中，SRC及DEST儲存區中之二者及多者可與相同儲存 區（例如SIMD暫存器）内部的不同資料儲存元件相對應。 201123008 直勺第1A圖為依據本發明之一個實施例形成有一處理器， 括執订單兀來執行移位及x〇r運算指令之電腦系統實 鬼圖纟統1GG包括-組件，諸如處理器1()2來採用 、da件之執行單元而執行依據本發明之處理資料的 穴二去則諸如此處所述實施例。系統100為基於得自加州 ° :卡拉英特爾公司（Intel c〇rp〇rati〇n)之奔騰(PEN^UM) 汁騰4、吉昂（Xeon)、伊塔寧(Itanium)、愛司凱爾（xScale) 及/或史崇盎（Str〇ngARM)等處理系統之代表，但也可使用 其匕系統（包括具有其它微處理器、工程工作站、機上盒等 之個人電腦(PC))。—個實施例中’樣本系統1GG可執行得自 華盛頓 '州李德蒙微軟公司（Microsoft Corporation)之視窗 (WINDOWS)作業系統版本，但也可使用其它作業系統 (UNIX及Linux ’舉例）、嵌入式軟體、及/或圖形使用者介 面。如此，本發明之實施例並非限於任何特定硬體電路及 軟體之任一種特異性組合。 實施例並未限於電腦系統。本發明之其它實施例可用 於其它裝置諸如手持式裝置及嵌入式應用。若干手持式裝 置之實施例包括行動電話、網際網路協定裝置、數位相機、 個人數位助理器（PDA)、及掌上型個人電腦。嵌入式應用可 包括微控制器、數位信號處理器（DSP)、單晶片系統、網路 電腦(NetPC)、機上盒、網路集線器、廣域網路(WAN)切換 器、或任何其它執行運算元之移位及X〇r運算的系統。此 外’已經實施某些架構來允許指令同時於若干資料運算而 改良多媒體應用的效率。隨著資料類型及體積的增加，電 201123008 腦及其處理器必須加強來以更有效率的方法操控資料。 第1A圖為依據本發明之一個實施例形成有—處理器 102之一種電腦系統1〇〇之方塊圖，該處理器1〇2包括一個或 多個執行單元108來執行移位及x〇R多個資料元之演繹法 則。一個實施例可於單一處理器桌上型系統或伺服器系統 之上下文描述，但其它實施例可含括於多處理器系統◦系 統100為中樞架構之實例。電腦系統100包括處理資料信號 之處理器102。處理器1〇2例如可為複合指令集電腦（CISC) 微處理器、精簡指令集運算(RISC)微處理器、極長指令字 組(VLIW)微處理器、執行指令舉組合之處理器或任何其它 處理器裝置，諸如數位信號處理器。處理器102係耦接至處 理器匯流排110，處理器匯流排110可在系統100的處理器 102與其它組件間傳輸資料信號。系統100之元件執行熟諳 技藝人士眾所周知之習知功能。 一個實施例中，處理器1〇2包括第一階(L1)内部快取記 憶體104。依據該架構’處理器102具有單一内部快取或多 階内部快取。另外，於另一個實施例，快取記憶體可駐在 處理器102之外部。其它實施例依據特定實施及需求而定， 可包括内部快取及外部快取的組合。暫存器列組106可儲存 不同類型資料於各種暫存器包括整數暫存器、浮點暫存 器、狀態暫存器、及指令指標器暫存器。 執行單元108包括執行整數運算及浮點運算之邏輯組 件也係駐在處理器1 。處理器1 〇2也包括儲存用於某此巨 集指令之微碼之微碼(ucode) ROM。用於本實施例，執行單 201123008 元108包括處理緊縮指令集109之邏輯組件。於一個實施例 中，緊縮指令集109包括以多個運算元用以執行移位及x〇R 之緊縮移位及XOR指令。經由含括緊縮指令集109於通用目 的處理器102之指令集連同相關聯的執行指令之鏈路，由多 種多媒體應用所使用的運算可於通用目的處理器102使用 緊縮資料執行。如此，經由使用處理器的資料匯流排之全 寬度用來執行緊縮資料的運算，可更有效地加速及執行多 項多媒體應用。如此可免除跨處理器的資料匯流排傳輸較 小資料單位來一次對一個資料元執行一項或多項運算的需要。 執行單元108之其它實施例也可用於微控制器、极入式 處理器、圖形裝置、DSP、及其它類型邏輯電路。系統1〇〇 包括記憶體120。記憶體120可為動態隨機存取記憶體 (DRAM)元件、靜態隨機存取記憶體(SRAM)元件、快閃記 憶體元件、或其它記憶體元件。記憶體120可儲存由可藉處 理器102所執行之資料信號表示之指令及/或資料。 系統邏輯晶片116係耦接至處理器匯流排11〇及記憶體 12〇。於所示實施例中，系統邏輯晶片U6為記憶體控制器 中樞（MCH)。處理器1〇2可與MCH 116透過處理器匯流排 U〇通訊。MCH 116提供高頻寬記憶體路徑118至記憶體12〇 用於指令及資料的儲存以及用於圖形指令、資料及特徵社 構的儲存。MCH 116係在系統1〇〇内部導引處理器1〇 5己 憶體120及其它組件間之資料信號，以及在處理器匯流排 110、記憶體120、及系統I/O 122間橋接該等資料信號。於 若干實施例中，系統邏輯晶片116可提供圖形埠用來耗接至 201123008 圖形控制器112。MCH 116係經由記憶體介面118而耦接至 記憶體120。圖形卡112係經由加速圖形埠(AGP)互連線路 114而耦接至MCH 116 » 系統100使用專屬的中枢介面匯流排122來將MCH 116 輕接至I/O控制器中枢(ICH) 130。ICH 130提供透過局部1/〇 匯流排而直接連結至若干1/0元件。局部1/〇匯流排為連結周 邊至δ己憶體120、晶片組、及處理器1〇2之高速1/〇匯流排。 若干實例為音訊控制器、韌體中樞（快閃Bi〇s) 128、無線收 發器126、資料儲存裝置124、含有使用者輸入裝置及鍵盤 "面之舊式I/O控制器、串列擴充蟑諸如通用串列匯流排 (USB)、及網路控制器134。資料儲存裝置124可包含硬碟 機 '軟碟機、CD-ROM裝置、快閃記憶體裝置、或其它大 容量儲存裝置。 用於系統之另一個實施例，使用移位及x〇R指令來執 行演繹法則之執行單元可用於單晶片系統。單晶片系統之 一個實施例包含一處理器及一記憶體。此種系統之記憶體 可為快閃記憶體。快閃記憶體可位在於處理器及其它系統 組件的同一個晶粒上。此外，作為記憶體控制器或圖形控 制器之其它邏輯區塊也可位在於單晶片系統上。 第1B圖顯示實施本發明之一個實施例之原理的一種資 料處理系統140。熟諳技藝人士方便瞭解可未悖離本發明之 範圍，此處所述實施例可用於其它處理系統。 電腦系統140包含可執行SIMD運算包括移位及XOR運 算之一個處理核心159。對一個實施例，處理核心159表示 12 201123008 任何類型架構之處理單元，包括但非限於CISC、RISC或 型_。處理‘159也適合㈣_項❹項處理技 術的製造’可以充分細節表示於機器可讀取媒體上，適合 用於協助該項製造。 处里核、159包含—執行單元142、一暫存器列組145集 。及解碼益144。處理核心159也包括無需瞭解本發明 之額外電路附未一。執行單元刚於執行由處理核 ^159所接收的指令。除了識別典型處理器指令之外，執行 早το 142可辨識於緊缩指令集丨训以執行緊縮資料格式之 運算的指令。緊縮指令集143包括支援移位及職運算之指 令’及也包括其它緊缩指令。執行單元142係、藉内部匯流排 而輕接至暫存器列組145。暫存器列組145表示處理核心159 上的一個儲存區絲f轉資訊包括資料。如前述，須瞭解 用來儲存緊縮資料之儲存區並無特殊限制。執行單元142係 耗接至解碼器144。解碼器144制以將由處理核心9所接 收的指令解碼成為控制信號及/或微碼載人點。回應於此等 控制信號及/或微碼以點，執行單元142執行適當運算。 處理核心159係耦接至匯流排141用來與多種其它系統 元件通汛，該等系統元件包括但非限於例如同步動態隨機 存取記憶體（SDRAM)控制裝置146、靜態隨機存取記憶體 (SDRAM)控制裝置147、叢發快閃記憶體介面丨48、個人電 月而§己憶卡國際協會(PCMCIA)/大容量快閃（cf)卡控制裝置 149、液晶顯示器（LCD)控制裝置15 〇、直接記憶體存取(DMA) 控制器151、及選替匯流排主介面152。於一個實施例中， 13 201123008 資料處理系統140可包含用來透過I/O匯流排153而與多種 I/O元件通訊之〗/〇橋接器154。此種I/O元件包括但非限於例 如通用異步接收器/發送器（UART) 15 5、通用串列匯流排 (USB) 156、藍牙無線UART 157、及I/O擴充介面158。 資料處理系統140之一個實施例提供行動、網路及/或 無線通訊，及可執行SIMD運算包括移位及x〇R運算之處理 核心159。處理核心159可規劃各種音訊、視訊、影像及通 訊演繹法則，包括離散變換諸如沃許-哈達瑪 (Walsh-Hadamard)變換、快速傅利葉變換(FFT)、離散餘弦 變換(DCT)、及其個別反向變換；壓縮/解壓縮技術諸如色 彩空間變換、視訊編碼移動估算或視訊解碼移動補償；及 調變/解調(MODEM)功能諸如脈衝編碼調變(pCM)。本發明 之若干實施例也可應用至圖形應用諸如三維（「3D」）模型、 演色、物件碰撞檢測、3D物件變換及點亮等。 第1C圖顯示可執行SIMD移位及又〇尺運算之資料處理 系統之又另一個實施例。依據一個替代實施例，資料處理 系統i6〇可包括一主處理器106、_SIMD*處理器161、一 快取記憶體167、及一輸入/輸出系統168。輸人/輸出系統168 可選擇性地耦接至無線介面169。SIMD共處理器161可執行 SIMD運算包括移位及X〇R運算。處理核心m適合於一項 或多項處理技術中製造且可以進—步細節表示於機器可讀 取媒體上’適合協助資料處理系統⑽包括處理核心17〇之 王口P或部分的製造。 用於一個實施例，SIMD共處理器161包含執行單元162 14 201123008 及暫存II顺丨64集合。主處㈣165之—個實施例包含— 解，器⑹用來職指令集163之各個指令，包括用以藉執 仃早兀162所執行的SIMD移位及x〇R計算指令。至於另一 實施例，SIMD共處㈣161也包含至少部分解碼器獅來 解碼指令集163之指令。處理核心17()也包括額外電路（圖中 未顯示），該等電路並非瞭解本發明之實施例所必要。 運算中，主處理器166執行資料處理指令串流，該串流 控制一般類型資料處理運算，包括與快取記憶體167及輸入 /輪出系統168的互動。嵌人於資料處理指令$流者為simd 、處理器}曰令。主處理器166的解碼器165辨識此等simd共 處理器指令為必須藉附接的SIMD共處理器1όι執行的類 I。如此，主處理器166於共處理器匯流排丨66上發出此等 SIMD共處理器指令（或表示simd共處理器指令之控制信 欢），該等指令自該處被任一個附接的SIMD共處理器所接 收。此等情況下，SIMD共處理器161將接收及執行意圖發 送予該SIMD共處理器的任一種所接收的SIMD共處理器指令。 資料可透過無線介面169接收，用以藉SIMD共處理器 指令處理。舉個實例’語音通訊可以數位信號形式接收， 數位信號可藉SIMD共處理器指令處理來再生代表該語音 通訊之數位音訊樣本置於另一個實例，已壓縮之音訊及/或 視訊可以數位位元串流形式接收’該數位位元串流係藉 SIMD共處理器指令處理來再生數位音訊樣本及/或移動視 吼框。至於處理核心no之一個實例，主處理器丨66、及SIMD 、處理器161整合成為單一處理核心170包括一執行單元 15 201123008 162、一暫存器列組164集合、及一解碼器165來辨識包括 SIMD移位及XOR指令之指令集163之指令。 第2圖為依據本發明之一個實例，一種包括邏輯電路來 執行移位及XOR指令之處理器200之微架構之方塊圖。至於 移位及XOR指令之一個實施例，指令可將浮點尾數值向右 移位由該指數所指示之量，對已移位值藉一數值進行X〇r 運算，以及產生最終結果。一個實施例中，有序前端201為 處理器200之下述部分，處理器200提取欲執行的巨集指 令，及準備指令後來於處理器管線使用之該部分。前端201 可包括若干單元。於一個實施例中，指令預提取器226自記 憶體提取巨集指令，且將巨集指令饋至指令解碼器228，其 又轉而解碼成為基元，基元為機器可執行的微指令或微運 算（也稱作為微op或uop)。於一個實施例中，微量快取器230 取已解碼之uop ’且將該等uop組裝成程式有序序列或於UOp 佇列234之微量用於執行。當微量快取器230遭遇複雜的巨 集指令時，微碼ROM 232提供所需uop來完成運算。 許多巨集指令被轉成單一微運算，而其它需要數次微 運算才能完成完整運算。一個實施例中，若需要多於四次 微運算來完成巨集指令，則解碼器228存取微碼R〇M 232來 進行巨集指令。用於一個實施例，緊縮的移位及X〇r指令 可被解碼成少數微運算用來於指令解碼器228處理。於另一 個實施例中，若需要多次微運算來完成運算，則緊縮移位 及XOR演繹法則之指令可儲存於微碼ROM 232内部。微量 快取器23 0係指載入點可程式邏輯陣列（PLA)來決定用於讀 16 201123008 取微碼ROM 232中用以移位及XOR演繹法則之微碼序列之 正確微指令指標器。於微碼ROM 232完成目前巨集指令之 定序微運算後，機器前端201自微量快取器230恢復提取微 運算。 若干SIMD及其它多媒體類型指令被視為複雜指令。大 部分浮點相關指令也是複雜指令。如此，當指令解碼器228 遭遇複雜巨集指令時，微碼ROM 232係於適當位置評估來 擷取用於該巨集指令之該微碼序列。用以執行巨集指令所 需之各項微運算係通訊至脫序執行引擎203用來於適當整 數及浮點執行單元執行。 脫序執行引擎203為微指令準備執行的位置。脫序執行 邏輯組件具有多個緩衝器來平順化且重新排序微指令流而 最佳化其進入管線獲得執行排程的效能。分配器邏輯組件 分配各個uop執行所需的機器緩衝器及資源。暫存器重新命 名邏輯組件將暫存器列組中登錄項目上的邏輯暫存器重新 命名。在下列指令排程器前方：記憶體排程器、快速排程 |§ 202、慢速/一般浮點排程器2〇4、及簡單浮點排程器2⑼， 分配器也將各個uop之—個登錄項目分配於兩個u〇p佇列中 之一者，一個佇列用於記憶體運算，及一個佇列用於非記 憶體運算。卿排程器2〇2、2G4、施狀何時UQp準備妥而 基於其相紐輪人暫存器運算元來源的方便性執行及判 定—完纽運算料的執行資_刊雜。本實施例之 I·夬速排私II2G2可在主時鐘週期之各半排程，而其它排程器 只有每個主處理器時鐘週期排程—次。排程器仲裁調度蜂 17 201123008 來排程uops用於執行。 ^存器列組208、210孫办机“ 9〇, 10係位在執行區塊211之排程器 〇2、204、206與執行單元212 14 216、218、220、222、 224間。有分開暫存器列組2 210为別用於整數運算及浮 ...占運鼻。本實施例之各個暫存器列組2〇8、训也包括旁路 稱’其可將剛完成而尚未寫人暫存器列組的結果經由旁 路發送或前傳线的相干性卿s。整數暫如肋罵及浮 點暫存器列組21G也可彼此通崎料。對—個實闕，整數 暫存β列組2G8係分割成為兩個分開的暫存器列組，一個暫 =器列組用於㈣32位元資料，及第二個暫存器列組用於 咼階3 2位元資料。一個具體實施例之浮點暫存器列組2丨〇具 有128位元寬登錄項目，原因在於浮點指令典型地具有寬度 64位元至128位元之運算元。 執行區塊211含有執行單元212、214、216、218、220、 222、224 ’此處實際執行指令。此一區段包括暫存器列組 208、210其儲存微指令執行所需的整數及浮點資料運算元 值。本實施例之處理器200包含多個執行單元：位址產生單 元(AGU) 212、AGU 214、快速ALU 216、快速ALU 218、 緩慢ALU 220、浮點ALU 222、浮點移動單元224。用於本 實施例，浮點執行區塊222、224執行浮點MMX、SIMD、 及SSE運算。本實施例之浮點ALU 222包括64位元χ64位元 浮點除法器來執行除法、平方根、及餘數微運算。用於本 發明之實施例，任何涉及浮點值的動作皆係使用浮點硬體 發生。舉例言之，整數格式與浮點格式間的變換涉及浮點 18 201123008 暫存器列組。同理，浮點除法運算係發生在浮點除法器。 另一方面，非浮點數目及整數型係使用整數硬體資源處 理。簡單而極為流暢的ALU運算係進入高速ALU執行單元 216、218。本實施例之快速八1^1；216、218可執行快速運算， 具有有效半時鐘週期的時間延遲。用於一個實施例，最複 雜的整數運算進入緩慢ALU 220 ’原因在於緩慢ALU 22〇 包括整數執行硬體用於長期延遲型運算，諸如乘法器、移 位、旗標邏輯、及分支處s。記憶體載入/儲存運算係藉A⑻ 212、214執行。用於本實施例，整數ALU 216、218、22〇 係於64位元資料運算元執行整數運算之上下文中描述。於 替代實施例中，ALU 216、218、22〇可經實施來支援多種 資料位元包括16、32、128、256等。同理，浮點單元奶、 224可經實施來支援具有各項寬度位元之運算域圍。用於 —個實_，浮財元222、224可聯合_D衫媒體指令 而於128位元寬緊縮資料運算元上運算。 用於此處「暫存器」—詞係指於板上處理H儲存位置’ 其係用作為識別運算元的巨集指令之—部分。換言之，暫 存器於此處係指由處理器外側（由程式規劃師的面向）目測 可見的該㈣存11。但實_之暫存《祕於特定類型 的電路。反而實補之暫存"要只可儲存及提供資料， 以及執行此處所述魏^此處所述暫存器可使用多項不同 技術而在處理㈣部藉電路實施，諸如專时體暫存器， 使用暫存H重新命名之動態分配實體㈣^、相及動能 分配實體暫存器㈣組合。—個實施财，整數暫存考儲 201123008 存32位元整數資料。一個實施例之暫存器列組也含有16 xmm及通用目的暫存器、8多媒體（例如「EM64T」加法） 多媒體SIMD暫存器用於緊縮資料。用於後文討論，須瞭解 暫存器為設計用來保有緊縮資料之資料暫存器，諸如得自 加州聖塔卡拉英特爾公司允許使用MMX技術之微處理器 内的64位元寬MMX暫存器（於某些情況下也稱作為「出爪」 暫存器）。此等MMX暫存器可以整數形式及浮點形式二者取 得，可使用緊縮資料元伴隨SIMD及SSE指令運算。同理， 有關SSE2、SSE3、SSE4、或以上（通稱為「sSExj )的128 H元# n技術也可帛來保冑此#㈣資料運算 凡。於本實施财，於儲存緊縮資料及整數資料時，暫存 器無兩區別兩類型資料^於―個實施例中其它暫存器或 暫存器組合可用來儲存256位元或更多資料。 於下列各圖之實例中，描述多個資料運算元。第3A圖 顯不根據本發明之-個實施例於多媒體暫存器中之多種緊 縮資料類型表示型態。第湖顯示128位元寬運算元之一緊 縮位7L組310、-緊財組咖、及-緊縮雙字轉戰d) 3川 之資料類型。本實例之緊縮位元組格式310長128位元及含 有16緊縮位疋組貝料疋。一個位元組於此處定義為$位元資 料。各個位兀組資料元之資訊對位元組⑽儲存於位元7至 位元0，對位元組1係儲存於位元b至位元8，對位元組2係 儲存於位7C*23至位U6，及最後對⑽組⑽儲存於位元 120至位元127。如此’全部可驗元皆制於暫存器。此 種儲存配置;^加處理II之儲存效率。又存取咐料元，現 20 201123008 在可於16資料元並列執行一次運算
位元寬或其它尺寸運算元運算。 但本發明之實施例也可以6 4 。本實例之緊縮字組格式32〇 長128位το及含有8緊縮字組資料元。各個緊縮字組資料元 含有16位元資訊。第3A圖之緊縮雙字組33〇長128位元及含 有4緊縮雙字組資料元。各個緊縮雙字組資料元含有32位元 資訊。一個緊縮四元字組長128位元且含有兩個緊縮四元字 組資料元。 第3B圖顯示另一種暫存器内資料儲存格式。各個緊縮 資料可包括多於一個獨立資料元。顯示三個緊縮資料元格 式：緊縮對半341、緊縮單一342、及緊縮雙重343。緊縮對 半341、緊縮單一342、及緊縮雙重343之一個實施例含有固 定點資料元。至於替代例，緊縮對半341、緊縮單一342、 及緊縮雙重343中之一者或多者可含有浮點資料元。緊縮對 半341之一個替代實施例為長128位元且含有8個16位元資 料元。緊縮單一342之一個實施例為長128位元且含有4個32 位元資料元。緊縮雙重343之一個實施例為長128位元且含 有2個64位元資料元。須瞭解此種緊縮資料格式可進一步延 21 201123008 伸至其它暫存器長度，例如延伸至96位元、16G位元、192 位兀、224位元、256位元或以上。 第3 C圖顯示依據本發明之一個實施例於多媒體暫存器 中之多種標符號及未標符號之緊㈣義型表示型態。未 標符號之緊縮位；？t表示型態344顯示未標符號之緊縮位元 組儲存於SIMD暫存器。各個位植資料元之f訊對位元= 〇係儲存於位元7至位元G，對位元組1_存於位元15至位 疋8，對位元組2係儲存於位元32至位元16，及最後對位元 組15係儲存於位元12G至位元127。如此全部可用位元皆使 用於暫存ϋ。此種儲存排列可提高處理器之儲存效率。又 存取16資料元’現在可以並财式對_料元執行一次運 算。標符號之緊縮位元表示型態345顯示標符號之緊縮位元 組之儲存。注意每條元組f料元之第八個位元為符號指 標。未標符號之緊縮字組表示型態346顯示字組7至字組〇如 何儲存於SIMD暫存^。標符叙緊縮字絲示型態347係 類似於未標符號之緊縮字組表示型態34。注意各個字組資 料凡之第16位元為符號指標。未標符號之緊縮雙字組表示 型態3 4 8顯示如觸存雙字組f料元。標符號之緊縮雙字組 表示型態3 49係類似於未標符號之緊縮雙字組表示型態 348。注意所需符號位元為各個雙字組資料元之32位元。 第3D圖為一種運算編碼（opcode)格式360之一個實施 例’其具有32位元或以上’及暫存器/記憶體運算元定址模 式係與美國加州聖塔卡拉英特爾公司於全球資訊網(w _) 於mtel.com/design/litcentr可得自描述於「IA_32英特爾架構 22 201123008 軟體發展者手冊第2集：指令集參考」所述之opc〇de格式類 型相對應。一個實施例中’移位及XOR運算可藉欄位361 及362中之一者編碼。每個指令至多兩個運算元位置可經識 別，包括至多兩個來源運算元識別符364及365。對移位及 XOR指令之一個實施例’目的地運算元識別符366係與來源 運算元識別符364相同，而於其它實施例中二者不同。至於 替代實施例，目的地運算元識別符366係與來源運算元識別 符365相同，而於其它實施例中二者不同。於一個移位及 XOR指令之實施例中，藉來源運算元識別符364及365識別 之來源運算元中之一者係藉移位及XOR運算之結果覆寫， 而於其它實施例中，識別符364係與來源暫存器元件相對應 及識別符365係與目的地暫存器元件相對應。至於移位及 XOR指令之一個實施例，運算元識別符364及365可用來識 別32位元或64位元來源及目的地運算元。 第3E圖為具有40個位元或以上之另一種運算編碼 (opcode)格式370之說明圖。opcode格式370係與opcode格式 360相對應及包含選擇性之前綴位元組378。移位及XOR運 算類型可藉襴位378、371及372中之一者或多者編碼。每個 指令至多兩個運算元位置可藉來源運算元識別符374及375 識別及藉前綴位元組378識別。至於移位及X0R指令之一個 實施例，前綴位元組378可用於識別32位元或64位元來源及 目的地運算元。至於移位及X0R指令之一個實施例，目的 地識別符376係與來源運算元識別符374相同，而於其它實 施例中二者不同。至於替代實施例，目的地識別符376係與 23 201123008 來源運算元識別符375相同，而於其它實施例中二者不同。 一個實施例中，將由運算元識別符374及375所識別的運算 元中之一者移位及XOR至由運算元識別符374及375所識別 的另一個運算元之移位及XOR運算係被該移位及XOR運算 結果所覆寫，而於其它實施例中，由識別符374及375所識 別的運算元之移位及XOR係被寫至另一個暫存器之另一個 資料元。opcode格式360及370允許暫存器至暫存器、記憶 體至暫存器、暫存器藉記憶體、暫存器藉暫存器、暫存器 藉中間、暫存器至部分藉MOD欄位363及373，及部分藉選 擇性定標指數底數及位移位元組所載明的記憶體定址。 其次參考第3F圖，於若干替代實施例中，64位元單一 才曰令多重資料（SIMD)算術運算可透過共處理器資料處理 (CDP)指令執行。運算編碼(opcode)格式380說明具有CDP opcode欄位382及389之一種此種CDp指令。至於移位及 XOR運算之其它實施例，CDP指令之類型可藉攔位383、 384、387、及388中之-者或多者編碼。可識別每個指令至 多二個運算元位置，包括至多兩個運算元識別符385及 及-個目的地運算元識別符386。共處理器之—個實施例可 於8、16、32及64位元值運算，於—個實施例，移位及x〇r 運算係對浮點㈣元執行。於若干實_巾，移位及職 指令可使擇攔㈣丨條料執行，某些純及x〇r指 令，來源資料大小可藉攔位383編碼。於移位及x〇r指令之 若干實施财，零(z)、_、進位(C)、及溢位(V)檢測可於 SIMD欄位進…對若干指令’飽和類型可藉攔位服編碼。 24 201123008 第4圖為依據本發明對緊縮資料運算元執行移位及 XOR運算之邏輯組件之一個實施例的方塊圖。本發明之實 施例可實施來使用各類型運算元諸如前述運算元類型發揮 功能。簡言之，後文討論及下列實例係於移位及XOR指令 上下文來處理資料元。一個實施例中，第一運算元401藉移 位器410而移位達輸入信號405所載明的數量。一個實施例 中為右移。但於其它實施例中，移位器執行左移運算。於 若干實施例中，運算元為純量值，而於其它實施例中，運 算元為具有不同可能的資料大小及類型（例如浮點、整數) 之緊縮資料值。一個實施例中，移位計數值405為緊縮（或 「向量」）值，各個資料元係與欲藉相對應移位計數元件所 移位的緊縮運算元之一資料元相對應。於其它實施例中， 移位計數施加玄第一資料運算元的全部資料元。此外，於 若干實施例中，移位計數係藉指令攔位諸如中間、r/m、或 其它攔位所載明。於其它實施例中’移位計數係藉指令指 示的暫存器所載明。 移位運算元然後藉邏輯組件420以值430進行x〇R運 算’及XOR運算結果係儲存於目的地儲存位置(例如暫存器） 425。一個實施例中，XOR值430為緊縮（或「向量」）值，其 各個資料元係與欲藉相對應XOR元件進行XOR運算之緊縮 運算元之一資料元相對應。於其它實施例中，X〇r值430 係與該第一資料運算元之全部資料元相對應。此外，於若 干實施例中，XOR值係藉指令中的一個攔位諸如中間、r/m 或其它攔位所載明。於其它實施例中，x〇R值係藉該指令 25 201123008 所指示的暫存ϋ所載明。
第5圖顯示根據本發明之一個實施例，一種移位及x〇R 扣二之運算》於運算501，若接收移位及x〇R指令，則第一 運算元於運算5G5藉移位計數器所移位。於—個實施例中為 $移。但於其它實施例中，移位器執行左移運算。於若干 貫α例中，運算元為純量值，而於其它實施例中，運算元 為二有不同可能的資料大小及類型（例如浮點、整數)之緊縮 貧料值。一個實施例中，移位計數值4〇5為緊縮（或「向量」） 各個資料元係與欲藉相對應移位計數元件所移位的緊 縮運算7L之一資料元相對應。於其它實施例中，移位計數 施加至第—資料運算元的全部資料元。此外，於若干實施 例中，移位計數係藉指令攔位諸如中間、r/m、或其它欄位 所載明。於其它實施例中’移位計數係藉指令指示的暫存 器所載明。 於運舁510，移位值係藉X〇r值進行x〇r運算。於一個 實施例中’ XOR值430為緊縮（或「向量」）值，其各個資料 元係與欲藉相對應XOR元件進行X〇R運算之緊縮運算元之 一資料元相對應。於其它實施例中，x〇R值4 3 〇係與該第一 資料運算元之全部資料元相對應。此外，於若干實施例中， X〇R值係藉指令中的-個欄位諸如中間' r/m或其它棚位所 載明。於其它實施例中，XOR值係藉該指令所指示的暫存 器所栽明。 於運算510,已移位且已XOR值係儲存於一個位置。一 個實施例中’該位置為純量暫存器。於另—個實施例中， 26 201123008 S玄位置為緊縮資料暫存器。於另一個實施例中，目的地位 置也用作為來源位置’諸如由指令所載明的緊縮資料暫存 器。於其它實施例中’目的地位置為與儲存初運算元或其 它值諸如移位計數值或XOR值的來源位置不同的位置。 一個實施例中，移位及XOR指令係用來於多項電腦應 用中執行資料解複製。資料解複製嘗試找出檔案間共通的 資料區塊來最佳化碟片的儲存容量及/或網路頻寬。一個實 施例中’移位及XOR指令可用來改良使用運算於資料解複 製運算中改良效能，該等運算諸如使用單一組塊(使用快速 蘭波吉（Lempel-Ziv)方案）之滾動雜湊、雜湊消化(例如SHA1 或MD5)找出組塊邊界。 例如，一種資料解複製演繹法則可藉下列虛擬碼顯示： while (p < max) { v = (v » 1) XOR scramble[(unsigned char)*p]; if v has at least z trailing zeros { ret = 1； break; } P++； } 如上演繹法則中，拌碼表為隨機32位元常數之256登錄 項目陣列，及v為滾動雜湊具有資料之過去32位元組的雜湊 值。當找到組塊邊界時，該演繹法則返回ret=1及位置p表示 組塊邊界。z值可為常數諸如12-15 ’導致良好組塊檢測且 可為應用專一性。一個實施例中，移位及XOR指令可協助 前述演繹法則以約2週期/位元組運算。於其它實施例中， 移位及XOR指令協助演繹法則執行甚至更快或更慢，取決 27 201123008 於用途而定。 至少一個其它使用移位及X〇R指令之實施例可藉如下 虛擬碼顯不. while (p < max) { v = (v « 1) X〇R brefl_scramble[(unsigned char)*p]; if v has at least z leading zeros { ret = 1； break; } P++； } 於前述演繹法則中，brefl_scramble陣列之各個登錄項 目含有於原先拌碼陣列之相對應登錄項目之位元反映版 本。一個實施例中，前述演繹法則向左移位v而非向右移 位’及v含有滾動雜湊之位元反映版本。一個實施例中，組 塊邊界之檢查係藉檢查最少領先零數目進行。 於其它實施例中，移位及XOR指令可用於其它有用的 電腦運算及演繹法則。此外，實施例協助改良徹底使用移 位及XOR運算之眾多程式的效能。 如此，揭示用於執行移位及X〇R指令之技術。雖然附 圖中已經描述及顯示某些具體實施例，但須瞭解此等實施 例僅供舉例說明而非限制本發明，本發明並未囿限於所顯 示及所描述H域及配置，原因在於熟諳㈣人士經 由研讀本揭料可瞭解其它修正1諸如本技術領域，技 術的成長快速’不容㈣絲來的進—步發展，可未恃離 本揭示之原理或_之中請專利範圍之範圍，借助於可行 的技術發展而就排列及㈣上枝對本揭示之實施例進行 28 201123008 修正。 c圖式簡單說明3 第1A圖為依據本發明之一個實施例使用一種處理器其 包括執行單元來執行移位及互斥或運算指令之一電腦系統 之方塊圖； 第1B圖為根據本發明之另一個實施例之另一電腦系統 實例之方塊圖； 第1C圖為根據本發明之又另一個實施例之又另一電腦 系統實例之方塊圖； 第2圖為依據本發明之一個實施例用於包括邏輯電路 來執行移位及互斥或運算之一種處理器之顯微架構之方塊圖； 第3 A圖顯示依據本發明之一個實施例於多媒體暫存器 之多種緊縮資料類型表示型態； 第3B圖顯示依據另一個實施例之緊縮資料類型； 第3 C圖顯示依據本發明之一個實施例於多媒體暫存器 中之多種標符號的及未標符號的緊縮資料類型表示型態； 第3D圖顯示運算編碼(opcode)格式之一個實施例； 第3E圖顯示另一個運算編碼格式； 第3F圖顯示又另一個運算編碼格式； 第4圖為依據本發明執行指令之邏輯電路之一個實施 例之方塊圖。 第5圖為欲結合一個實施例執行之運算之流程圖。 【主要元件符號說明】 100...系統 29 201123008 102、200...處理器 104.. .第一階(L1)内部快取記憶體 106、145、164…暫存器列組 108、 142、162...執行單元 109、 143…緊縮指令集 110.. .處理器匯流排 112.. .圖形控制器 114.. .加速圖形埠(AGP)互連線路 116.. .系統邏輯晶片、記憶體控制器中柩(MCH) 118.. .高頻寬記憶體路徑 120.. .記憶體 122.. .專屬中樞介面匯流排 124.. .資料儲存裝置 126.. .無線收發器 128.. .勃體中樞(快閃BIOS) 130.. .1.O控制器中枢(ICH) 134.. .網路控制器 140、160...資料處理系統 141.. .匯流排 144、165、165B...解碼器 146.. .同步動態隨機存取記憶體(SDRAM)控制裝置 147.. .靜態隨機存取記憶體(SRAM)控制裝置 148…叢發脈衝快閃記憶體介面 149.. .個人電腦記憶卡國際協會(PCMCIA)/大容量快閃(CF)卡控制裝置 150.. .液晶顯示器(LCD)控制裝置 151.. .直接記憶體存取(DMA)控制器 152.. .選替匯流排主介面 153.. . I/O匯流排 154.. . I/O橋接器 30 201123008 155··.通用異步接收器/發送器(UART) 156.. .通用串列匯流排(USB)
157.. .藍牙無線UART 158.. . I/O擴充介面 159、170...處理核心 161…SIMD共處理器 163.. .指令集 166…主處理器 167.. .快取記憶體 168.. .輸入/輸出糸統 169.. .無線介面 201.. .有序前端 202.. .快速排程器 203.. .脫序執行引擎 204.. .慢速/一般浮點(FP)排程器 206.. .簡單浮點排程器 208.. .整數暫存器列組 210.. .浮點暫存器列組 211.. .執行方塊 212、214…位址產生單元(AGU) 216、218…快速位址產生單元 220…慢速位址產生單元 222.. .浮點執行方塊 224.. .浮點移動、浮點執行單元 226.. .指令預提取器 228.. .指令解碼器 230.. .微量快取器 232.. .微碼 ROM 234···ιιορ 仵列 31 201123008 310…緊縮位元組格式 320.. .緊縮字組格式 3 3 0…緊縮雙字組(dword)格式 341.. .緊縮對半 342.. .緊縮單一 343.. .緊縮雙重 344.. .未標符號之緊縮位元表示型態 345.. .標符號之緊縮位元表示型態 346.. .未標符號之緊縮字組表示型態 347.. .標符號之緊縮字組表示型態 348.. .未標符號之緊縮雙字組表示型態 349.. .標符號之緊縮雙字組表示型態 360、 370、380.··運算編碼(opcode)格式 361、 362、383、384、387、388...欄位 363、 373...MOD欄位 364、 365、374、375、385、390…來源運算元識別符 366、376、386...目的地識別符 378.. .前綴位元組 381.. .選擇欄位 382、389··.CDP opcode欄位 401.. .第一運算元 405.. .移位計數值 410…移位器 420.. .邏輯組件 425.. .暫存器 430.. .XOR 值 501、505、510、515...運算 32

Claims (1)

  1. 201123008 七、申請專利範圍： 1. 一種處理器，其包含： 用以執行移位及互斥或(XOR)指令之邏輯組件，其 中一第一值係移位一第一移位量，及所移位值係與一第 二值執行互斥或運算。 2. 如申請專利範圍第1項之處理器，其中該第一值係欲向 左移位。 3. 如申請專利範圍第1項之處理器，其中該第一值係欲向 右移位。 4. 如申請專利範圍第1項之處理器，其中該第一值係邏輯 式移位。 . 5.如申請專利範圍第1項之處理器，其中該第一值係算術 式移位。 6. 如申請專利範圍第1項之處理器，其包含一移位器及一 互斥或電路。 7. 如申請專利範圍第1項之處理器，其中該移位及互斥或 指令包括用來儲存該第二值之一第一欄位。 8. 如申請專利範圍第1項之處理器，其中該第一值為緊縮 資料類型。 9. 一種系統，其包含： 一儲存裝置，用來儲存用以執行一移位及互斥或運 算之一第一指令； 一處理器，用來執行邏輯運算而執行一移位及互斥或 指令， 33 201123008 其中一第一值獲移位一移位量，及所移位值係與一 第二值執行互斥或運算。 10. 如申請專利範圍第9項之系統，其中該第一值係欲向左 移位。 11. 如申請專利範圍第9項之系統，其中該第一值係欲向右 移位。 12. 如申請專利範圍第9項之系統，其中該第一值係邏輯式 移位。 13. 如申請專利範圍第9項之系統，其中該第一值係算術式 移位。 14. 如申請專利範圍第9項之系統，其包含一移位器及一互 斥或電路。 15. 如申請專利範圍第9項之系統，其中該移位及互斥或指 令包括用來儲存該第二值之一第一欄位。 16. 如申請專利範圍第9項之系統，其中該第一值為緊縮資 料類型。 17. —種方法，其包含下列步驟： 執行一移位及互斥或指令，其中一第一值係移位達一 移位量，及所移位值係與一第二值執行互斥或運算。 18. 如申請專利範圍第17項之方法，其中該第一值係欲向左 移位。 19. 如申請專利範圍第17項之方法，其中該第一值係欲向右 移位。 20. 如申請專利範圍第17項之方法，其中該第一值係邏輯式 34 201123008 移位。 其中該第一值係算術式 21·如申請專利範圍第17項之方法 移位。 22·如申請專利範圍第17項之方法，其包含—移位器及一互 斥或電路。 23.如申請專鄉圍第17狀方法，其巾該移位及互斥或指 々包括用來儲存該第二值之_第_攔位。 24·如申請專利範圍第17項之方法，其中該第_值為緊縮資 料類型。 25·—種其上儲存有指令之機器可讀取媒體，該指令於由一 機器執行時造成該機器執行包含下列步驟的一種方法： 將一第一值移位，第一值係移位達一移位量；及 將所移位值與一第二值執行互斥或運算。 26·如申請專利範圍第25項之方法，其中該第一值係欲向左 移位。 7·如申請專利範圍第25項之方法，其中該第一值係欲向右 移位。 2〇 , .σ申請專利範圍第25項之方法，其中該第一值係邏輯式 移位。 9.如申請專利範圍第25項之方法，其中該第一值係算術式 移位。 3〇·如申請專利範圍第25項之方法’其包含一移位器及一互 斥或電路。 3l.如申請專利範圍第25項之方法，其中該移位及互斥或指 35 201123008 令包括用來儲存該第二值之一第一攔位。 32.如申請專利範圍第25項之方法，其中該第一值為緊縮資 料類型。 33_ —種方法，其包含下列步驟： 在一第一移位值與一第二位元反映值間執行互斥 或(XOR)運算，及將結果儲存於一第一暫存器； 檢查結果中前方零的最小數目。 34. 如申請專利範圍第33項之方法，其中若該最小數目前方零 係在結果中，則指出該結果係與第一組塊(chunk)相對應。 35. 如申請專利範圍第34項之方法，其中該第一移位值係欲 向左移位一個位元位置。 36. 如申請專利範圍第34項之方法，其中該第一移位值係欲 向右移位一個位元位置。 36
TW099138315A 2009-12-17 2010-11-08 用以在單一指令內執行移位及互斥或運算之方法及裝置 TWI531969B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/653,704 US9747105B2 (en) 2009-12-17 2009-12-17 Method and apparatus for performing a shift and exclusive or operation in a single instruction

Publications (2)

Publication Number Publication Date
TW201123008A true TW201123008A (en) 2011-07-01
TWI531969B TWI531969B (zh) 2016-05-01

Family

ID=44152595

Family Applications (5)

Application Number Title Priority Date Filing Date
TW104117447A TWI575456B (zh) 2009-12-17 2010-11-08 用以在單一指令內執行移位及互斥或運算之方法及裝置（三）
TW105143628A TWI610235B (zh) 2009-12-17 2010-11-08 用以在單一指令內執行移位及互斥或運算之方法及裝置（四）
TW104117445A TWI562067B (en) 2009-12-17 2010-11-08 Method and apparatus for performing a shift and exclusive or operation in a single instruction
TW104117444A TWI575455B (zh) 2009-12-17 2010-11-08 用以在單一指令內執行移位及互斥或運算之方法及裝置（二）
TW099138315A TWI531969B (zh) 2009-12-17 2010-11-08 用以在單一指令內執行移位及互斥或運算之方法及裝置

Family Applications Before (4)

Application Number Title Priority Date Filing Date
TW104117447A TWI575456B (zh) 2009-12-17 2010-11-08 用以在單一指令內執行移位及互斥或運算之方法及裝置（三）
TW105143628A TWI610235B (zh) 2009-12-17 2010-11-08 用以在單一指令內執行移位及互斥或運算之方法及裝置（四）
TW104117445A TWI562067B (en) 2009-12-17 2010-11-08 Method and apparatus for performing a shift and exclusive or operation in a single instruction
TW104117444A TWI575455B (zh) 2009-12-17 2010-11-08 用以在單一指令內執行移位及互斥或運算之方法及裝置（二）

Country Status (8)

Country Link
US (5) US9747105B2 (zh)
JP (5) JP5567668B2 (zh)
KR (1) KR101411064B1 (zh)
CN (7) CN104679478B (zh)
DE (1) DE112010004887T5 (zh)
GB (2) GB2483575B (zh)
TW (5) TWI575456B (zh)
WO (1) WO2011084214A2 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9336000B2 (en) 2011-12-23 2016-05-10 Intel Corporation Instruction execution unit that broadcasts data values at different levels of granularity
US9424327B2 (en) 2011-12-23 2016-08-23 Intel Corporation Instruction execution that broadcasts and masks data values at different levels of granularity
TWI562059B (en) * 2013-07-29 2016-12-11 Meisei Gakuen Arithmetic logic unit
TWI617979B (zh) * 2011-11-30 2018-03-11 英特爾股份有限公司 提供向量水平比較功能之方法與系統及其處理器與機器可讀取媒體
US10318291B2 (en) 2011-11-30 2019-06-11 Intel Corporation Providing vector horizontal compare functionality within a vector register

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4930251B2 (ja) * 2007-07-31 2012-05-16 富士通セミコンダクター株式会社 誤り訂正装置及びデスクランブル回路
US8515052B2 (en) 2007-12-17 2013-08-20 Wai Wu Parallel signal processing system and method
US9747105B2 (en) * 2009-12-17 2017-08-29 Intel Corporation Method and apparatus for performing a shift and exclusive or operation in a single instruction
CN106445469B (zh) * 2011-12-22 2019-03-08 英特尔公司 处理器、机器可读存储介质和计算机实现的系统
CN104012059B (zh) * 2011-12-26 2017-09-01 英特尔公司 协处理器之间的直接链路同步通信
CN104025033B (zh) * 2011-12-30 2017-11-21 英特尔公司 利用控制操纵的simd可变移位和循环
US9128698B2 (en) * 2012-09-28 2015-09-08 Intel Corporation Systems, apparatuses, and methods for performing rotate and XOR in response to a single instruction
EP3001307B1 (en) * 2014-09-25 2019-11-13 Intel Corporation Bit shuffle processors, methods, systems, and instructions
US10001995B2 (en) * 2015-06-02 2018-06-19 Intel Corporation Packed data alignment plus compute instructions, processors, methods, and systems
US10423411B2 (en) * 2015-09-26 2019-09-24 Intel Corporation Data element comparison processors, methods, systems, and instructions
US9916159B2 (en) * 2016-01-14 2018-03-13 International Business Machines Corporation Programmable linear feedback shift register
JP6420489B2 (ja) * 2016-04-19 2018-11-07 華為技術有限公司Ｈｕａｗｅｉ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ｃｏ．，Ｌｔｄ． セグメント化ハッシュ値計算のためのベクトル処理
US10606587B2 (en) 2016-08-24 2020-03-31 Micron Technology, Inc. Apparatus and methods related to microcode instructions indicating instruction types
US20180121202A1 (en) * 2016-11-02 2018-05-03 Intel Corporation Simd channel utilization under divergent control flow
CN107145334B (zh) * 2017-04-26 2020-10-09 龙芯中科技术有限公司 常量获取方法、装置、处理器及计算机可读存储介质
WO2019027415A1 (en) 2017-07-31 2019-02-07 Hewlett-Packard Development Company, L.P. TREATMENT OR EXCLUSIVE VOXELS OF MODELS IN THREE DIMENSIONS
CN107612684B (zh) * 2017-10-20 2020-09-15 中博龙辉装备集团股份有限公司 基于国产化处理器平台专有指令集的数据对称加密方法
CN110058884B (zh) * 2019-03-15 2021-06-01 佛山市顺德区中山大学研究院 用于计算型存储指令集运算的优化方法、系统及存储介质
CN109976705B (zh) * 2019-03-20 2020-06-02 上海燧原智能科技有限公司 浮点格式数据处理装置、数据处理设备及数据处理方法
CN110221807B (zh) * 2019-06-06 2021-08-03 龙芯中科(合肥)技术有限公司 数据移位方法、装置、设备及计算机可读存储介质
US11269631B2 (en) 2020-07-29 2022-03-08 Ghost Locomotion Inc. Extending fused multiply-add instructions

Family Cites Families (62)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3781819A (en) * 1971-10-08 1973-12-25 Ibm Shift unit for variable data widths
JPS53147593A (en) 1977-05-27 1978-12-22 Hitachi Ltd Oxygen density measuring device
US4356549A (en) * 1980-04-02 1982-10-26 Control Data Corporation System page table apparatus
US4467444A (en) 1980-08-01 1984-08-21 Advanced Micro Devices, Inc. Processor unit for microcomputer systems
JPS6491228A (en) * 1987-09-30 1989-04-10 Takeshi Sakamura Data processor
US5504914A (en) * 1993-06-23 1996-04-02 National Science Council Multi-level instruction boosting method using plurality of ordinary registers forming plurality of conjugate register pairs that are shadow registers to each other with different only in MSB
US5559730A (en) * 1994-02-18 1996-09-24 Matsushita Electric Industrial Co., Ltd. Shift operation unit and shift operation method
JPH08137666A (ja) 1994-11-14 1996-05-31 Matsushita Electric Ind Co Ltd 演算装置およびその演算方法
ZA9510127B (en) 1994-12-01 1996-06-06 Intel Corp Novel processor having shift operations
KR100329338B1 (ko) 1994-12-02 2002-07-18 피터 엔. 데트킨 복합피연산자의팩연산을수행하는마이크로프로세서
US5864344A (en) * 1995-07-03 1999-01-26 Ikedo; Tsuneo Computer graphics circuit
CN103092564B (zh) 1995-08-31 2016-04-06 英特尔公司 执行乘加指令的处理器和对分组数据执行乘加操作的系统
JPH09115298A (ja) * 1995-10-19 1997-05-02 Mitsubishi Electric Corp 半導体記憶装置
JPH1040078A (ja) 1996-07-24 1998-02-13 Hitachi Ltd 先行０、１数予測回路、浮動小数点演算装置、マイクロプロセッサおよび情報処理装置
TW325552B (en) 1996-09-23 1998-01-21 Advanced Risc Mach Ltd Data processing condition code flags
US6009451A (en) * 1996-11-22 1999-12-28 Lucent Technologies Inc. Method for generating barrel shifter result flags directly from input data
US5896406A (en) 1997-03-31 1999-04-20 Adaptec, Inc. Shift register-based XOR accumulator engine for generating parity in a data processing system
GB9707861D0 (en) 1997-04-18 1997-06-04 Certicom Corp Arithmetic processor
US5917914A (en) 1997-04-24 1999-06-29 Cirrus Logic, Inc. DVD data descrambler for host interface and MPEG interface
US6134597A (en) 1997-05-28 2000-10-17 International Business Machines Corporation CRC hash compressed server object identifier
US5909520A (en) 1997-08-25 1999-06-01 The United States Of America As Represented By The Secretary Of The Navy Noise coding processor
US6223320B1 (en) 1998-02-10 2001-04-24 International Business Machines Corporation Efficient CRC generation utilizing parallel table lookup operations
JP2001142694A (ja) * 1999-10-01 2001-05-25 Hitachi Ltd データフィールドのエンコード方法、情報フィールドの拡張方法、及び、コンピュータシステム
US6539467B1 (en) 1999-11-15 2003-03-25 Texas Instruments Incorporated Microprocessor with non-aligned memory access
US6889319B1 (en) 1999-12-09 2005-05-03 Intel Corporation Method and apparatus for entering and exiting multiple threads within a multithreaded processor
US7046802B2 (en) 2000-10-12 2006-05-16 Rogaway Phillip W Method and apparatus for facilitating efficient authenticated encryption
US6810398B2 (en) 2000-11-06 2004-10-26 Avamar Technologies, Inc. System and method for unorchestrated determination of data sequences using sticky byte factoring to determine breakpoints in digital sequences
AU2002213658B2 (en) 2000-11-15 2009-10-08 Indoaust Investments Ltd A method of updating a shift register
TWI261968B (en) 2001-09-13 2006-09-11 Macronix Int Co Ltd Shifting apparatus for bit-shifting manipulation in a digital processor device
DE10201441A1 (de) 2002-01-16 2003-08-14 Infineon Technologies Ag Schiebevorrichtung und Verfahren zum Verschieben
US7114116B2 (en) 2002-09-13 2006-09-26 Sun Microsystems, Inc. Accelerated Galois data integrity crosscheck system and method
AU2002335247A1 (en) * 2002-10-11 2004-05-04 Fujitsu Limited Pn code generator, gold code generator, pn code despreading device, pn code generation method, gold code generation method, pn code despreading method, and computer program
JP4057876B2 (ja) 2002-10-11 2008-03-05 フリースケール セミコンダクター インコーポレイテッド ガロア体掛け算器の制御方法
US7395294B1 (en) * 2003-01-10 2008-07-01 Altera Corporation Arithmetic logic unit
JP4228728B2 (ja) 2003-03-06 2009-02-25 日立工機株式会社 遠心分離機及び遠心分離機用スイングロ−タ
US7539714B2 (en) 2003-06-30 2009-05-26 Intel Corporation Method, apparatus, and instruction for performing a sign operation that multiplies
KR100960095B1 (ko) 2003-10-23 2010-05-31 마이크로칩 테크놀로지 인코포레이티드 마이크로컨트롤러 명령어 셋트
GB2411975B (en) 2003-12-09 2006-10-04 Advanced Risc Mach Ltd Data processing apparatus and method for performing arithmetic operations in SIMD data processing
JP3845636B2 (ja) * 2004-01-21 2006-11-15 株式会社東芝 関数近似値の演算器
JP4418713B2 (ja) * 2004-06-11 2010-02-24 キヤノン株式会社 乱数発生方法及び乱数発生装置
US7653674B2 (en) * 2004-10-07 2010-01-26 Infoprint Solutions Company Llc Parallel operations on multiple signed elements in a register
US8209366B2 (en) * 2005-02-28 2012-06-26 Hitachi Global Storage Technologies Netherlands B.V. Method, apparatus and program storage device that provides a shift process with saturation for digital signal processor operations
US8195922B2 (en) 2005-03-18 2012-06-05 Marvell World Trade, Ltd. System for dynamically allocating processing time to multiple threads
US7590930B2 (en) 2005-05-24 2009-09-15 Intel Corporation Instructions for performing modulo-2 multiplication and bit reflection
US8253751B2 (en) 2005-06-30 2012-08-28 Intel Corporation Memory controller interface for micro-tiled memory access
JP2007174312A (ja) * 2005-12-22 2007-07-05 Sanyo Electric Co Ltd 符号化回路およびデジタル信号処理回路
CN100495322C (zh) 2006-05-18 2009-06-03 中国科学院计算技术研究所 对预处理微指令发生异常多层嵌套进行处理的设备及方法
US7941435B2 (en) 2006-08-01 2011-05-10 Cisco Technology, Inc. Substring search algorithm optimized for hardware acceleration
US20080071851A1 (en) 2006-09-20 2008-03-20 Ronen Zohar Instruction and logic for performing a dot-product operation
US20080077772A1 (en) 2006-09-22 2008-03-27 Ronen Zohar Method and apparatus for performing select operations
US9069547B2 (en) 2006-09-22 2015-06-30 Intel Corporation Instruction and logic for processing text strings
US7886255B2 (en) * 2007-01-22 2011-02-08 Texas Instruments Incorporated Method for design of programmable data processors
DK176721B1 (da) 2007-03-06 2009-04-27 I/S Boewind V/Chr. I S Boewind V Chr Fremgangsmode til akkumulering og udnyttelse af vedvarende energi
US8762345B2 (en) 2007-05-31 2014-06-24 Netapp, Inc. System and method for accelerating anchor point detection
US7774399B2 (en) 2007-09-24 2010-08-10 Vns Portfolio Llc Shift-add based parallel multiplication
US7729185B2 (en) * 2007-11-01 2010-06-01 Arm Limited Apparatus and method for detection of address decoder open faults
IL188089A (en) * 2007-12-12 2013-02-28 Nds Ltd Bit generator
US7689816B2 (en) 2008-01-31 2010-03-30 International Business Machines Corporation Branch prediction with partially folded global history vector for reduced XOR operation time
KR101616478B1 (ko) * 2008-05-12 2016-04-28 퀄컴 인코포레이티드 프로그램가능한 프로세서 상에서의 임의의 갈루아 필드 산술연산의 구현
US8340280B2 (en) * 2008-06-13 2012-12-25 Intel Corporation Using a single instruction multiple data (SIMD) instruction to speed up galois counter mode (GCM) computations
JP2012516393A (ja) 2009-01-28 2012-07-19 ナムローゼ・フェンノートシャップ・ベーカート・ソシエテ・アノニム 楕円形コードの芯として構成された波形状偏平ワイヤ
US9747105B2 (en) 2009-12-17 2017-08-29 Intel Corporation Method and apparatus for performing a shift and exclusive or operation in a single instruction

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI617979B (zh) * 2011-11-30 2018-03-11 英特爾股份有限公司 提供向量水平比較功能之方法與系統及其處理器與機器可讀取媒體
US10318291B2 (en) 2011-11-30 2019-06-11 Intel Corporation Providing vector horizontal compare functionality within a vector register
US9336000B2 (en) 2011-12-23 2016-05-10 Intel Corporation Instruction execution unit that broadcasts data values at different levels of granularity
US9424327B2 (en) 2011-12-23 2016-08-23 Intel Corporation Instruction execution that broadcasts and masks data values at different levels of granularity
TWI550508B (zh) * 2011-12-23 2016-09-21 英特爾公司 用於複製資料結構之設備及方法
US10083316B2 (en) 2011-12-23 2018-09-25 Intel Corporation Instruction execution that broadcasts and masks data values at different levels of granularity
US10909259B2 (en) 2011-12-23 2021-02-02 Intel Corporation Instruction execution that broadcasts and masks data values at different levels of granularity
US11250154B2 (en) 2011-12-23 2022-02-15 Intel Corporation Instruction execution that broadcasts and masks data values at different levels of granularity
US11301581B2 (en) 2011-12-23 2022-04-12 Intel Corporation Instruction execution that broadcasts and masks data values at different levels of granularity
US11301580B2 (en) 2011-12-23 2022-04-12 Intel Corporation Instruction execution that broadcasts and masks data values at different levels of granularity
US11709961B2 (en) 2011-12-23 2023-07-25 Intel Corporation Instruction execution that broadcasts and masks data values at different levels of granularity
TWI562059B (en) * 2013-07-29 2016-12-11 Meisei Gakuen Arithmetic logic unit

Also Published As

Publication number Publication date
JP5941493B2 (ja) 2016-06-29
CN104679478B (zh) 2019-03-15
JP2015164061A (ja) 2015-09-10
CN104598204A (zh) 2015-05-06
TW201533662A (zh) 2015-09-01
KR101411064B1 (ko) 2014-06-27
US20110153700A1 (en) 2011-06-23
CN104699456B (zh) 2019-02-15
US20150089197A1 (en) 2015-03-26
CN104598203B (zh) 2019-02-15
JP2014160500A (ja) 2014-09-04
TW201533661A (zh) 2015-09-01
GB2552117A (en) 2018-01-10
US9495166B2 (en) 2016-11-15
TWI562067B (en) 2016-12-11
CN104598204B (zh) 2018-01-02
GB2483575A (en) 2012-03-14
TW201533660A (zh) 2015-09-01
GB201715480D0 (en) 2017-11-08
TWI575456B (zh) 2017-03-21
GB2483575B (en) 2017-11-01
CN102103487B (zh) 2017-08-01
US20150089196A1 (en) 2015-03-26
WO2011084214A3 (en) 2011-09-01
JP5941498B2 (ja) 2016-06-29
US20150089195A1 (en) 2015-03-26
JP6126162B2 (ja) 2017-05-10
CN102103487A (zh) 2011-06-22
US9495165B2 (en) 2016-11-15
US9747105B2 (en) 2017-08-29
KR20120099236A (ko) 2012-09-07
US9501281B2 (en) 2016-11-22
JP6615819B2 (ja) 2019-12-04
JP2012530978A (ja) 2012-12-06
JP2017152016A (ja) 2017-08-31
TWI610235B (zh) 2018-01-01
GB2552117B (en) 2018-07-18
CN104598203A (zh) 2015-05-06
JP5567668B2 (ja) 2014-08-06
CN104699459A (zh) 2015-06-10
CN104699459B (zh) 2018-01-09
TWI531969B (zh) 2016-05-01
TW201730760A (zh) 2017-09-01
JP2014194825A (ja) 2014-10-09
DE112010004887T5 (de) 2012-09-20
CN104679478A (zh) 2015-06-03
US20170351519A1 (en) 2017-12-07
GB201119720D0 (en) 2011-12-28
US10684855B2 (en) 2020-06-16
CN104699457B (zh) 2019-02-15
CN104699457A (zh) 2015-06-10
TWI575455B (zh) 2017-03-21
CN104699456A (zh) 2015-06-10
WO2011084214A2 (en) 2011-07-14

Similar Documents

Publication Publication Date Title
TWI531969B (zh) 用以在單一指令內執行移位及互斥或運算之方法及裝置
CN107094369B (zh) 用于提供simd sm3密码散列函数的指令和逻辑
JP6207095B2 (ja) 条件付きループをベクトル化する命令及び論理
JP6930702B2 (ja) プロセッサ
TWI550509B (zh) 提供向量混合與置換功能的指令與邏輯
KR101555412B1 (ko) 벡터 압축 및 회전 기능 제공 명령어 및 로직
JP5933725B2 (ja) ベクトル散乱演算機能及びベクトル収集演算機能を提供する命令及びロジック
JP5933011B2 (ja) ストライド機能を有するベクトルロード演算／ストア演算を提供する命令及びロジック
JP2016527650A (ja) ベクトルポピュレーションカウント機能性を提供する方法、装置、命令、およびロジック
TWI610233B (zh) 用於提供向量分組元組交叉比較功能的方法、處理器和處理系統
TW201339964A (zh) 使用控制操作來進行單一指令多重資料（ｓｉｍｄ）可變移位與旋轉之技術
TWI546735B (zh) 用以提供在遮罩暫存器與通用暫存器或記憶體間的轉換之指令及邏輯
TW201732560A (zh) 用於位元欄位位址和插入之指令及邏輯
KR102307105B1 (ko) Simd sm3 암호화 해싱 기능을 제공하기 위한 명령어 및 로직
JP6231155B2 (ja) ベクトル散乱演算機能及びベクトル収集演算機能を提供する命令及びロジック