CN110058884B - 用于计算型存储指令集运算的优化方法、系统及存储介质 - Google Patents

用于计算型存储指令集运算的优化方法、系统及存储介质 Download PDF

Info

Publication number
CN110058884B
CN110058884B CN201910199467.6A CN201910199467A CN110058884B CN 110058884 B CN110058884 B CN 110058884B CN 201910199467 A CN201910199467 A CN 201910199467A CN 110058884 B CN110058884 B CN 110058884B
Authority
CN
China
Prior art keywords
instruction
type
calculation
bit
determining
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910199467.6A
Other languages
English (en)
Other versions
CN110058884A (zh
Inventor
曹天麟
曾剑敏
陈润浩
梁诗悦
虞志益
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Joint Research Institute
Sun Yat Sen University
SYSU CMU Shunde International Joint Research Institute
Original Assignee
Joint Research Institute
Sun Yat Sen University
SYSU CMU Shunde International Joint Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Joint Research Institute, Sun Yat Sen University, SYSU CMU Shunde International Joint Research Institute filed Critical Joint Research Institute
Priority to CN201910199467.6A priority Critical patent/CN110058884B/zh
Publication of CN110058884A publication Critical patent/CN110058884A/zh
Application granted granted Critical
Publication of CN110058884B publication Critical patent/CN110058884B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions

Abstract

本发明公开了用于计算型存储指令集运算的优化方法、系统及存储介质，方法包括：通过指令识别码确定第一指令和第二指令；通过第二指令的子指令类型位，对第二指令进行模式配置操作、地址配置操作以及计算操作；通过第二指令的向量长度位，确定第二指令的向量长度；通过第二指令的操作类型位，确定第二指令的操作类型；通过第二指令的功能类型位，确定第二指令的功能类型；通过第二指令的立即数位，确定第二指令的立即数；得到第二指令的运算结果；其中，所述第二指令为计算型存储指令。本发明提高了运算效率，可广泛应用于硬件处理器的指令集设计的技术领域。

Description

用于计算型存储指令集运算的优化方法、系统及存储介质
技术领域
本发明涉及硬件处理器的指令集设计的技术领域，尤其是用于计算型存储指令集运算的优化方法、系统及存储介质。
背景技术
现代处理器由于其处理速度和内存读取速度的巨大差异，处理速度远远大于存储器的读取速度，即“存储墙”现象，该现象限制了现代处理器性能的提升。特殊的硬件架构-计算型存储是为了解决“存储墙”瓶颈的重要手段，现有的指令集结构仅支持操作数分别在内存和寄存器的硬件架构，通过将内存中的操作数读取到处理器中，然后与存储在处理器内部寄存器的操作数进行算术逻辑操作后，再写回内存，导致反复的数据读写操作，降低了运算效率。
发明内容
有鉴于此，本发明实施例提供用于计算型存储指令集运算的优化方法、系统及存储介质，以提高运算效率。
一方面，本发明实施例提供了一种用于计算型存储指令集运算的优化方法，包括以下步骤：
通过指令识别码确定第一指令和第二指令；
通过第二指令的子指令类型位，对第二指令进行模式配置操作、地址配置操作以及计算操作；
通过第二指令的向量长度位，确定第二指令的向量长度；
通过第二指令的操作类型位，确定第二指令的操作类型；
通过第二指令的功能类型位，确定第二指令的功能类型；
通过第二指令的立即数位，确定第二指令的立即数；
根据模式配置操作的结果、地址配置操作的结果、计算操作的结果、向量长度、第二指令的操作类型、第二指令的功能类型以及第二指令的立即数，得到第二指令的运算结果；
其中，所述第二指令为计算型存储指令。
进一步，所述第二指令的指令结构长度为32位；所述第二指令包括指令识别码、子指令类型位、向量长度位、操作类型位、功能类型位和立即数位。
进一步，所述第二指令的类型包括配置指令和计算指令。
进一步，所述配置指令的类型包括地址配置指令和工作模式配置指令；
所述地址配置指令，用于配置协处理器的地址寄存器；
所述工作模式配置指令，用于配置协处理器的工作模式寄存器和向量寄存器。
进一步，所述计算指令的类型包括第一计算指令和第二计算指令；
所述第一计算指令，用于确定指令的计算类型为存储-存储型；
所述第二计算指令，用于确定指令的计算类型为存储-立即数型。
另一方面，本发明实施例提供了一种用于计算型存储指令集运算的优化系统，包括：
识别模块，用于通过指令识别码确定第一指令和第二指令；
配置模块，用于通过第二指令的子指令类型位，对第二指令进行模式配置操作、地址配置操作以及计算操作；
向量确定模块，用于通过第二指令的向量长度位，确定第二指令的向量长度；
操作类型确定模块，用于通过第二指令的操作类型位，确定第二指令的操作类型；
功能类型确定模块，用于通过第二指令的功能类型位，确定第二指令的功能类型；
立即数确定模块，用于通过第二指令的立即数位，确定第二指令的立即数；
运算模块，用于根据模式配置操作的结果、地址配置操作的结果、计算操作的结果、向量长度、第二指令的操作类型、第二指令的功能类型以及第二指令的立即数，得到第二指令的运算结果；
其中，所述第二指令为计算型存储指令。
进一步，所述第二指令的指令结构长度为32位；所述第二指令包括指令识别码、子指令类型位、向量长度位、操作类型位、功能类型位和立即数位。
进一步，所述第二指令的类型包括配置指令和计算指令；
所述配置指令的类型包括地址配置指令和工作模式配置指令；
所述地址配置指令，用于配置协处理器的地址寄存器；
所述工作模式配置指令，用于配置协处理器的工作模式寄存器和向量寄存器；
所述计算指令的类型包括第一计算指令和第二计算指令；
所述第一计算指令，用于确定指令的计算类型为存储-存储型；
所述第二计算指令，用于确定指令的计算类型为存储-立即数型。
另一方面，本发明实施例提供了一种用于计算型存储指令集运算的优化系统，包括：
至少一个处理器；
至少一个存储器，用于存储至少一个程序；
当所述至少一个程序被所述至少一个处理器执行，使得所述至少一个处理器实现所述的用于计算型存储指令集运算的优化方法。
另一方面，本发明实施例提供了一种存储介质，其中存储有处理器可执行的指令，所述处理器可执行的指令在由处理器执行时用于执行所述的用于计算型存储指令集运算的优化方法。
上述本发明实施例中的一个或多个技术方案具有如下优点：本发明的实施例通过指令识别码确定到计算型存储指令后，根据模式配置操作的结果、地址配置操作的结果、计算操作的结果、向量长度、第二指令的操作类型、第二指令的功能类型以及第二指令的立即数，得到第二指令的运算结果；本发明能够直接通过内存对计算型存储指令进行运算，无需反复在内存和寄存器之间进行数据读写操作，提高了运算效率。
附图说明
图1为本发明实施例的步骤流程图。
具体实施方式
下面结合说明书附图和具体实施例对本发明作进一步解释和说明。
参照图1，本发明实施例提供了一种用于计算型存储指令集运算的优化方法，包括以下步骤：
通过指令识别码确定第一指令和第二指令；
通过第二指令的子指令类型位，对第二指令进行模式配置操作、地址配置操作以及计算操作；
通过第二指令的向量长度位，确定第二指令的向量长度；
通过第二指令的操作类型位，确定第二指令的操作类型；
通过第二指令的功能类型位，确定第二指令的功能类型；
通过第二指令的立即数位，确定第二指令的立即数；
根据模式配置操作的结果、地址配置操作的结果、计算操作的结果、向量长度、第二指令的操作类型、第二指令的功能类型以及第二指令的立即数，得到第二指令的运算结果；
其中，所述第二指令为计算型存储指令。
具体地，本发明实施例中，所述计算型存储指令的指令识别码是特殊的计算型存储指令码，处理器通过指令识别码能区分当前指令为普通指令还是计算型存储指令；
接着，通过配置子指令类型位，能实现计算型存储的模式配置、地址配置以及计算功能；
通过配置指令的向量长度位，能确定向量的长度；
通过配置操作类型位，能区分存储器-存储器和存储器-立即数两种操作类型；
通过配置功能类型位和立即数位，能够区分当前指令的计算操作类型，所述计算操作类型包括：1)、3个操作数同时在内存的计算操作；2)、2个操作数在内存以及1个立即数在寄存器的逻辑操作。
进一步作为优选的实施方式，所述第二指令的指令结构长度为32位；所述第二指令包括指令识别码、子指令类型位、向量长度位、操作类型位、功能类型位和立即数位。
具体地，本发明实施例提出的的指令结构长度为32bit，所述计算型存储指令由识别码、子指令类型、向量长度、操作类型、功能类型和立即数组成。
进一步作为优选的实施方式，所述第二指令的类型包括配置指令和计算指令。
进一步作为优选的实施方式，所述配置指令的类型包括地址配置指令和工作模式配置指令；
所述地址配置指令，用于配置协处理器的地址寄存器；
所述工作模式配置指令，用于配置协处理器的工作模式寄存器和向量寄存器。
进一步作为优选的实施方式，所述计算指令的类型包括第一计算指令和第二计算指令；
所述第一计算指令，用于确定指令的计算类型为存储-存储型；
所述第二计算指令，用于确定指令的计算类型为存储-立即数型。
具体地，本发明实施例的计算型存储指令集由两种指令组成：一种是配置指令，一种是计算指令。
其中，配置指令主要功能是配置协处理器的寄存器。配置指令可以配置协处理器内部的地址寄存器和向量寄存器，为进行下一步的计算指令做好准备。
配置指令分为两种类型：地址配置指令和工作模式配置指令。
地址配置指令对协处理器的地址寄存器进行配置；
工作模式配置指令对协处理器的工作模式寄存器Rm、向量寄存器Rn进行配置。
计算指令分为两种类型：M-M类型(即存储-存储型)和M-I类型(即存储-立即数型)，其主要功能是确定具体的计算类型和将要执行的操作。
M-M类型的计算指令的3个操作数都是内存操作数，协处理器接收到M-M类型指令后，需要将所有寄存器内容发送给内存。
M-I类型的计算指令的2个操作数在内存中，1个操作数在指令的立即数位，协处理器接收到M-I类型的指令后，需要将内部两个寄存器内容和立即数发送给内存。
本发明实施例还提供了一种用于计算型存储指令集运算的优化系统，包括：
识别模块，用于通过指令识别码确定第一指令和第二指令；
配置模块，用于通过第二指令的子指令类型位，对第二指令进行模式配置操作、地址配置操作以及计算操作；
向量确定模块，用于通过第二指令的向量长度位，确定第二指令的向量长度；
操作类型确定模块，用于通过第二指令的操作类型位，确定第二指令的操作类型；
功能类型确定模块，用于通过第二指令的功能类型位，确定第二指令的功能类型；
立即数确定模块，用于通过第二指令的立即数位，确定第二指令的立即数；
运算模块，用于根据模式配置操作的结果、地址配置操作的结果、计算操作的结果、向量长度、第二指令的操作类型、第二指令的功能类型以及第二指令的立即数，得到第二指令的运算结果；
其中，所述第二指令为计算型存储指令。
进一步作为优选的实施方式，所述第二指令的指令结构长度为32位；所述第二指令包括指令识别码、子指令类型位、向量长度位、操作类型位、功能类型位和立即数位。
进一步作为优选的实施方式，所述第二指令的类型包括配置指令和计算指令；
所述配置指令的类型包括地址配置指令和工作模式配置指令；
所述地址配置指令，用于配置协处理器的地址寄存器；
所述工作模式配置指令，用于配置协处理器的工作模式寄存器和向量寄存器；
所述计算指令的类型包括第一计算指令和第二计算指令；
所述第一计算指令，用于确定指令的计算类型为存储-存储型；
所述第二计算指令，用于确定指令的计算类型为存储-立即数型。
本发明实施例还提供了一种用于计算型存储指令集运算的优化系统，包括：
至少一个处理器；
至少一个存储器，用于存储至少一个程序；
当所述至少一个程序被所述至少一个处理器执行，使得所述至少一个处理器实现所述的用于计算型存储指令集运算的优化方法。
本发明实施例还提供了一种存储介质，其中存储有处理器可执行的指令，所述处理器可执行的指令在由处理器执行时用于执行所述的用于计算型存储指令集运算的优化方法。
下面详细描述本发明中所述计算型存储指令的具体内容：
如表1所示，本发明的计算型存储指令的计算指令的使用字段如下：
表1
Figure BDA0001996903520000061
其中，(1)[31:29]代表识别码字段，这是计算型存储指令的标志字段，用与区分普通指令和计算型存储指令。
(2)[28]代表子指令类型字段，用于指定是配置指令还是计算指令。
(3)[27:21]代表向量长度字段，用于确定计算的向量的长度。
(4)[20]代表计算操作类型字段，用于区分M-M型指令和M-I型指令。
(5)[19:16]代表具体计算类型字段，用于指定具体的操作类型，如AND(与)、OR(或)、NOT(非)、XOR(异或)等。
(6)[15:0]代表立即数字段，用于存放16bit的立即数，用于M-I型计算指令。
如表2所示，本发明的计算型存储指令的配置指令的使用字段如下：
表2
Figure BDA0001996903520000062
其中，(1)[31:29]代表识别码字段，这是计算型存储指令的标志字段，用与区分普通指令和计算型存储指令。
(2)[28]代表子指令类型字段，用于指定是配置指令还是计算指令。
(3)[27]代表配置指令类型字段，用于区分两种配置指令。
(4)[26:0]对于地址配置指令，此字段用于存放源操作数和目的操作数地址的地址包；对于工作模式配置指令，此字段用于存放将要送给向量寄存器的数据。
下面以四种计算型存储指令为例，具体描述计算型存储指令的配置过程：
(1)配置指令1：
Addrconfigaddrpacket
说明：将addrpacket的值赋给协处理器内部4个寄存器R0-R3；
(2)配置指令2：
ModeconfigRm,Rn
说明：配置协处理器中的向量寄存器、模式寄存器；
(3)M-M型计算指令：
MAND L
说明：R0寄存器存放的数据作为地址的内容，与R1寄存器存放的内容作为地址的内容，进行L个单元的与操作，然后存入R2寄存器存放的数据作为地址的单元；
(4)M-I型计算指令：
MANDI L
说明：R0寄存器存放的数据，作为地址，对应单元的数据与R1存放的内容相与存入R2存放的数据作为地址所对应的单元，一次进行L个单元的操作。
下面详细描述本发明的计算型存储指令完成一次完整存储计算的具体过程：
步骤一：配置地址寄存器：Addrconfigaddrpacket；
步骤二：配置模式寄存器：ModeconfigRm,Rn；
步骤三：执行计算型存储指令：MAND L。
综上所述，本发明一种用于计算型存储指令集运算的优化方法、系统及存储介质具有以下优点：
本发明通过指令识别码确定到计算型存储指令后，根据模式配置操作的结果、地址配置操作的结果、计算操作的结果、向量长度、第二指令的操作类型、第二指令的功能类型以及第二指令的立即数，得到第二指令的运算结果；本发明能够直接通过内存对计算型存储指令进行运算，无需反复在内存和寄存器之间进行数据读写操作，提高了运算效率。
以上是对本发明的较佳实施进行了具体说明，但本发明并不限于所述实施例，熟悉本领域的技术人员在不违背本发明精神的前提下还可做作出种种的等同变形或替换，这些等同的变形或替换均包含在本申请权利要求所限定的范围内。

Claims (3)

1.用于计算型存储指令集运算的优化方法，其特征在于：包括以下步骤：
通过指令识别码确定第一指令和第二指令；
通过第二指令的子指令类型位，对第二指令进行模式配置操作、地址配置操作以及计算操作；
通过第二指令的向量长度位，确定第二指令的向量长度；
通过第二指令的操作类型位，确定第二指令的操作类型；
通过第二指令的功能类型位，确定第二指令的功能类型；
通过第二指令的立即数位，确定第二指令的立即数；
根据模式配置操作的结果、地址配置操作的结果、计算操作的结果、向量长度、第二指令的操作类型、第二指令的功能类型以及第二指令的立即数，得到第二指令的运算结果；
其中，所述第二指令为计算型存储指令；
所述第二指令的指令结构长度为32位；所述第二指令包括指令识别码、子指令类型位、向量长度位、操作类型位、功能类型位和立即数位；
所述第二指令的类型包括配置指令和计算指令；
所述配置指令的类型包括地址配置指令和工作模式配置指令；
所述地址配置指令，用于配置协处理器的地址寄存器；
所述工作模式配置指令，用于配置协处理器的工作模式寄存器和向量寄存器；
所述计算指令的类型包括第一计算指令和第二计算指令；
所述第一计算指令，用于确定指令的计算类型为存储-存储型；
所述第二计算指令，用于确定指令的计算类型为存储-立即数型。
2.用于计算型存储指令集运算的优化系统，其特征在于：包括：
至少一个处理器；
至少一个存储器，用于存储至少一个程序；
当所述至少一个程序被所述至少一个处理器执行，使得所述至少一个处理器实现如权利要求1所述的用于计算型存储指令集运算的优化方法。
3.一种存储介质，其中存储有处理器可执行的指令，其特征在于：所述处理器可执行的指令在由处理器执行时用于执行如权利要求1项所述的用于计算型存储指令集运算的优化方法。
CN201910199467.6A 2019-03-15 2019-03-15 用于计算型存储指令集运算的优化方法、系统及存储介质 Active CN110058884B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910199467.6A CN110058884B (zh) 2019-03-15 2019-03-15 用于计算型存储指令集运算的优化方法、系统及存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910199467.6A CN110058884B (zh) 2019-03-15 2019-03-15 用于计算型存储指令集运算的优化方法、系统及存储介质

Publications (2)

Publication Number Publication Date
CN110058884A CN110058884A (zh) 2019-07-26
CN110058884B true CN110058884B (zh) 2021-06-01

Family

ID=67316054

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910199467.6A Active CN110058884B (zh) 2019-03-15 2019-03-15 用于计算型存储指令集运算的优化方法、系统及存储介质

Country Status (1)

Country Link
CN (1) CN110058884B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111124492B (zh) * 2019-12-16 2022-09-20 成都海光微电子技术有限公司 指令生成方法、装置、指令执行方法、处理器及电子设备
CN113704687B (zh) * 2020-05-21 2024-04-05 杭州海康威视数字技术股份有限公司 一种张量计算运行方法、装置及运算系统

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101404177A (zh) * 2008-11-13 2009-04-08 戴葵 具有数据处理能力的计算型存储器
CN102411490A (zh) * 2011-08-09 2012-04-11 清华大学 一种针对动态可重构处理器的指令集的优化方法
CN102521535A (zh) * 2011-12-05 2012-06-27 苏州希图视鼎微电子有限公司 通过特定指令集来进行相关运算的信息安全协处理器
CN104035896A (zh) * 2014-06-10 2014-09-10 复旦大学 一种适用于2.5d多核系统的融合存储器的片外加速器
EP2870529A2 (en) * 2012-07-06 2015-05-13 Koninklijke Philips N.V. Computer processor and system without an arithmetic and logic unit
CN104699456A (zh) * 2009-12-17 2015-06-10 英特尔公司 用于在单个指令中执行移位和异或运算的方法和装置
CN108021528A (zh) * 2016-11-03 2018-05-11 北京中科寒武纪科技有限公司 Slam运算装置和方法
EP3340037A1 (en) * 2016-12-22 2018-06-27 ARM Limited A data processing apparatus and method for controlling vector memory accesses
CN109117415A (zh) * 2017-06-26 2019-01-01 上海寒武纪信息科技有限公司 数据共享系统及其数据共享方法
CN109144573A (zh) * 2018-08-16 2019-01-04 胡振波 基于risc-v指令集的二级流水线架构

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101349973B (zh) * 2008-09-05 2011-05-18 中山大学 嵌入式Java处理器微码指令集动态装载方法
CN101409103A (zh) * 2008-11-13 2009-04-15 戴葵 基于计算型存储器的加速装置
US9063754B2 (en) * 2013-03-15 2015-06-23 Cognitive Electronics, Inc. Profiling and optimization of program code/application
CN107357552B (zh) * 2017-06-06 2020-10-16 西安电子科技大学 基于bwdsp芯片实现浮点复数向量求和的优化方法
CN108733410B (zh) * 2018-04-13 2021-10-01 南京南瑞继保电气有限公司 一种指令优化方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101404177A (zh) * 2008-11-13 2009-04-08 戴葵 具有数据处理能力的计算型存储器
CN104699456A (zh) * 2009-12-17 2015-06-10 英特尔公司 用于在单个指令中执行移位和异或运算的方法和装置
CN102411490A (zh) * 2011-08-09 2012-04-11 清华大学 一种针对动态可重构处理器的指令集的优化方法
CN102521535A (zh) * 2011-12-05 2012-06-27 苏州希图视鼎微电子有限公司 通过特定指令集来进行相关运算的信息安全协处理器
EP2870529A2 (en) * 2012-07-06 2015-05-13 Koninklijke Philips N.V. Computer processor and system without an arithmetic and logic unit
CN104035896A (zh) * 2014-06-10 2014-09-10 复旦大学 一种适用于2.5d多核系统的融合存储器的片外加速器
CN108021528A (zh) * 2016-11-03 2018-05-11 北京中科寒武纪科技有限公司 Slam运算装置和方法
EP3340037A1 (en) * 2016-12-22 2018-06-27 ARM Limited A data processing apparatus and method for controlling vector memory accesses
CN109117415A (zh) * 2017-06-26 2019-01-01 上海寒武纪信息科技有限公司 数据共享系统及其数据共享方法
CN109144573A (zh) * 2018-08-16 2019-01-04 胡振波 基于risc-v指令集的二级流水线架构

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
GP-SIMD Processing一in-Memory;AMIR MORAD 等;《ACM Transactions on Architecture and Code Optimization》;20150131;第11卷(第4期);第53：1-53：25页 *
基于存储计算的可重构加速架构设计;朱世凯 等;《计算机工程与设计》;20160430;第37卷(第4期);第1071-1075页 *

Also Published As

Publication number Publication date
CN110058884A (zh) 2019-07-26

Similar Documents

Publication Publication Date Title
US8683183B2 (en) Performing a multiply-multiply-accumulate instruction
US7565514B2 (en) Parallel condition code generation for SIMD operations
US9672035B2 (en) Data processing apparatus and method for performing vector processing
CN101178644B (zh) 一种基于复杂指令集计算机结构的微处理器架构
US7725736B2 (en) Message digest instruction
CN107766079B (zh) 处理器以及用于在处理器上执行指令的方法
JPH04172533A (ja) 電子計算機
CN107315717B (zh) 一种用于执行向量四则运算的装置和方法
WO2017185393A1 (zh) 一种用于执行向量内积运算的装置和方法
CN110058884B (zh) 用于计算型存储指令集运算的优化方法、系统及存储介质
US5053986A (en) Circuit for preservation of sign information in operations for comparison of the absolute value of operands
US11853754B2 (en) Mask operation method for explicit independent mask register in GPU
CN108733412B (zh) 一种运算装置和方法
CN111651202A (zh) 一种用于执行向量逻辑运算的装置
CN108959180B (zh) 一种数据处理方法及系统
CN116339832A (zh) 数据处理装置、方法及处理器
US7805581B2 (en) Multiple address and arithmetic bit-mode data processing device and methods thereof
US7401328B2 (en) Software-implemented grouping techniques for use in a superscalar data processing system
US6408380B1 (en) Execution of an instruction to load two independently selected registers in a single cycle
US20210089305A1 (en) Instruction executing method and apparatus
US8631173B2 (en) Semiconductor device
CN101158891B (zh) 在非cisc处理器上进行浮点栈溢出检查的装置和方法
CN111656319B (zh) 利用特定数检测的多流水线架构
CN111630502B (zh) 用于神经网络处理器的统一存储器组织
US20230401060A1 (en) Processing unit, computing device and instruction processing method

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant