TW201101380A - Wafer structure and wafer treatment method - Google Patents

Wafer structure and wafer treatment method Download PDF

Info

Publication number
TW201101380A
TW201101380A TW98120390A TW98120390A TW201101380A TW 201101380 A TW201101380 A TW 201101380A TW 98120390 A TW98120390 A TW 98120390A TW 98120390 A TW98120390 A TW 98120390A TW 201101380 A TW201101380 A TW 201101380A
Authority
TW
Taiwan
Prior art keywords
wafer
insulating layer
metal
processing method
dies
Prior art date
Application number
TW98120390A
Other languages
English (en)
Other versions
TWI433225B (zh
Inventor
Chung-Pang Chi
Geng-Shin Shen
Wen-Yang Chen
Original Assignee
Chipmos Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chipmos Technologies Inc filed Critical Chipmos Technologies Inc
Priority to TW98120390A priority Critical patent/TWI433225B/zh
Publication of TW201101380A publication Critical patent/TW201101380A/zh
Application granted granted Critical
Publication of TWI433225B publication Critical patent/TWI433225B/zh

Links

Landscapes

  • Dicing (AREA)

Description

201101380 六、發明說明: 【發明所屬之技術領域】 本發明係關於一種晶圓結構及其晶圓處理方法,特別是關於一 種切割晶圓時,避免於切割過程中測試用或對位用之金屬墊所產 生之殘渣對晶圓造成損傷之晶圓結構及其處理方法。 【先别技術】 在積體電路的高度發展下,積體電路後段製程亦扮演相當重要 之角色。通吊/,當晶圓上各晶粒的積體電路佈局完成後,便交由 下游的封裝廠進行晶圓切割,而晶圓切割過程對晶粒的工作效能 及良率便造成決定性的影響。 具體而言,晶圓上的複數晶粒(die)係以陣列方式排列,而各 晶粒間之相鄰區域定義出一切割道(scribe Hne),此切割道上設有 一些金屬墊,用於測試各層佈線的電性抑或各圖層之對位。由於 該等金4墊係由金屬材料所製成,而晶圓之基底材料係為石夕兩 種材料之撓性有很大的不同,故自晶圓之切割道切割出複數晶粒 時,可能產生金屬殘渣或矽渣飛濺之問題。 飛滅起的金屬殘法或⑦渣可能會落至已完成電路佈局之晶粒 上,使得減上金屬㈣的晶粒易於隨後的封錢程中,造成漏電 流(leakage current)丨短路之問題;更甚者,由於錢起的金屬 殘渣切渣落至晶粒上時所造成的應力過大,以致對晶粒表面及 保護層造成刮傷,並產生電性異常等問題,嚴重影響晶粒良率。 此外’切割刀寬度若小於金屬墊寬度,於切割後仍會有部分金屬 墊殘留’此殘留之金屬墊可能會翻轉掀起而接觸到相鄰晶粒,同 201101380 Ο 樣會影響後續封裝並造成電性短路。再者,為了提高晶圓上可利 用之晶粒數,常會儘可能減縮切割道寬度,藉以排列人更多的晶 =。當切割道寬度縮小至6G至65微米甚至更小時切割晶圓即 谷易造成晶粒崩裂等風險。 有餘此,如何在切割晶圓過程中時,避免產生殘渣而對晶圓 、凡成電路佈局的晶粒造成損傷或短路,並提升晶粒的良率, 乃為此一業界曰益重視的問題。 【發明内容】 本發明之-目的在於提供―種晶騎構,其包含複數個 粒 ❹ ,,口 T又f|Sj yjj\f 、 複數個金屬塾、一保罐® β Λ_ . _ …童曰及一、,、邑緣層。晶粒呈陣列排列,各晶粒 間之相郴區域係定義為— °]道金屬墊形成於切割道上,保護 層則形成於晶粒與切割道上並覆 I復盍金屬墊,絕緣層形成於切割道 之保護層上,並至少局部覆蓋金屬塾。 本I明之另一目的在於提供一種晶圓處理方法 驟:⑷提供-晶圓,晶圓具有 、 W複數個曰曰粒,呈陣列排列,各晶粒 間之相邠區域係定義為—切 孰二—L 刀道上具有複數個金屬 ::(=晶粒與該切割道上形成有-保護層以覆蓋該些金屬 屬^成-_層於_道之保護層上,絕緣層 ⑷沿切割道㈣晶圓以形成複數個單獨之 ^ 局部移除金屬墊。 y 本發明之再一目的在於提供另一種晶圓結構,其包含複數個曰 粒、複數個金㈣、-保❹及❹、、I 3複數個曰曰 ; 層及絕緣層。晶粒呈陣列排列,各日日粒間之相鄰區域係定義為一 ^目切割道之—表面至各 晶 5 201101380 粒之一上表面間之各晶粒之-側表㈣界定出—垂直壁。金屬塾 形成於切割道上,保護㈣成於晶粒與㈣道上,並覆蓋金屬塾。 之 絕緣層形成於切割道之保護層上’絕緣層係位於金屬塾與晶粒 間’並至少覆蓋各晶粒之垂直壁。 本發明之再-目的在於提供另—種晶圓處理方法,其包含下列 步驟:⑻提供-晶圓’晶圓具有複數個晶粒,呈陣列排列,各晶 粒間之相鄰區域係定義為一切割道,自切割道之一表面至各晶 之一上表面間之各晶粒之-側表面界^出—垂直壁,該切割道上 具有複數個金屬墊,而該些晶粒與該切割道上形成有—保護層以 覆蓋該些金屬墊;(b)形成-絕緣層於㈣以之賴層上,絕㈣ 係位於金屬塾與晶粒之間,並至少覆蓋各晶粒之垂直壁丨⑷沿切 割道切割晶圓以形成複數個單狀晶粒,並至少局部移除金屬塾。 綜上所述,採用本發明之晶圓結構及其晶圓處理方法,以絕緣 層覆盖金屬塾,可避免切割晶κ後殘留之金屬墊翻轉掀起而接觸 到晶粒’也可減少任何金屬切殘渣_至晶粒上對已完成電路 佈局的晶粒造成損傷或產生短路,或以絕緣層覆蓋晶粒之側邊, 如此即便殘留之金屬塾翻轉接觸到晶粒,亦可藉由絕緣層防止短 路或漏電流的產生,是故能提升晶粒的良率。更甚者,本發明之 各種晶圓結構及其晶圓處理方法亦可應用於更狹小的切割道以進 行晶圓切割。 在參閱圖式及隨後描述之實施方式後,所屬技術領域具有通常 知識者便可瞭解本發明之其它目的、優點以及本發明之技術手段 及實施態樣。 201101380 【實施方式】 以下將透過實施方式來解釋本發明内容,然而,實施方式之說 明僅用以_本發明之技術内容,而非用以直接限制本發明。需 4明者’以下實施例及圖式巾,與本發明非直接相關之元件均已 ’略而未纷示且圖式中各元件間之尺寸關係僅為求容易瞭解, 非用以限制實際比例。
第1圖係為本發明第一實施例之一晶圓結構1之上視圖。於本 實把例中’晶圓結構!即為—晶圓。晶圓結構!上包含複數個晶 粒(die) 10、複數個金屬墊14、一保護層21以及一絕緣層^。 、曰曰粒10係呈陣列排列,各晶粒1〇間之相鄰區域係定義為一切割 道⑵其巾晶粒1〇係經多道製程而形成特定電路佈局,並形成有 複數個銲塾(圖未示出),銲塾上可再形成電性連接元件,例如凸 塊U,^電性辆晶粒1G與其他元件,如基板。熟悉該技術 項域者應*瞭解,第i圖中所示之晶粒及切割道的數目僅為閣釋 本發明之目的,並非用來限制本發明。 金屬塾14形成於切割道12上,而金屬塾Μ係為一測試塾141 =一對㈣⑷,其中測試塾⑷之上視形狀係為—長方形對位 143之形狀係、為—十字形。然前述之測試墊141及對位塾143 之形狀並非用來限制本發明;此外,本實施例中測試塾⑷及對 ^二並秘定騎述上視圖及剖㈣之位置;是故熟悉該技 應可fe易推及其他實施態樣。為便說明 及其相鄰區域部純 7 201101380 第2圖係為本發明第一實施例之晶圓結構丨之局部上視圖,用 以不例晶粒l〇a、l〇b、i〇c、10d及其相鄰區域之切割道12、金屬 墊〖4、保護層21及絕緣層23。第3圖係為本發明第一實施例之 晶圓結構1之縱向剖面圖,且係沿第2圖中之線段AB剖面後,朝 向箭頭方向觀看之一縱向剖面圖。 同時參考第2圖及第3圖,保護層21形成於晶粒1〇a、1〇b、1〇c、 l〇d的上方及周圍,並僅局部顯露出晶粒1〇&、丨仙、上 之銲墊15 ’以供凸塊11形成於局部露出之銲墊15及保護層21上 方保《蒦層21並且形成於晶粒1〇a、1〇b、♦、刚間之切割道 12上,覆蓋了切割道i 2上之該些金屬墊丨4。絕緣層2 3沿切割道 12延伸’形成於切割道12之保護層21 並完全覆蓋該些金屬 更。羊細而έ,第3圖所示之切割道12内設有測試塾141,兩旁 則為晶粒_、咖,晶粒1〇b、1〇c上方形成有凸塊",用以屬 性連接晶粒U)b、與其他元件。測試塾⑷的上方形成有保言; 層2卜藉以完全覆蓋測試墊⑷,且保護層2ι亦同時覆蓋晶勒 _、10c。絕緣層23形成於切割道12的保護層21之上並完全 覆蓋測試墊⑷。因切割道12兩旁晶粒之詳細結構並非本發= 重要技術特徵,故於此不另贅述。 承上所述’絕緣層23之厚度不小於保護層21之厚度的i 5庐 =層:'圓製作中的最後一道製程,通常係為由氮化: ,NX)與/或氧切⑽χ)所組成之鈍化層,用㈣止水氣 文入。而絕緣123係由聚亞醯胺(p〇lyimide,ρι)、苯環丁歸 201101380 (Benzocyclobutene,BCB)及聚喹琳(p〇iyquin〇lin)之其中之一所 製成’並且絕緣層23係以旋轉塗佈(Spin coating )、印刷(printing ) 或貼附一乾膜(dry film)而形成,其中乾膜係為一預成型之薄膜。 金屬墊14係與晶粒1〇内之佈設線路同時形成,用以測試各層佈 線的電性或用於晶圓製作過程中之對位,金屬墊14材質可選自 銅、鋁或其他金屬材質。 凊參考第4圖,其係應用於本發明第一實施例晶圓結構1之晶 〇 圓處理方法之流程圖。晶圓處理方法包含下列步驟:首先,於步 驟S101中,提供一晶圓,此晶圓具有複數個晶粒,該些晶粒係呈 陣列排列,各晶粒間之相鄰區域係定義為一切割道,其中切割道 上具有複數個金屬塾,而該些晶粒與切割道上形成有—保護層以 覆蓋該些金屬塾。於步驟S1〇7中,形成—絕緣層於切割道之保護 層上,該絕緣層係沿切割道延伸並完全覆蓋該些金屬墊,其中絕 緣層之厚度不小於保護層之厚度的15倍,且形成絕緣層之步驟係 由旋轉塗佈(Spin_ing)法、印刷⑽ming)法或貼附乾膜(dry ©心)法所形成’其中乾膜係為—預成型之薄膜。直至上述完成步 驟便知到第-實施例所述之晶圓結構卜最後,於步驟Μ Μ中, 沿切割道㈣晶圓以形成複數鮮獨之晶粒,並至少局部移除該 些金屬墊。 請參考第5圖,其係為本發明第二實施例之晶圓結構之局部上 _。第二實施例之晶圓結構大致上與第—實施例之晶圓結構^ IS饱唯不同的是’絕緣層23並非呈長條狀,而係包含複數個絕 °° 23a、23b、23c、说、23e,並分別完全覆蓋該些金屬塾 201101380 η。具體而言,絕緣區塊23a、23b、❿、23d、仏係可透過圖 案化形成於該些金屬塾14上。由於第二實施例之晶圓結構取與第 -實施例相同位置之線段進行剖面後,兩者之縱向剖面圖完:相 同,故於此不另贅述。 請參考第6圖’其係應用於本發明第二實施例晶圓結構之晶圓 處理方法之流程圖。晶圓處理方法與第—實_之晶圓處理方法 大致相同。唯不同之處在於,第一實施例晶圓處理方法之步驟㈣ 係更換為執行步驟sl〇9,形成一絕緣層於切割道之保護層上,並 圖案化形成複數個絕緣區塊以完全覆蓋該些金屬塾。至於並它處 理步驟SHH及S115均與第一實施例晶圓處理方法相同,:於: 不另贅述。 、晴參考第7圖’其係、為本發明第三實施例之晶圓結構之局部上 :圖。第三實施例之晶圓結構大致上與第—實施例之晶圓結構相 2。唯不同的是,絕緣層23係沿切割道12延伸並覆蓋該些金屬 Η之相對二側邊;換言之,亦即該些金屬墊14之中間部分係 未破絕緣層23所覆蓋。為更詳細揭露本實施例之晶圓結構,請搭 配第7圖並參考第8圖。 。 第8圖係為本發明第三實施例之晶圓結構之縱向 穴U證 Η λ内、 ° ®中之線段CD剖面後,㈣箭頭方向觀看之-縱向剖面 圖。由第8圖可知’在晶圓結構上之切割道12内設有測試塾⑷, :旁則為晶粒l〇b、l〇c,晶粒10b、10c上方形成有凸塊n,用 从電性連接晶粒1〇b、1〇c與其他元件。測試墊14 護層1藉以完全覆蓋測試塾⑷,且保護層21亦同時覆= 201101380 l〇b、l〇c。然而’與第3圖不同的是,雖然絕緣層23形成於保護 層21之上’但是僅局部覆蓋該些金屬# 14,亦即絕緣層幻僅覆 蓋該些金屬墊Η相對二側邊。㈣割道12兩旁晶粒Π細結構 並非本發明之重要技術特徵,故於此不另贅述。 請參考第9圖,其係應用於本發明第三實施例晶圓結構之晶圓 處理方法之流程圖。晶圓處理方法與第—實施例之晶圓處理方法 大致相同。唯不同之處在於,第一實施例晶圓處理方法之步驟請7 係更換為執行步驟S11卜形成—絕緣層於切割道之保護層上,絕 緣層係沿切割道延伸並覆蓋該些金屬塾之相對二側邊。至於其它 處理步驟SHH及S115均與第—實施例晶圓處理方法相同,2 此不另贅述。 '
清參考第1G B ’其係為本發明第四實施例之晶圓結構之局部上 視圖。第四實施例之晶圓結構與第—實施例之晶圓結構大致相 同。唯不同的是,絕緣層23並非呈長條狀,而係包含複數個絕緣 區塊23a、23b、23c、23d、23e ’並沿平行切割道12之_延伸方 向上形成’且絕緣層23分別覆蓋該些金屬塾14之相對二側邊。 具體而言,絕緣區塊23a、23b、23c、23d、23e係可透過圖案化 形成於該些金屬塾14上。由於第四實施例之晶圓結構取與第三實 施例相同位置之線段進行剖面後’兩者之縱向剖面圖完全相同, 故於此不另贅述。 "月 > 考S 11 II ’其係應用於本發明第四實施例晶圓、结構之晶圓 處理方法之流程圖。晶圓處理方法與第—實施例之晶圓處理方曰法 大致相同。唯不同之處在於’第—實施例晶圓處理方法之步驟㈣7 201101380 係更換為執行步驟SU3,形成一絕緣層於切割道之保護層上,絕 緣層係沿平行㈣道之—延伸方向圖案化形成複數個絕緣區塊, 藉以覆蓋該些金屬塾之相對二側邊。至於其它處理步驟s⑻及 S115均與第—實施例晶圓處理方法相同,故於此不另資述。 '月多考第12圖’其係為本發明第五實施例之晶圓結構之局部上 視圖。第五實施例之晶圓結構包含複數個晶粒、複數個金屬塾Μ、 一保護層21及一絕緣層23。複數個日曰日粒包含晶粒i〇an、 10d,而本實施例僅針對晶粒1〇a、丨仙、收、刚及其相鄰區域 局部放大進行解說;需說明的是,前述之晶粒及金屬塾之數目僅 為闡釋本發明之目的,並非用來限制本發明。 與前述之各實施例相似,晶粒⑽、廳、咖、刚亦呈陣列排 列’各晶粒l〇a、10b、1〇c、1〇d間之相鄰區域係定義為一切割道 12’其中晶粒H)係經多道製程而形捕定電路
數個料(圖未示出),科上„形成電料衫件,例H Π,用以電性連接晶粒丨〇與其他元件,例如基板。 金屬塾14形成於切割道12上,金屬$ 14係為一測試塾⑷或 一對位塾143。保護層21形成於晶粒l〇a、l〇b、l〇c、10d的上方 .及周圍,並僅局部顯露出晶粒i〇a、I〇b、1〇c、刚上之鲜塾Η, 以供凸塊!1形成於局部露出之鲜藝15及保護層Μ上方。保護層 21並且形成於晶粒1〇a、隱、1〇c、刚間之切割㈣上覆甚 了切割道上之該些金屬墊14。絕緣層23形成於切割道η,: 保護層2丨之上。 而*兄明的疋’第五實施例與前述實施例不同之處在於,第五實 12 201101380 施例之絕緣層23係位於該些金屬墊14與晶粒1〇a、1%、丨加、i〇d 之間,*前述之實施例之絕緣層23係、至少局部覆蓋該些金屬墊 14。舉例來說,實施第五實施例時,絕緣層23可環繞部分晶粒 l〇b、10c而形成,而其他部分的晶粒1〇a、1〇d,則可於晶粒1如、 i〇d和金屬墊14相鄰之邊形成絕緣層23。前述絕緣層23之形成 位置僅用以說明,熟悉該技術領域之人應可推及完全採用絕緣層 環繞晶粒、完全採用晶粒和金屬墊相鄰之邊形成絕緣層,抑或結 合上述各實施例形成位置之實施態樣。 〇 第13圖係為本發明第五實施例之晶圓結構之縱向剖面圖,且係 /口第12圖中之線段EF剖面後,朝向箭頭方向觀看所得之一剖面 圖。由第13圖可知,在晶圓結構上之切割道12内設有測試墊141, 兩旁則為晶粒i〇b、i〇c,晶粒10b、10c上方形成有凸塊u,用 以電性連接晶粒l〇b、1〇c與其他元件。測試墊141的上方形成保 護層21 ’藉以完全覆蓋測試墊141,且保護層21亦同時覆蓋晶粒 l〇b 、 l〇c 。 ® 然而,第五實施例與第一至第四實施例不同的是,自切割道i2 之一表面至各晶粒10b、10c之一上表面間,各晶粒之一側表面係 界定出一垂直壁81,而絕緣層23至少覆蓋各晶粒l〇b、i〇c之垂 直壁81。以上所述並非僅限制在各晶粒1〇b、1〇^所界定出的垂直 差81’熟悉該技術領域之人應當可理解,凡實施如第五實施例時, 垂直土 81之形成適可推導至晶圓上之所有或部分之晶粒。因切割 道12兩旁晶粒之詳細結構並非本發明之重要技術特徵,故於此不 另贅述。 13 201101380 承上所述’絕緣層23之厚度不小於保護層21之厚度的1 $倍, 其中保護層21係晶圓製作中的最後一道製程,通常係為由氮化矽 (SixNx)與/或氧化矽(Si0x)所組成之鈍化層,用以防止水氣 侵入。而絕緣層23係由聚亞醯胺(p〇iyimide,ρι)、苯環丁烯 (Benzocyclobutene,BCB)及聚喹琳(Polyquin〇丨⑻之其中之一所 製成’並且絕緣層23係以旋轉塗佈(spin c〇ating)、印刷(㈣如叩) 或貼附一乾膜(dry film)而形成,其中乾膜係為一預成型之薄膜。 金屬塾14係與晶粒10内之佈設線路同時形成,用以測試各層佈 線的電性或用於晶圓製作過程中之對位,金屬墊14材質可選自 銅、紹或其他金屬材質。 第14圖係應用於本發明第五實施例晶圓結構之晶圓處理方法之 流程圖。晶圓處理方法包含下列步驟:首先,於步驟令,提 供-晶圓’晶圓具有複數個晶粒’該些晶粒係呈陣列排列,各晶 粒間之相鄰區域係定義為一切割道,自切割道之一表面至各晶粒 之-上表面間之各晶粒之―側表面界U —垂直壁,其中切割道 上具有複數個金屬塾,而該些晶粒與切割道上形成有—保護層以 覆蓋該些金屬塾。於步驟咖中,形成—絕緣層於切割道之保護 層上,絕緣層係位於金屬塾與晶粒之間,並至少覆蓋各晶粒之該 垂直土位於金屬塾與晶粒之間的絕緣層可環繞各晶粒之四邊而 开^成#者僅形成於各晶粒與金屬塾相鄰之一側邊。此外,需說 明的是’絕緣層之—厚度不小於保護層之-厚度的L5倍,且形成 絕緣層,步驟係由旋轉塗佈(_ __)法、印刷㈣㈣法 ^貼附乾膜(dryftlm)法所形成,其中乾膜係為—預成型之薄膜。 至上迷完成步驟,便得到第五實施例所述之晶圓結構。最後, 14 201101380 於步驟S209中,沿切割道切割晶圓 至少局部移除該些金屬墊。 以形成複數個單獨之晶粒 並 綜上所述,本發明所揭露之晶圓結構及其晶圓處理方法
=,塾:、可避免切割晶圓後殘留之金屬塾_而 日日粒’也可減少任何金屬或石夕殘渣飛減至晶粒上對已完 :路佈局的晶粒造成損傷或產生短路,或以絕緣層覆蓋晶粒之側 ,如此即便殘^之金屬㈣轉接觸到晶粒,亦可藉絕緣層防止 短路或漏電流的產生,是故缺升晶粒的良率。 上述之實施例僅用來例舉本發明之實施態樣,以及闊釋本發明 之技,特徵’並非用來限制本發明之㈣。任何熟悉此技術者可 輕易完成之改變或均等性之安排均屬於本發明所主張之範圍,本 叙明之權利範圍應以申請專利範圍為準。 【圖式簡單說明】 第1圖係為本發明第—實施例之晶圓結構之上視圖; 第2圖係為本發明第一實施例之晶圓結構之局部上視圖; 第3圓係沿第2圖線段AB剖面之縱向剖面圖; 第4圖係為本發明第一實施例晶圓處理方法之流程圖; 第5圖係為本發明第二實施例之晶圓結構之局部上視圖; 第6圖係為本發明第二實施例晶圓處理方法之流程圖; 第7圖係為本發明第三實施例之晶圓結構之局部上視圖; 第8圖係沿第7圖線段CD剖面之縱向剖面圖; 第9圖係為本發明第三實施例晶圓處理方法之流程圖; 第10圖係為本發明第四實施例之晶圓結構之局部上視圖; 15 201101380 第11圖係為本發明第四實施例晶圓處理方法之流程圖; 第12圖係為本發明第五實施例之晶圓結構之局部上視圖 第13圖係沿第12圖線段EF剖面之縱向剖面圖;以及 第14圖係為本發明第五實施例之晶圓處理方法之流程圖 【主要元件符號說明】 1 晶圓 10a、10b、10c、lOd 晶粒 11 凸塊 .12切割道 14 金屬塾 141測試墊 143對位墊 15銲墊 21 保護層 23絕緣層 23a、23b、23c、23d、23e 81 垂直壁 絕緣層 16

Claims (1)

  1. 201101380 七、申請專利範圍: 1. 一種晶圓結構,包含: …複數個晶粒_,呈陣列排列,各該晶粒間之相鄰區域 係疋義為一切割道(scribe line); 複數個金屬墊,形成於該切割道上; —保護層,形成於該些晶粒與該切割道上,並覆蓋該些 金屬墊;以及 以一 一絕緣層,形成於該切割道之該保護層上,並且至少局 〇 部覆蓋該些金屬塾。 2.如明求項丨所述之晶圓結構,其中朗緣層係沿該切割道 伸並完全覆蓋該些金屬墊。 3_如4求項丨所述之晶圓結構,其中該絕緣層係沿該切割道延 伸並覆蓋該些金屬墊之相對二側邊。 4.如請求項1所述之晶圓結構,其中該絕緣層包含複數個絕緣 區塊並完全覆蓋該些金屬墊。 ^ θ长項1所述之B曰圓結構,其中該絕緣層包含複數個絕緣 區塊並沿平行該切割道之一延伸方向上形成,且該絕緣層覆 蓋該些金屬墊之相對二側邊。 6. 如吻求項1所述之晶圓結構,其中該絕緣層之一厚度不小於 該保護層之一厚度的1.5倍。 7. 如請求項1所述之晶圓結構,其中該絕緣層係由聚亞醯胺 (P〇lyimide,PI)、本環丁歸(Benz0CyC丨〇butene, BCB)及聚 喹琳(Polyquinolin)之其中之一所製成。 8. 如請求項1所述之晶圓結構,其中該金屬墊係為一測試墊及 17 201101380 一對位墊其中之一。 9·如請求項^所述之晶圓結構,其中該絕緣層係由旋轉塗佈 (_ coating)、印刷(ρΗη^)或貼附一乾膜(dry fih^ 所 形成。 10. —種晶圓結構,包含: 複數個晶粒’呈陣列排列’各該晶粒間之相鄰區域係定 義為-切割道,自該切割道之一表面至各該晶粒之—上表面 間之各該晶粒之一側表面係界定出一垂直壁·, 複數個金屬塾’形成於該切割道上; -保護層’形成於該些晶粒與該切割道上,並覆蓋該些 金屬墊;以及 -絕緣層,形成於該㈣道之該保護層上,該絕緣層係 位於該些金屬塾與該些晶粒之間,並至少覆蓋各該晶粒二該 垂直壁。 11.如請求項1〇所述之晶圓結構,其中該絕緣層係環繞各該晶粒 之四邊而形成。 12 如請求項10所述之晶圓結構,其中該絕緣層之一厚度不小於 該保護層之一厚度的1.5倍。 13 如請求項10所述之晶圓結構,i中哕 ” 絕緣層係由聚亞醯胺 (Polyimide, ΡΙ)、笨環丁烯u 岬、〇enzocycl〇butene,BCB)及聚 啥琳(Polyquinolin)之其中之—所製成。 14. 如請求項10所述之晶圓結構,立中 丹,、Y忑金屬墊係為一測試墊及 一對位塾其中之一。 15. 如請求項10所述之晶圓結構,其中該絕緣層係由旋轉㈣ 18 201101380 (spin coating)、印刷(printing)或貼附—乾膜出爪)所 形成。 16. —種晶圓處理方法,包含下列步驟: 知供一晶圓,該晶圓具有複數個晶粒,該些晶粒係呈陣 列排列,各該晶粒間之相鄰區域係定義為一切割道,該切割 道上具有複數個金屬墊,而該些晶粒與該切割道上形成有— 保護層以覆蓋該些金屬墊; 形成一絕緣層於該切割道之該保護層上,該絕緣層至少 局部覆蓋該些金屬墊;以及 沿該切割道切割該晶圓以形成複數個單獨之晶粒,並至 少局部移除該些金屬墊。 丨7·如請求項16所述之晶圓處理方法,其中形成該絕緣層之步驟 係沿該切割道延伸並完全覆蓋該些金屬塾。 18.如請求項16所述之晶圓處理方法,其中形成該絕緣層之步驟 係沿該切割道延伸並覆蓋該些金屬墊之相對二側邊。 〇 19·如請求項16所述之晶圓處理方法,其中形成該絕緣層之步驟 係圖案化形成複數個絕緣區塊以完全覆蓋該些金屬墊。 20.如請求項16所述之晶圓處理方法,其中形成該絕緣層之步驟 係沿平行該切割道之-延伸方向圖案化形成複數個絕緣區 塊’以覆蓋該些金屬墊之相對二側邊。 々明求項16所述之晶圓處理方法,其中該絕緣層之_厚度不 小於該保護層之一厚度的丨,5倍。 又 22·如請求項丨6所述之晶圓處理方法,其中形成該絕緣層之步驟 係由旋轉塗佈(_ coating)法、印刷(printing)法或貼附乾 19 201101380 膜(dry film)法所形成。 23. 24. 25. 26. 一種晶圓處理方法,包含下列步驟: 提供一晶圓,該晶圓具有複數個晶粒,該些晶粒係呈陣 列排列,各該晶粒間之相鄰區域係定義為—切割道,自該切 割道之-表面至各該日日日粒之—上表關之各該日日日粒之一側表 面界疋出-垂直壁,該切割道上具有複數個金屬塾,而該些 晶粒與該㈣j道上形成有-保護層以覆蓋該些金屬塾;— 形成-絕緣層於該切割道之該保護層上,該絕緣層係位 於該些金屬墊與該些晶粒之間’並至少覆蓋各該晶粒之該垂 直壁;以及 沿該切割道切割該晶圓以形成複數個單獨之晶粒,並至 少局部移除該些金屬墊。 如-月求項23所述之晶圓處理方法’其巾形成該絕緣層之步驟 係環繞各該晶粒之四邊而形成。 如明求項23所述之晶圓處理方法,其中該絕緣層之一厚度不 小於該保護層之一厚度的1.5倍。 如叫求項23所述之晶圓處理方法,其中形成該絕緣層之步驟 二由灰轉塗佈(Spin c〇ating)法、印刷(㈣此叩)法或貼附乾 膜(dry film)法所形成。 20
TW98120390A 2009-06-18 2009-06-18 晶圓結構及晶圓處理方法 TWI433225B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW98120390A TWI433225B (zh) 2009-06-18 2009-06-18 晶圓結構及晶圓處理方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW98120390A TWI433225B (zh) 2009-06-18 2009-06-18 晶圓結構及晶圓處理方法

Publications (2)

Publication Number Publication Date
TW201101380A true TW201101380A (en) 2011-01-01
TWI433225B TWI433225B (zh) 2014-04-01

Family

ID=44837008

Family Applications (1)

Application Number Title Priority Date Filing Date
TW98120390A TWI433225B (zh) 2009-06-18 2009-06-18 晶圓結構及晶圓處理方法

Country Status (1)

Country Link
TW (1) TWI433225B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170200661A1 (en) * 2016-01-10 2017-07-13 Micron Technology, Inc. Waters having a die region and a scribe-line region adjacent to the die region
CN111627857A (zh) * 2019-02-28 2020-09-04 中芯国际集成电路制造(上海)有限公司 封装方法及封装结构

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170200661A1 (en) * 2016-01-10 2017-07-13 Micron Technology, Inc. Waters having a die region and a scribe-line region adjacent to the die region
US9865516B2 (en) * 2016-01-10 2018-01-09 Micron Technology, Inc. Wafers having a die region and a scribe-line region adjacent to the die region
TWI637478B (zh) * 2016-01-10 2018-10-01 美光科技公司 晶圓及其形成方法
CN111627857A (zh) * 2019-02-28 2020-09-04 中芯国际集成电路制造(上海)有限公司 封装方法及封装结构

Also Published As

Publication number Publication date
TWI433225B (zh) 2014-04-01

Similar Documents

Publication Publication Date Title
CN103035571B (zh) 用于半导体器件的测试方法
US6046101A (en) Passivation technology combining improved adhesion in passivation and a scribe street without passivation
US9401343B2 (en) Method of processing a semiconductor wafer
TW201738951A (zh) 半導體晶粒之分割方法及裝置
US20090045511A1 (en) Integrated circuit including parylene material layer
US20150108645A1 (en) Integrated crackstop
JP2011061183A (ja) 回路基板の製造方法
CN104299898B (zh) 半导体晶片、半导体ic芯片及其制造方法
TW200832580A (en) Power MOSFET wafer level chip-scale pakage
CN110739390A (zh) 温度补偿型表面声波滤波器件及其制造方法
DE602007010978D1 (zh)
US7538346B2 (en) Semiconductor device
JP2013157385A (ja) 半導体装置及びその自動外観検査方法
JP2011014605A (ja) 半導体装置およびその製造方法
US8987923B2 (en) Semiconductor seal ring
TW201519340A (zh) 半導體結構及其製造方法
TW201101380A (en) Wafer structure and wafer treatment method
US20240038689A1 (en) Structure and Method for Sealing a Silicon IC
CN105229781B (zh) 使用电介质桥接器的电镀方法和电镀结构
TWI253735B (en) Chip structure and manufacturing process thereof
US7919353B2 (en) Semiconductor device and manufacturing method thereof
JP2011035140A (ja) 半導体装置及びその製造方法
TW201135825A (en) Semiconductor wafer and semiconductor device and manufacturing method thereof
CN102130023A (zh) 铝垫的形成方法
TWI329895B (en) Method for fabricating a semiconductor wafer