TW201042623A - Source driver and display utilizing the source driver - Google Patents
Source driver and display utilizing the source driver Download PDFInfo
- Publication number
- TW201042623A TW201042623A TW98117488A TW98117488A TW201042623A TW 201042623 A TW201042623 A TW 201042623A TW 98117488 A TW98117488 A TW 98117488A TW 98117488 A TW98117488 A TW 98117488A TW 201042623 A TW201042623 A TW 201042623A
- Authority
- TW
- Taiwan
- Prior art keywords
- receiver
- node
- type transistor
- input
- input node
- Prior art date
Links
Landscapes
- Logic Circuits (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
201042623 六、發明說明: 【發明所屬之技術領域】 本發明係有關於傳送器與接收器,尤指應用於顯示器的傳送器 與接收器。 【先前技術】
G 清參照弟1圖,第1圖為習知電晶體-電晶體邏輯 (transistor-transistorlogic,TTL)介面 100 的示意圖。如第 1 圖所示, TTL介面1〇〇包含有一傳送器11〇以及一接收器12〇,其中接收器 120係經由一單一資料線L來接收一數位訊號。然而,對xxl介面 100來說’ s亥數位讯號一般而言需要有著較大的擺幅(swing),而電 磁干擾(electronic-magnetic interference,EMI)會因此較為嚴重,導致 〇 其可運作的頻率受到限制。 為了解決TTL介面100中電磁干擾與可運作頻率的問題,一種 低擺幅差動訊號傳輸(reduced swing differential signaling, RSDS)電 . 路因此被提出來。第2圖為應用低擺幅差動訊號傳輸之習知電路200 的示意圖。如第2圖所示,電路200包含有一傳送器210以及一接 收器220,其中接收器220經由一對單一資料線而與傳送器210搞 接在一起。由於電路200在該對單一資料線上所傳送的擺幅較小, 4 201042623 故在f針擾與可運作鮮上㈣較佳絲現。細,傳送器⑽ .中的電邮&與1w需要提供較大的電流(約2毫安培)到該對單一資 料線上,因而導致大量的電力消耗。再者,電路2〇〇所使用的單一 資料線數目是TTL介_兩倍,触增加了製作成本。 【發明内容】 〇 f發㈣目的之—在於提供—種包含有-時序控制ϋ與-源極 驅動器的顯示器’以解決上述的問題,其中該顯示器有著較少的電 磁干擾與較佳的可運作頻率,且於該時序控制器與該源極驅動器之 間具有較低的電路佈局複雜度。 u依據本發明之-實施例,其揭露一種源極驅動器,該源極驅動 器包含有-接收器以及-通道,該接收器用來在一輸入節點接收一 數位5孔號以在一輸出節點產生一已接收訊號。該接收器包含有一第 G -開關、-第二關、—限壓電路。該第—開關絲於該數位訊號 來選擇性地將該接收器之該輸出節點連接至一第一參考電壓。該第 一開關係基於該數位訊號來選擇性地將該接收器之該輸出節點連接 至-第二參考電壓。該限壓電路係柄接於該接收器之該輸入節點與 該輸出節點之間,用以限制該接收器之該輸入節點之一電壓準位。 - 該通道係基於该已接收訊號來產生一驅動電壓。 依據本發明之另一實施例,其揭露一種顯示器。該顯示器包含 5 201042623 有-時序控制器與-源極驅動器。該時序控制器接收—輸入訊號來 產生-數健號,⑸亥源極驅動器包含有一接收器,其經由一單一 資料線來祕於該反向器之該輸出節點,用以經由該單一資料線自 該時序控制器接收該數他號。該時序控制器包含有一反向器、一 第-電流源以及-第二驗源。該反向器具有用來接收該輸入訊號 之-輸入節點,並在-輸出節點產生該數位訊號。該第一電流源供 第1流給該反向器之—第—電源節點。該第二電流源供應一 〇第-電流給該反向器之—第二電源節點。 【實施方式】 在^書及後續的中請專利範圍當中使用了某些詞彙來指稱特 屬領域中具有通常知識者應可理解,硬體製造商可能 圍並不= 呼囉的70件。本卿#及後_申請專利範 G的差異來作異來作為區分元件的方式,而是以元件在功能上 及/「\ A分的㈣。麵篇綱#及_騎求項當中所提 =2係為一開放式的用語,故應解物 -可直接電氣連接於Hf 則代表°亥第一裝置 ’電氣連接至該第二裝置,或透過其他裝置或連接手段間接地 請參照第3圖,第3圖為本發明之一實施例中的一傳送器· 6 201042623 與一接收器320的示意圖。傳送器310可用於一顯示器中的一時序 控制器’而接收器310則可用於該顯示器中的一源極驅動器。如第 3圖所示,傳送器310包含有一反向器312以及複數個電源源^與 工2’其中反向器312包含有一 P型電晶體MP1與一 N型電晶體mn1。 電U原Ιι供給一第一電流給反向器312中的一電源節點,而電流源 則供給一第二電流給反向器312中的另一電源節點。 〇 接收器320包含有一第一開關Μί>2、一第二開關Mn2以及一限 壓電路322。在此實施例中,第一開關Mp2係以一 p型電晶體來實 現,而第二開關mn2係以一 N型電晶體來實現;此外,限壓電路 322包含有一二極體方式連接(di〇de_c〇nnecte(i)的n型電晶體μ 與一二極體方式連接的Ρ型電晶體Μ?3。傳送器310係經由一單一 >料線與接收器32G麵接,而第3圖所示之-電阻1^與一電容 C1()ad分別代表該單一資料線的一等效寄生電阻與一等效寄生電容。 0 μ在傳送器310與接收器320的運作當中,反向器312在一輸入 節點上接收一輸入訊號Vi,並在輸出節點N〇m上產生一 數位訊號vdig ’硫位訊號Vdig接著經由鮮—f料線被傳送到接 收器320中-輸入節點N]n—狀。第一開關4基於數位訊號%來 選擇性地將接收器320的一輸出節點n〇utju(連接到一第一參考% 壓VDD_RX ’而第二開關MN2基於數位訊號Vdig來選擇性地將接收器 320的輸出節點Ngut rx連接到—第二參考賴gnd,而輸出節點 N0UT RX上會產生一已接收訊號乂⑽。在此同時,限壓電路從會限 201042623 制接收器320之輸入節點Nin_rx的電壓準位。 ' 接收器320另可選擇性地(optionally)包含一反向器324來將已 接收訊號乂⑽反向以產生一反向已接收訊號Vcutb,最後,在該源極 驅動器中的一通道便基於反向已接收訊號Voutb來產生一驅動電壓。 舉例來說,當輸入訊號Vi處於一邏輯狀態時(即低電位),由 傳送器310到接收器320的電流路徑係由電流源h開始,接著經過 〇 P型電晶體MP1、該單一資料線、接放器320的輸入節點Nin狀、N 型電晶體MN3、N型電晶體MN2’而最終進入具有第二參考電壓gnp 的一節點,此時,接收器320的輸入節點Νϊν κχ的電壓準位為\型 電晶體Mw之一汲極-源極電壓VDS與Ν型電晶體ΜΝ2之一閘極-源 極電壓VGS的總和,且該電壓準位係小於傳送器31〇之一供給電壓 VDD TX,此外’接收器320的輸出節點N0UT RX會處於較低的電壓 準位。電晶體與Mn2的臨界電壓(threshold voltage)會經由適當 〇 的設計,以使得輸入節點Νϊν κχ上的電壓準位足夠大,以便在此時 的狀態之下關閉電晶體Μη而以免電晶體μΡ2與ΜΝ2同時被導通。 同樣地,當輸入訊號%處於一”1”邏輯狀態時(即高電位),由傳 送器310到接收器320的電流路徑係由p型電晶體Mp2開始,接著 • 經過接收器32〇的輸出節點NOUT RX、p型電晶體MP3、接放器320 的輸入節點Νϊν κχ、該單一資料線、N型電晶體Mni、電流源工2, 而最終進入接地端(ground) ’此時,接收器32〇的輸入節點%狀 201042623 的電壓準位為P型電晶體Mp 2之一汲極-源極電壓VD s與P型電晶體 Μη之一閘極-源極電壓Vgs的總和與第一參考電壓Vdd狀的差,且 該電壓準位係大於傳送器31〇的接地電壓,此外,接收器320的輸 出節點N〇ut_rx會處於較高的電壓準位。電晶體MP3與MP2的臨界 電壓會經由適當的設計,以使得輸入節點上的電壓準位足夠 小,以便在此時的狀態之下關閉電晶體MN2而避免電晶體Mp2與 MN2同時被導通。 Ο 舉例來說,假設VDD_RX與VDD_TX皆為1.8伏特,則本發 明中數位訊號的擺幅約為1伏時(0 4V-L4V),遠小於xxl介面1〇〇 中數位訊號的擺幅(0V_L8V)。因此,本發明所提出之顯示器在電磁 干擾與可運作頻率上具有較佳的表現,此外,由於接收器32〇係經 由該單-資料線與傳送器31G連接,故電路佈局上比較簡單而不複 雜。 〇 除此之外,在電路當中,傳送器彻的電流源Isi與Is2需 要供應較多的電_ 2毫安培)給該些資料線轉持該些資料線的 固定電壓’而在本發明中,該固定電壓(數位電壓、之一中間電 係由傳送器3!0與接收器⑽本身所產生,是故電流源&與&僅 需要供給較小的電流給該些資料線以維持該些資料線的固定電壓。 值得注意的是,在本發明t,傳送器31()係顧於時序控制器 中’然而,如此的設計僅為說明之用,並非用來限鱗序控制器的 201042623 實現方式。例如,傳送器310可實現於任意控制電路與源極驅動器 之間’而這些設計上的變化仍屬於本發明之範疇之内。 此外’在本實施例中,接收器32〇包含有反向器324,且源極 驅動器中的通道會基於反向已接收訊號Voutb來產生驅動電壓,然 而,在本發明其他的實施例中,反向器324可自接收器320中移除, 而源極驅動器中的通道便基於已接收訊號來產生驅動電壓。 ❹ 第4圖與第5圖為本發明限壓電路之其他實施例的示意圖。在 第4圖中,限壓電路4〇〇包含有一第一 N型電晶體心與一第二N 型電晶體mns,其中第一:^型電晶體Mn4與第二N型電晶體^^ 係以二極體方式來連接且耦接於接收器32〇的輸入節點與輸 出節點Nout—rx之間,第一 電晶體Mw的閘極係連接於接收器 320的輸人節點Νιν κχ,而第二N型電晶體仏5的閘極係連接於接 收器320的輸出節點Ν〇υτ—狀。在第5圖中,限壓電路5〇〇包含有 一第一 Ρ型電晶體與一第二ρ型電晶體Μρ5,其中第一 ρ型電 a曰體ΜΡ4與第—Ρ型電晶體Μρ5係以二極體方式連接且輕接於接收 15 320的輸入節‘點NIN_RX與輸出節點NOUT_RX之間,第一 ρ型電 晶體MM的閘極係連接於接收器32〇的輸入節點&狀,而第二p -型電晶體mP5的閘極係連接於接收器320的輸出節·點狀。 以上所述僅為本發明之較佳實施例’凡依本發明申請專利範圍 所做之均等變化與修飾,皆應屬本發明之涵蓋範圍。 201042623 【圖式簡單說明】 第1圖為習知電晶體-電晶體邏輯介面的示意圖。 第2圖為習知低擺幅差動訊號傳輸電路的示意圖。 第3圖為本發明之—實施例巾應用於顯示ϋ之時序控的傳送器 與應用於顯示器之源極驅動器的接收器的示意圖。 第4圖為第3 @所示之限壓電路的另—實施例的示意圖。 第5圖為第3圖所示之限壓電路的再另一實施例的示意圖。 【主要元件符號說明】 100 200 110、210、310 電晶體電晶體邏輯介面 低擺幅差動訊號傳輸電路 傳送器 〇 320、220、320 接收器 312、324 反向器 322、400、500 限壓電路 11
Claims (1)
- 201042623 七、申請專利範圍: - L 一種源極驅動器,包含有: 一接收器’用來於一輸入節點接收一數位訊號以在一輸出節點產 生一已接收訊號,該接收器包含有: 一第一開關,用以基於該數位訊號來選擇性地將該接收器之 °亥輪出節點連接至一第一參考電壓; 一第二開關,用以基於該數位訊號來選擇性地將該接收器之 〇 该輪出節點連接至一第二參考電壓;以及 一限壓電路,祕於該接收n之該輸人節點與該輸出節點之 間,用以限制該接收器之該輸入節點之一電壓準位;以及 通i用以基於該已接收訊號來產生一驅動電壓。 2.如申w專利範圍第1項所述之源極驅動器,其中該接收器另包含 有: 〇 反向器,耦接於該輸出節點與該通道之間。 3.如申請專利範圍第i 項所述之源極驅動器’其中該限壓電路包含 輕接於該接收器之該輸入節點與該 -極體方式連接之電晶體 輸出節點之間。 4.如申請專利範圍第j 有: 項所述之源極驅動器,其中該限壓電路包含 12 201042623 p型電晶體,耦接於該接收器之該輸入節點與該輸出節點之 間,其中該p型電晶體之一閘極係連接至該接收器之該輸入 節點;以及 μ ' ^型電晶體’祕於該接收||之該輸人節雜該輪出節點之 間,其中該Ν型電晶體之—閘極係連接至該接收器 節點。 w | 〇 明專利範®第1項所述之源極驅動^,其巾該限壓電路包含 有: 3 第-N型電晶體,耦接於該接收器之該輸人節點與該輸出節 點之間,其中該第- N型電晶體之-閘極係連接至該接收器 之該輸入節點;以及 一第二N型電晶體,祕於該接收器之該輸人節點與該輸出節 點之間’其中該第二N型電晶體之-閘極係連接至該接收器 之該輸出節點。 6.如申請專利範圍帛1項所述之源極驅動器,其中該限屋電路包含 有: -第-Ρ型電晶體,減於該接收器之該輸人節點與該輸出節點 •之間,其中該第-!>型電晶體之—閘極係連接至該接收器之 該輸入節點;以及 ° -第二Ρ型電晶體’祕於該接收I!之該輸人節點與該輪出節點 之間’其中該第二Ρ型電晶體之一閘極係連接至該接收器之 13 201042623 該輪出節點。 7.如申請專利範圍第1項所述之源極驅動器,其中該第一開關係為 P型電晶體,該第二開關係為一 N型電晶體,以及該第一參 考電壓係大於該第二參考電壓。 8· —種顯示器,包含有: 〇 """時序控制11,肋接收—輸人峨來產生-數位訊號,該時序 控制器包含有: -反向器,具有用來接收該輸人訊號之—輸人節點,並在一 輸出節點產生該數位訊號; 一第一電流源,用以供應一第一電流給該反向器之一第一電 源節點;以及 第-電流源,用以供應—第二電流給該反向器之一第二電 源節點;以及 Q -源極驅動H,其包含有—接㈣,其經由一單—資料線而搞 接於該反向器之該輸出節點,賴經由該單一資料線自該時 序控制器接收該數位訊號。 ’ 9.如申4專利細第8項所述之顯示H,其中該接收H係在一輸入 _魏-數位峨以在—輸㈣點產生—已接收訊號 ’且該接 收器包含有: 第-開關’用以基於該數位訊號來選擇性地將該接收器之 201042623 該輪出節點連接至—第—參考電壓; 第一開關,用以基於該數位訊號來選擇性地將該接收器之 該輪出節點連接至—第二參考電壓;以及 限壓電路,耦接於該接收器之該輸入節點與該輸出節點之 Μ,用以限制該接收器之該輸入節·點之一電壓準位; 其中該源極驅動⑼包含有—通道,用以基於該已接收訊號 來產生一驅動電壓。 Ο 10. ^申請專利範圍第9項所述之顯示器,其中該接收器另包含有: 反向器,耦接於該輸出節點與該通道之間。 11. ^申明專利細第9項所述之顯示器其中該限壓電路包含有: -極體方式連接之電晶體,触於該接收器之該輸人節點與談 輸出節點之間。 ΜΜ O 申請專利顧第9斯叙顯科,其巾舰魏路包含有: 一p型電晶體,柄接於該接收器之該輸人節點與該輸出節點之 2,其中該p型電晶體之—閘極係連接至該接收器之該輸入 郎點;以及 N型電晶體’雛於該接收器之該輸人節點與該輸出節點之 ,,其中該N型電晶體之—難係連接至該接收器之該輸入 卽點。 15 201042623 13.如Γ翻朗第9項所述之_||,其中該關電路包含有. 一===接收器之該輸入節點與該輸出節 之該輸入節點;M 〗峨接至該接收器 二之h=:體’耦接於該接收器之該輪入節點與該輪出節 i該輸出節點該第二N魏晶體之—雜係連接至該接收器 ❹ R 1請專利範圍第9項所述之顯示器,其中該限壓電路包含有. ’編嫩㈣㈣峨輸罐 背入、^ Ρ型電晶體之—閘極係連接至該接收器之 a 系翰入即點;以及 咖輸咖 ::出::除ρ型電晶體之,係連接至該接收器之 Ο 15.如範圍第9項所述之顯示器,其中該第-開關係為一 塑電晶體,該第二開關係為一N型電晶體, 壓係大於該第二參考電壓 P 以及該第一參考電 八、圖式: 16
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW98117488A TWI409783B (zh) | 2009-05-26 | 2009-05-26 | 源極驅動器以及應用該源極驅動器之顯示器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW98117488A TWI409783B (zh) | 2009-05-26 | 2009-05-26 | 源極驅動器以及應用該源極驅動器之顯示器 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201042623A true TW201042623A (en) | 2010-12-01 |
TWI409783B TWI409783B (zh) | 2013-09-21 |
Family
ID=45000638
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW98117488A TWI409783B (zh) | 2009-05-26 | 2009-05-26 | 源極驅動器以及應用該源極驅動器之顯示器 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI409783B (zh) |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
AU2002210928A1 (en) * | 2000-10-25 | 2002-05-06 | Matsushita Electric Industrial Co., Ltd. | Liquid crystal display drive method and liquid crystal display |
JP4372392B2 (ja) * | 2001-11-30 | 2009-11-25 | ティーピーオー ホンコン ホールディング リミテッド | 列電極駆動回路及びこれを用いた表示装置 |
JP2007317288A (ja) * | 2006-05-25 | 2007-12-06 | Mitsubishi Electric Corp | シフトレジスタ回路およびそれを備える画像表示装置 |
US7639247B2 (en) * | 2006-07-06 | 2009-12-29 | Himax Technologies Limited | Output circuit in a driving circuit and driving method of a display device |
US7920668B2 (en) * | 2007-01-05 | 2011-04-05 | Chimei Innolux Corporation | Systems for displaying images by utilizing vertical shift register circuit to generate non-overlapped output signals |
-
2009
- 2009-05-26 TW TW98117488A patent/TWI409783B/zh not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
TWI409783B (zh) | 2013-09-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4960833B2 (ja) | シングルエンド伝送及び差動伝送の切替えが可能なインタフェース回路 | |
US7298172B2 (en) | Transmitter circuit, receiver circuit, interface circuit, and electronic instrument | |
US11368332B2 (en) | Circuit device, electronic device, and cable harness | |
TWI288377B (en) | Organic light emitting display and display unit thereof | |
US9083262B2 (en) | Voltage mode driver with current booster (VMDCB) | |
CN101965718A (zh) | 用来经由差分通讯链路而通讯的电压模式驱动器所用的去加重电路 | |
US7535257B2 (en) | Receiver circuit, interface circuit, and electronic instrument | |
JP2007318664A (ja) | 送信回路及びその制御方法 | |
JP3987536B2 (ja) | レベルシフタ及びこれを利用した平板表示装置 | |
KR20170064842A (ko) | 송신 회로 및 반도체 장치 | |
US7449916B2 (en) | Voltage level shift circuit | |
KR20170008375A (ko) | 반도체 장치 | |
US8212758B2 (en) | Source driver and display utilizing the source driver | |
US20110001510A1 (en) | Semiconductor device | |
JP2013179571A (ja) | レベルシフト回路 | |
US7372303B2 (en) | Semiconductor integrated circuit | |
CN101551982A (zh) | 液晶显示器驱动电路 | |
CN101083463A (zh) | 一种双向电平转换的装置及方法 | |
TW200511196A (en) | Display apparatus provided with decode circuit for gray-scale expression | |
TW201042623A (en) | Source driver and display utilizing the source driver | |
KR100780881B1 (ko) | 전류원 스위칭에 의한 저전력 듀얼 레벨 차동신호 전송회로 | |
TW201234777A (en) | Low leakage power detection circuit | |
KR20120108894A (ko) | 인버터, nand 게이트 및 nor 게이트 | |
US20200252037A1 (en) | Load circuit of amplifier and driver circuit for supporting multiple interface standards | |
CN101123431B (zh) | 电流型逻辑-cmos转换器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |