TW201033934A - Timing controller capable of switching between graphics processing units - Google Patents
Timing controller capable of switching between graphics processing units Download PDFInfo
- Publication number
- TW201033934A TW201033934A TW098146023A TW98146023A TW201033934A TW 201033934 A TW201033934 A TW 201033934A TW 098146023 A TW098146023 A TW 098146023A TW 98146023 A TW98146023 A TW 98146023A TW 201033934 A TW201033934 A TW 201033934A
- Authority
- TW
- Taiwan
- Prior art keywords
- gpu
- display
- con
- gpus
- switching
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/3293—Power saving characterised by the action undertaken by switching to a less power-consuming processor, e.g. sub-CPU
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
- G09G5/363—Graphics controllers
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/04—Synchronising
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
- G06F3/1423—Digital output to display device ; Cooperation and interconnection of the display device with other functional units controlling a plurality of local displays, e.g. CRT and flat panel display
- G06F3/1438—Digital output to display device ; Cooperation and interconnection of the display device with other functional units controlling a plurality of local displays, e.g. CRT and flat panel display using more than one graphics controller
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/06—Details of flat display driving waveforms
- G09G2310/061—Details of flat display driving waveforms for resetting or blanking
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
- G09G2330/021—Power management, e.g. power saving
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
- G09G2330/021—Power management, e.g. power saving
- G09G2330/022—Power management, e.g. power saving in absence of operation, e.g. no data being entered during a predetermined time
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2360/00—Aspects of the architecture of display systems
- G09G2360/06—Use of more than one graphics processor to process data before displaying to one or more screens
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Signal Processing (AREA)
- Multimedia (AREA)
- General Engineering & Computer Science (AREA)
- Computer Graphics (AREA)
- Human Computer Interaction (AREA)
- Controls And Circuits For Display Device (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Transforming Electric Information Into Light Information (AREA)
- Liquid Crystal (AREA)
Description
201033934 六、發明說明: 【發明所屬之技術領域】 本發明大體上係關於電子器件之圖形處理單元(GPU), 且更特定言之,係關於在該等電子器件之操作期間在多個 • GPU間切換。 • 本申請案係有關以下申請案且以引用方式併入以下申請 案:與本申請案同一天申請並標識為代理人案號第 P7023US1 號(191006/US)的「Improved Switch for Graphics ❹ Processing Units」;與本申請案同一天申請並標識為代理 人案號第 P7024US1 號(191007/US)的「Display System With Improved Graphics Abilities While Switching Graphics . Processing Units」;及與本申請案同一天申請並標識為代 理人案號第P7025US1 號(191008/US)的「Improved Timing
Controller for Graphics System」。 【先前技術】 電子器件普遍存在於社會上且可見於自手錶至電腦之各 Φ 種器件中。此等電子器件之複雜性及完善化通常隨著每一 代而增加,且因此,較新之電子器件通常包括比其前身強 . 之圖形能力。舉例而言,電子器件可包括多個GPU而非單 一 GPU,其中該多個GPU中之每一者可具有不同圖形能 力。以此方式,可在此多個GPU之間共用圖形操作。 通常,在多GPU環境中,因各種理由可能變得有必要在 該多個GPU間交換對顯示器件之控制。舉例而言,具有較 強圖形能力之GPU可能消耗比具有較弱圖形能力之GPU多 144705.doc 201033934 =力。另外’由於較新幾代之電子器件較具攜帶性,因 :其=具有有限之電池壽命。因此,為了延長電池壽 命,通常需要在操作期間在高功率卿與低功率咖間交 換,以試圖在複雜圖形能力與省電之間達到平衡。 不管交換GPU之動機為何,在操作期間交換Gpu可造成 〜像如質之缺1¾諸如,影像毛刺㈣喂。舉例而 。習知做法可包括淡出正由當前〇1>1;驅動之顯示使當 則GPU之輸出信號與該顯示解耦及將新Gpu之輸出信號耦 接至該顯示。 -些習知做法可克服引入影像品質之視覺缺陷。舉例而 吕,一些習知做法實施一數位多工器以在複數個Qpu間切 換。不幸的是,此舉可增加顯示系統之效能要求、電力使 用及成本。 因此’需要較有效率地在多個GPU間切換的方法及裝 置。 【發明内容】 揭示能在多個圖形處理單元(GPU)間切換的顯示系統。 一些實知例可包括一顯示系統,該顯示系統包括:一顯示 器;一時序控制器(T-CON),其耦接至該顯示器,該 T-CON包括複數個接收器;及複數個gpu,其中每一 GPU 耦接至該複數個接收器中之至少一者,且其中該下_(:〇!^每 次將該複數個GPU中之僅一者選擇性地耦接至該顯示器。 其他實施例可包括一種用於在一顯示系統中之多個GPU 間切換的方法’該方法包括:自一第一 GPU更新一顯示 144705.doc 201033934 器,判定該第一 GPU是否已進入一消隱間隔;在該第一 GPU已進入一消隱間隔之情況下,判定該顯示系統内之另 一組件是否已請求一 GPU切換;在該顯示系統内之另一組 件已凊求一 GPU切換之情況下,切換至一第二Gpu,其中 s亥切換至該第二GPU係在未判定來自該第二GpUi 一視訊 信號之一時序信號的情況下發生。 其他實施例可包括一T-CON,該T-CON包括複數個接收 器,其中每一接收器包含一 PLL且該T_c〇N每次選擇性地 Φ 耦接至複數個GPU中之僅一者。 【實施方式】 以下論述描述各種實施例,該等各種實施例實現在顯示 * 系統之操作期間在多個GPU間切換的較大靈活性而未將視 -覺假影引入至正顯示之影像中。一些實施例可實施一時序 控制器’該時序控制器在無獨立多工器之情況下在多個 GPU間切換。以此方式,可自該系統除去一獨立多工器晶 片,藉此減少晶片面積、電力消耗及成本。且,實施在無 獨立多工器之情況下在多個Gpu間切換的時序控制器可減 少GPU切換所花費之時間量。 冑管可在電腦圖料統之情形下詳細地描述此等實施例 中之一或多者,但所揭示之實施例不應被解釋為或以其他 方式用於限制本發明(包括申請專利範圍)之範疇。另外, 熟習此項技術者應理解以下描述具有廣泛應用。因此,任 何實施例之論述僅意謂為例示性的,且不意欲暗指本發明 (包括申請專利範圍)之範疇限於此等實施例。 144705.doc 201033934 圖1說明顯示系統loo之一實例,其能在不實施獨立數位 多工器之情況下在複數個GPU間切換。在深入研究圖i之 細節之前’應注意,圖1中所列出且在下文所提及之組件 僅為一可能實施方案之實例。在不脫離詳細描述之精神及 範疇之情況下,其他組件、匯流排及/或協定可用於其他 實施方案中。且,儘管使用獨立區塊來表示顯示系統100 之一或多個組件’但應瞭解,顯示系統1〇〇之組件中之一 或多者可為同一積體電路的部件。 現參看圖1,顯示系統1〇〇可包括一主機電腦系統1〇5。 在一些實施例中,主機電腦1〇5可為基於電池電力操作的 膝上型電腦。在其他實施例中,主機電腦1〇5可為基於壁 式電源而操作的桌上型電腦、企業伺服器或聯網電腦器 件。在操作期間,主機電腦105可將控制信號及其他通信 信號傳達至該系統内之各種器件。 該顯示系統亦可包括多個GPU l10A_110n。此等Gpu ll〇A-ll〇n可以各種形式及組態存在於電腦系統1〇〇中。在 一些實施例中,GPU 110A可實施為系統1〇〇内之另一組件 的部分。舉例而言,GPU i丨〇A可為主機電腦丨〇5中之晶片 組的部件(如由虛線115所指示),而其他Gpu u〇Bii〇n可 在^ B曰片’、且外部β β亥晶片組可包括任何各種積體電路,諸 如,負責在GPU 110-A-l 1〇η與主機電腦1〇5之間建立通信 鏈路的一組積體電路,諸如’北橋晶片組。
GPU 11〇-Α-11〇η可經由複數個接收器126A l26n而進一 步耦接至一時序控制器(T-C〇N)125。在操作期間,T_c〇N 144705.doc 201033934 125内之接收器126A-1 26η可自該系統中之各種組件接收視 訊影像及圖框資料。在T-CON 125接收到此等信號時,其 可處理該等信號並將其以與耦接至t_C〇n 125之顯示器130 相容的格式發出(經由傳輸器127)。顯示器13〇可為任何變 型,包括液晶顯示器(LCD)、電漿顯示器、陰極射線管 (CRT)或其類似者。同樣’自t_c〇n 125傳達至顯示器130 之視訊資料的格式可包括廣泛各種格式,諸如,顯示埠 (DP)、低電壓差動信號(Lvds)等。 在視訊系統100之操作期間,GPU 110A_110n可產生視訊 影像資料連同圖框同步信號及行同步信號。舉例而言,圖 框同步信號可包括在視訊資料之連續圖框之間的垂直消隱 ‘ 間隔(VBI)。另外,該等行同步信號可包括在視訊資料之 - 連續行之間的水平消隱間隔(HBI)。由GPU llOA-llOn產生 之資料可傳達至T-CON 1 25。 在T-CON 125接收到此等信號時’其可處理該等信號並 將其以與耦接至T_CON 125之顯示器13〇相容的格式(諸 ® 如’ Dp、LVDS等)發出。在一些實施例中,此處理可包括 判定何時發生VBI及/或HBI。 ' 仍參看圖1 ’ GPU llOA-llOn可具有不同操作能力,舉例 而言,如上文所提及,GPU 110A可整合在顯示系統1〇〇中 之另一器件内,諸如,整合在主機電腦105中之cpu内, 且因而,GPU 110A可能不會像GPU 110B—樣有圖形能 力’該GPU 11 0B可為單獨離散積體電路。除了具有不同 操作能力外,GPU 110A- 110η可消耗不同量之電力。因 144705.doc 201033934 此,可有必要藉由在GPU 110A-11 〇n間進行切換來用使用 GPU 110A之需要(亦即,消耗較少電力)平衡使用GPU 110B之需要(亦即,具有較多圖形能力)。 為了在不引入視覺假影(諸如,毛刺或畫面撕裂(screen tearing))之情況下執行GPU 110A-ll〇n間之切換’應在VBI 期間及/或HBI期間發生GPU ll〇A-ll〇n間之切換。圖2A說 明習知切換組態。如圖所示’習知切換組態通常使用一數 位多工器(D-MUX)200,其包括各自耦接至GPU 110A-110n 的複數個接收器205A-205n及耦接至T-CON 125内之接收器 212的傳輸器210。在操作期間,D-MUX 200解碼經由接收 器205A-205n接收到之視訊資料以判定是否存在切換視 窗。在一些實施例中,切換視窗可與當前GPU及新GPU中 之視訊資料内的VBI或HBI之位置重合。舉例而言’切換 視窗可發生在存在當前GPU之消隱(例如,VBI或HBI)與新 GPU之消隱(例如,VBI或HBI)之重疊之時。在其他實施例 中,切換視窗可發生在當前GPU進入VBI或HBI且新GPU尚 未進入VBI或HBI之時。在D-MUX 200已判定切換視窗之 位置後,D-MUX 200在此時間期間在GPU 110A-110n間切 換且在將視訊資料向前發送至T-CON 125之前重新編碼該 視訊資料。然而,此等習知做法通常增加系統100之效能 要求、電力使用及成本。舉例而言,每次D-MUX 200在信 號間切換,T-CON 125必須鎖定至每一信號内之一時序信 號,此使發生GPU切換所花費之時間較長》 圖2B說明使用習知技術在消隱期間之GPU切換。如圖所 144705.doc 201033934 示,GPU 110A及GPU 110B可輸出具有稍不同之頻率的信 號。舉例而言,GPU 11 0A及110B之相對頻率可具有! %之 頻率差異,此使兩個波形相對於彼此偏移。以此方式,該 等信號中之每一者的消隱週期可不時地重疊。在消隱週期 重疊時,D-MUX 200可在GPU 110A與110B間切換。圖2B ' 說明與GPU切換相關聯之各種時間分量τΐ、T2及T3。 時間T1對應於在GPU 110A進入垂直消隱時與在d_mux 200能進行切換的時間之前之間的時間段。在一些實施例 ❹ 中’時間T1之範圍可在零秒與其繪製三條傳至顯示器13〇 之掃描行所花費的時間之間。時間T2對應於與D_MUX 200 之切換視窗相關聯的時間。在一些實施例中,諸如,在實 施LVDS之實施例中,時間T2可為四個LVDS時脈循環。時
. 間T3對應於接收器212内之鎖相迴路(pll)鎖定至來自GPU 110B之新信號中的時序信號上之時間。如可自對圖2b中所 展示之波形的檢查瞭解,時間T3在新GPU 110B結束其消 隱週期時結束。 φ 然而,一些實施例可藉由在不使用D_MUX 200之情況下 在多個GPU間切換來改良系統效能、電力使用及成本。舉 • 例而言’如在圖1之實施例中所展示,T-CON 125可直接耦 . 接至GPU 110A-110n。由於T-CON 125可已知曉何時發生 當前GPU及新GPU之消隱間隔,因此τ-CON 125可判定何 時藉由將接收器205A-205n整合至T-CON 125中(展示為圖1 中之126A-126n)而在無D-MUX 200之解碼之情況下進行切 換。此可提供優於習知做法之若干優點。第一,可完全自 144705.doc 201033934 系統100除去D-MUX 200以及傳輸器21〇及接收器212,此 舉可減少總系統成本、電力使用及晶片面積。第二,由於 T-CON 125可在執行切換之前具有對當前Gpu資料及新 GPU資料之同時存取,因此T_c〇N 125可無需在每次 T-CON i25在多個GPU間切換時重新鎖定至新Gpu之時序 信號,且因此,在多個GPU間切換所花費的時間可少於在 實施獨立多工器之做法中所花費的時間。 圖3說明在無獨立多工器之情況下進行的Gpu切換(按照 圖1之實施例)。結合圖i來參看圖3,由於接收器i26A_ 126η中之每一者可獨立地耦接至各別Gpu ιι〇Αιι〇η,因 此在T-CON 125在各個GPU 11〇冬11〇11間選擇時,tc〇n 125可已與每一信號之時序信號同步。因此,可除去與將 PLL重新鎖定至新GPU相關聯之時間段丁3(按照圖2八及圖 2B),藉此減少在多個Gpu間切換所花費的時間。 圖4說明在GPU切換期間可由顯示系統1〇〇執行之例示性 操作。在區塊402中,操作可開始於自當前(}1>1;更新顯示 器130。接著,在區塊405中,T_c〇N 125可判定是否存在 切換視窗。若不存在切換視窗,則控制可返回至區塊 402,在區塊4〇2處,自當前Gpu更新顯示器13〇。在一些 實施例中,T-CON 125可判定在當前Gpu消隱中是否存在 切換視窗。 再次參看圖4,在T-CON 125確實偵測到存在切換視窗之 情況下,控制可繼續至區塊42〇 ,在區塊42〇處,T_c〇N 125可等待主機電腦1〇5請求一 Gpu切換。如上文所提及, 144705.doc -10· 201033934 可發生該GPU切換請求,因為主機電腦105正消耗過多電 力或因為主機電腦105需要較強圖形處理能力。 在T-CON 125指示存在切換視窗後,T-CON 125可進入 「預期切換」模式且保持當前畫面。舉例而言,在一實施 例中,T-CON 125可重複地用來自圖框緩衝器(未具體展示 ’ 於圖1中)之影像對顯示器130重新繪製,直至T-CON 125完 成GPU切換為止。此舉可減少由GPU切換導致之視覺假影 的總數目。 φ 仍參看圖4,如區塊420中所展示,在主機電腦105尚未 請求GPU切換之情況下,控制可返回至區塊405,在區塊 405處,判定是否存在切換視窗。然而,若在存在切換視 - 窗時主機電腦105已請求GPU切換,則可如區塊425中所展 , 示執行該切換。 一旦T-CON 125已切換GPU,其便可等待,直至其在停 止用來自圖框缓衝器之舊影像對顯示器130重新繪製且開 始繪製來自新GPU之影像之前看到新視訊資料中之消隱間 ® 隔為止。如區塊430中所展示,T-CON 125可等待,直至在 T-CON 125開始自新GPU對顯示器130繪製(如區塊435中所 - 展示)之前,新GPU進入一消隱週期為止。以此方式,控 制可返回至區塊430,此時,T-CON 125等待新GPU進入一 消隱週期。 如先前所提及,可在VBI或HBI期間發生GPU切換。圖5 說明用於在HBI期間執行GPU切換的例示性操作。可以預 定速率(例如,60次/秒)將視訊資料之圖框繪製於顯示器 144705.doc 201033934 上,其中VBI可存在於連續圖框之間。每一圖框亦可包括 呈像素形式的視訊資料之複數個掃描行,其中HBI可存在 於連續掃描行之間。在區塊520中,T-CON 125可判定當前 GPU是否正經受HBI。舉例而言,T-CON 125可根據顯示 系統100之時序信號(未特定展示於諸圖中)操作,且注意何 時表示掃描行的預定數目個像素已繪製於顯示器130上且 當前GPU處於HBI中。 在HBI期間在多個GPU間切換可比在VBI期間進行切換 複雜,此係由於新GPU與當前掃描行之同步。舉例而言, 若在當前GPU繪製顯示器掃描行η之後發生GPU切換,則 新GPU可需要在顯示器掃描行《 + /之開始時開始更新顯示 器130。以此方式,新GPU可需要倒數自GPU切換以來已 發生之掃描行的數目。因此,若當前GPU正經受HBI,則 T-CON 125(圖1中所展示)内之計數器510可按照區塊521而 遞增以注意自切換至當前GPU以來已發生之HBI的總數 目。
接著,T-CON 125可在區塊522中判定是否已發生切換請 求。如圖1中所展示,此切換請求可來自主機電腦105,但 是切換請求起源自系統100内之另一區塊的其他實施例為 可能的。在已發生切換請求之情況下,繼而T-CON 125按 照區塊523可判定當前GPU是否仍經受HBI。若當前GPU仍 正經受HBI,則控制可迴圈回至區塊522以再次判定是否已 發生切換請求。若當前GPU未仍經受HBI,則控制可迴圈 回至區塊520,在區塊520處,T-CON 125可監視當前GPU 144705.doc -12- 201033934 進入HBI之條件。 仍參看區塊522,在已發生切換請求之情況下,繼而可 按照區塊524執行無毛刺GPU切換。若新GPU尚未到達 VBI,則控制可返回至區塊525,直至新GPU進入VBI為 ' 止。另一方面,在新GPU進入VBI時,繼而可讀取計數器 * 510中之值且按照區塊530將其用以倒數新GPU之來自VBI 的掃描行之數目以進行同步。如圖所示,控制可迴圈回至 區塊525,直至新GPU處於VBI中為止。換言之,計數器 φ 5 1 0中之值可用作相對於VBI之偏移以判定視訊資料之圖框 中的位置,新GPU應自該位置起繪製資料,以使得在顯示 器130上發生無毛刺切換。在此同步之後,T-CON 125可使 用新GPU來驅動顯示器130。 . 【圖式簡單說明】 圖1說明在不使用獨立數位多工器之情況下在多個GPU 間切換的例示性做法。 圖2A說明使用獨立數位多工器之習知GPU切換做法。 ❹ 圖2B說明根據使用獨立數位多工器之習知GPU切換做法 的信號之例示性時序圖。 • 圖3說明根據不使用獨立數位多工器之一實施例的信號 _ 之例示性時序圖。 圖4說明例示性GPU切換操作。 圖5說明在水平消隱間隔期間的例示性GPU切換操作。 在不同圖式中使用相同參考數字指示類似或相同項目。 【主要元件符號說明】 144705.doc -13- 201033934 100 顯示系統 105 主機電腦系統 110A-110n GPU 125 時序控制器 126A-126n 接收器 127 傳輸器 130 顯示器 200 數位多工器 205A-205n 接收器 210 傳輸器 212 接收器 144705.doc -14-
Claims (1)
- 201033934 七、申請專利範圍: 1. 一種顯示系統,其包含: 一顯示器; 一時序控制器(T-CON),其耦接至該顯示器,該τ_ • CON包含複數個接收器;及 * 複數個GPU,其中每一 GPU耦接至該複數個接收器中 之至少一者,且其中該T-CON每次將該複數個gpu中之 僅一者選擇性地耦接至該顯示器。 • 2·如請求項1之系統,其中該複數個GPU中之該至少一者在 選擇性地耦接至該顯示器之前關閉電源。 3.如请求項1之系統,其中該複數個接收器中之至少一者 - 直接耦接至該等GPU中之至少一者而無需一中間多工 ,器。 4·如請求項1之系統,其中該T_C〇N進一步包含一計數器。 5·如請求項4之系統,其中使用該計數器中之一值以判定 β亥顯示器内之一顯示位置。 ® 6.如請求項1之系統,其中該T-CON在該等GPU中之該至少 一者的一消隱週期期間將該至少一 GPU選擇性地耦接至 * 該顯示器。 . 7·如請求項丨之系統,其中該T-C0N在來自該系統内之另一 組件的一請求後遂擇性地耦接該等GPU中之該至少一 者。 8·如請求項丨之系統,其中每一接收器包含一鎖相迴路 (PLL)。 144705.doc 201033934 9·如請求項8之系統,其中該PLL自來自選擇性地耦接至該 顯示器之該至少一 GPU的一信號擷取一時序信號。 10. —種在一顯示系統中之多個GPu間切換之方法,該方法 包含以下動作: 自—第一GPU更新一顯示器; 判定該第一 GPU是否已進入一消隱間隔; 在該第一 GPU已進入一消隱間隔之情況下,判定該顯 示系統内之另一組件是否已請求一 GPU切換; 在該顯示系統内之該另一組件已請求一 Gpu切換之情 況下切換至一第二GPU,其中該切換至該第二Gpu的 動作係在未判定來自該第二GPU之一視訊信號之一時序 信號的情況下發生。 1 1.如叫求項1 〇之方法,其中該切換動作係在未相位鎖定至 該時序信號的情況下發生。 12. 如请求項1〇之方法,其中該第一 Gpu為一晶片組之部 件,且該第二GPU不是該晶片組之部件。 13. 如叫求項10之方法,其中切換至該第二之該動作係 在該第二GPU處於一消隱週期中時發生。 14. ,晴求項13之方法,其中該第一 Gpu及該第二之該 4消隱週期在該切換動作期間重疊。 15. 如叫求項10之方法,其進一步包含更新中之一計 數器的動作。 16. 如請求項15之方法,其中使用該計數器中之一值以計算 該第—GPU將視訊資料繪製於該顯示器上的一開始點。 144705.doc 201033934 17·如請求項10之方法,其中該第一 GPU及該第二GPU直接 連接至T-CON内之一第一接收器及一第二接收器,且其 中每一接收器包含一 PLL。 18. —種T-CON,其包含: * 複數個接收器,其中: • 每一接收器包含一 PLL ;且 該T-CON每次選擇性地耦接至複數個GPU中之僅一 者。 φ 19.如請求項18之T-CON,其中該複數個GPU中之至少一者 關閉電源。 20.如請求項18之T-CON,其中該T-CON進一步包含一計數 - 器,且使用該計數器中之一值以針對選擇性地耦接至該 . 顯示器的該複數個GPU中之該至少一者判定該顯示器内 之一顯示位置。144705.doc
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/347,312 US8508538B2 (en) | 2008-12-31 | 2008-12-31 | Timing controller capable of switching between graphics processing units |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201033934A true TW201033934A (en) | 2010-09-16 |
TWI469083B TWI469083B (zh) | 2015-01-11 |
Family
ID=42065289
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW98146023A TWI469083B (zh) | 2008-12-31 | 2009-12-30 | 能在多個圖形處理單元間切換的時序控制器 |
Country Status (8)
Country | Link |
---|---|
US (2) | US8508538B2 (zh) |
EP (1) | EP2370970A2 (zh) |
JP (1) | JP5444372B2 (zh) |
KR (1) | KR101320758B1 (zh) |
CN (1) | CN102272825B (zh) |
HK (1) | HK1164525A1 (zh) |
TW (1) | TWI469083B (zh) |
WO (1) | WO2010078448A2 (zh) |
Families Citing this family (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8356200B2 (en) * | 2008-09-26 | 2013-01-15 | Apple Inc. | Negotiation between multiple processing units for switch mitigation |
US8181059B2 (en) * | 2008-09-26 | 2012-05-15 | Apple Inc. | Inter-processor communication channel including power-down functionality |
US8300056B2 (en) | 2008-10-13 | 2012-10-30 | Apple Inc. | Seamless display migration |
US9542914B2 (en) * | 2008-12-31 | 2017-01-10 | Apple Inc. | Display system with improved graphics abilities while switching graphics processing units |
US20100164966A1 (en) * | 2008-12-31 | 2010-07-01 | Apple Inc. | Timing controller for graphics system |
US8648868B2 (en) | 2010-01-06 | 2014-02-11 | Apple Inc. | Color correction to facilitate switching between graphics-processing units |
US8797334B2 (en) | 2010-01-06 | 2014-08-05 | Apple Inc. | Facilitating efficient switching between graphics-processing units |
US8259120B2 (en) * | 2010-06-02 | 2012-09-04 | Dell Products L.P. | Seamless switching between graphics controllers |
US20120206461A1 (en) * | 2011-02-10 | 2012-08-16 | David Wyatt | Method and apparatus for controlling a self-refreshing display device coupled to a graphics controller |
JP2014085861A (ja) * | 2012-10-24 | 2014-05-12 | Canon Inc | 表示システム、端末装置、表示装置、表示システムの制御方法、端末装置の制御方法、及び、表示装置の制御方法 |
KR102115530B1 (ko) * | 2012-12-12 | 2020-05-27 | 삼성디스플레이 주식회사 | 표시 장치 및 그 구동 방법 |
CN105530444B (zh) * | 2014-09-30 | 2019-08-23 | 三亚中兴软件有限责任公司 | 检测相同制式的视频信号的方法、装置及视频会议系统 |
GB2531515A (en) * | 2014-10-17 | 2016-04-27 | Sony Corp | Video network |
KR20160150213A (ko) * | 2015-06-19 | 2016-12-29 | 삼성디스플레이 주식회사 | 디스플레이 패널, 디스플레이 패널을 포함하는 디스플레이 장치 |
KR102510446B1 (ko) | 2016-01-15 | 2023-03-15 | 삼성전자주식회사 | 외부 클락을 이용하여 비디오 동기 신호를 발생시키는 디스플레이 컨트롤러, 이를 포함하는 애플리케이션 프로세서, 및 이를 포함하는 전자 시스템 |
US10776895B2 (en) * | 2017-02-10 | 2020-09-15 | Apple Inc. | GPU power and performance management |
JP6617388B1 (ja) * | 2018-06-21 | 2019-12-11 | レノボ・シンガポール・プライベート・リミテッド | 情報処理装置、映像表示装置、および映像表示システム |
CN110930923B (zh) * | 2019-11-27 | 2022-09-27 | Tcl华星光电技术有限公司 | 一种显示面板驱动电路 |
US11763414B2 (en) * | 2020-09-23 | 2023-09-19 | Ati Technologies Ulc | Glitchless GPU switching at a multiplexer |
Family Cites Families (51)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4102491A (en) * | 1975-12-23 | 1978-07-25 | Instrumentation Engineering, Inc. | Variable function digital word generating, receiving and monitoring device |
JPS63159983A (ja) | 1986-12-23 | 1988-07-02 | Dainippon Screen Mfg Co Ltd | ルツクアツプテ−ブルデ−タの生成方法および装置 |
US5341470A (en) * | 1990-06-27 | 1994-08-23 | Texas Instruments Incorporated | Computer graphics systems, palette devices and methods for shift clock pulse insertion during blanking |
JPH066733A (ja) | 1992-06-22 | 1994-01-14 | Toshiba Corp | 映像表示装置 |
EP0734011A3 (en) * | 1995-03-21 | 1999-01-20 | Sun Microsystems, Inc. | Field synchronization of independent frame buffers |
US6385208B1 (en) * | 1998-06-02 | 2002-05-07 | Cisco Technology, Inc. | Serial media independent interface |
US6275893B1 (en) * | 1998-09-14 | 2001-08-14 | Compaq Computer Corporation | Method and apparatus for providing seamless hooking and intercepting of selected kernel and HAL exported entry points in an operating system |
US6738856B1 (en) * | 1999-01-19 | 2004-05-18 | Sequel Imaging, Inc | External display peripheral for coupling to a universal serial bus port or hub on a computer |
US6624816B1 (en) * | 1999-09-10 | 2003-09-23 | Intel Corporation | Method and apparatus for scalable image processing |
US6473086B1 (en) * | 1999-12-09 | 2002-10-29 | Ati International Srl | Method and apparatus for graphics processing using parallel graphics processors |
US6557065B1 (en) * | 1999-12-20 | 2003-04-29 | Intel Corporation | CPU expandability bus |
US6624817B1 (en) * | 1999-12-31 | 2003-09-23 | Intel Corporation | Symmetrical accelerated graphics port (AGP) |
EP1158484A3 (en) | 2000-05-25 | 2008-12-31 | Seiko Epson Corporation | Processing of image data supplied to image display apparatus |
KR100380388B1 (ko) * | 2000-07-14 | 2003-04-23 | 주식회사 유엠디지털 | 2개 이상의 사운드 출력 장치와 그래픽 출력 장치를 가진 복합 컴퓨터 시스템 |
US6535208B1 (en) * | 2000-09-05 | 2003-03-18 | Ati International Srl | Method and apparatus for locking a plurality of display synchronization signals |
US20030226050A1 (en) | 2000-12-18 | 2003-12-04 | Yik James Ching-Shau | Power saving for mac ethernet control logic |
US6738068B2 (en) * | 2000-12-29 | 2004-05-18 | Intel Corporation | Entering and exiting power managed states without disrupting accelerated graphics port transactions |
US6985141B2 (en) * | 2001-07-10 | 2006-01-10 | Canon Kabushiki Kaisha | Display driving method and display apparatus utilizing the same |
US7898994B2 (en) * | 2002-02-25 | 2011-03-01 | Hewlett-Packard Development Company, L.P. | Power saving in multi-processor device |
US6943667B1 (en) * | 2002-02-25 | 2005-09-13 | Palm, Inc. | Method for waking a device in response to a wireless network activity |
TW546931B (en) * | 2002-04-03 | 2003-08-11 | Via Tech Inc | Method and relevant device for reducing power consumption of network connecting system |
US7865744B2 (en) * | 2002-09-04 | 2011-01-04 | Broadcom Corporation | System and method for optimizing power consumption in a mobile environment |
US7039734B2 (en) * | 2002-09-24 | 2006-05-02 | Hewlett-Packard Development Company, L.P. | System and method of mastering a serial bus |
US7340615B2 (en) * | 2003-01-31 | 2008-03-04 | Microsoft Corporation | Method and apparatus for managing power in network interface modules |
US7119808B2 (en) * | 2003-07-15 | 2006-10-10 | Alienware Labs Corp. | Multiple parallel processor computer graphics system |
TW591375B (en) | 2003-08-08 | 2004-06-11 | Via Tech Inc | Video display system and its power-saving method |
US6937249B2 (en) * | 2003-11-07 | 2005-08-30 | Integrated Color Solutions, Inc. | System and method for display device characterization, calibration, and verification |
US8085273B2 (en) * | 2003-11-19 | 2011-12-27 | Lucid Information Technology, Ltd | Multi-mode parallel graphics rendering system employing real-time automatic scene profiling and mode control |
US7309287B2 (en) * | 2003-12-10 | 2007-12-18 | Nintendo Co., Ltd. | Game machine having display screen with touch panel |
US7039737B1 (en) | 2003-12-12 | 2006-05-02 | Emc Corporation | Method and apparatus for resource arbitration |
EP1544839A1 (en) | 2003-12-18 | 2005-06-22 | Deutsche Thomson Brandt | Method and apparatus for generating look-up table data in the video picture field |
TWI402764B (zh) * | 2004-06-25 | 2013-07-21 | Nvidia Corp | 分離式圖形系統、用於分離式圖形系統的電腦系統、分離式圖形系統單元、分離式圖形系統(dgs)外罩、及其方法 |
TWM261751U (en) * | 2004-07-09 | 2005-04-11 | Uniwill Comp Corp | Switching display processing architecture for information device |
US7388618B2 (en) * | 2004-07-22 | 2008-06-17 | Microsoft Corporation | Video synchronization by adjusting video parameters |
US7372465B1 (en) * | 2004-12-17 | 2008-05-13 | Nvidia Corporation | Scalable graphics processing for remote display |
US7730336B2 (en) * | 2006-05-30 | 2010-06-01 | Ati Technologies Ulc | Device having multiple graphics subsystems and reduced power consumption mode, software and methods |
US20070285428A1 (en) * | 2006-03-23 | 2007-12-13 | One Laptop Per Child Association, Inc. | Self-refreshing display controller for a display device in a computational unit |
US8681159B2 (en) | 2006-08-04 | 2014-03-25 | Apple Inc. | Method and apparatus for switching between graphics sources |
US7917784B2 (en) * | 2007-01-07 | 2011-03-29 | Apple Inc. | Methods and systems for power management in a data processing system |
JP4879765B2 (ja) * | 2007-01-29 | 2012-02-22 | パナソニック株式会社 | I2cバス制御回路 |
KR100844781B1 (ko) | 2007-02-23 | 2008-07-07 | 삼성에스디아이 주식회사 | 유기 전계 발광표시장치 및 그 구동방법 |
US8022956B2 (en) * | 2007-12-13 | 2011-09-20 | Ati Technologies Ulc | Settings control in devices comprising at least two graphics processors |
US7882282B2 (en) * | 2008-05-21 | 2011-02-01 | Silicon Laboratories Inc. | Controlling passthrough of communications between multiple buses |
US8181059B2 (en) | 2008-09-26 | 2012-05-15 | Apple Inc. | Inter-processor communication channel including power-down functionality |
US8356200B2 (en) | 2008-09-26 | 2013-01-15 | Apple Inc. | Negotiation between multiple processing units for switch mitigation |
US9135889B2 (en) * | 2008-10-14 | 2015-09-15 | Apple Inc. | Color correction of electronic displays |
US9165493B2 (en) * | 2008-10-14 | 2015-10-20 | Apple Inc. | Color correction of electronic displays utilizing gain control |
US9063713B2 (en) * | 2008-10-28 | 2015-06-23 | Apple Inc. | Graphics controllers with increased thermal management granularity |
US9542914B2 (en) * | 2008-12-31 | 2017-01-10 | Apple Inc. | Display system with improved graphics abilities while switching graphics processing units |
US20100164966A1 (en) * | 2008-12-31 | 2010-07-01 | Apple Inc. | Timing controller for graphics system |
US8207974B2 (en) * | 2008-12-31 | 2012-06-26 | Apple Inc. | Switch for graphics processing units |
-
2008
- 2008-12-31 US US12/347,312 patent/US8508538B2/en active Active
-
2009
- 2009-12-30 JP JP2011544607A patent/JP5444372B2/ja not_active Expired - Fee Related
- 2009-12-30 EP EP09801902A patent/EP2370970A2/en not_active Withdrawn
- 2009-12-30 KR KR1020117017911A patent/KR101320758B1/ko active IP Right Grant
- 2009-12-30 CN CN200980153230.9A patent/CN102272825B/zh active Active
- 2009-12-30 WO PCT/US2009/069851 patent/WO2010078448A2/en active Application Filing
- 2009-12-30 TW TW98146023A patent/TWI469083B/zh active
-
2012
- 2012-05-16 HK HK12104825.9A patent/HK1164525A1/zh not_active IP Right Cessation
-
2013
- 2013-07-22 US US13/947,694 patent/US20130300925A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
HK1164525A1 (zh) | 2012-09-21 |
WO2010078448A3 (en) | 2010-10-14 |
CN102272825B (zh) | 2014-07-09 |
US8508538B2 (en) | 2013-08-13 |
JP5444372B2 (ja) | 2014-03-19 |
JP2012514441A (ja) | 2012-06-21 |
KR20110102484A (ko) | 2011-09-16 |
EP2370970A2 (en) | 2011-10-05 |
KR101320758B1 (ko) | 2013-10-21 |
TWI469083B (zh) | 2015-01-11 |
US20130300925A1 (en) | 2013-11-14 |
CN102272825A (zh) | 2011-12-07 |
WO2010078448A2 (en) | 2010-07-08 |
US20100164962A1 (en) | 2010-07-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI469083B (zh) | 能在多個圖形處理單元間切換的時序控制器 | |
US8436863B2 (en) | Switch for graphics processing units | |
US9542914B2 (en) | Display system with improved graphics abilities while switching graphics processing units | |
US10613812B2 (en) | System, control apparatus and control method for distributed video display | |
JP3604084B2 (ja) | デジタル映像表示機器のdviコネクター検出装置及び方法 | |
TWI304967B (en) | Continuous graphics display for dual display devices during the processor non-responding period | |
TWI559222B (zh) | 用以發送命令至目標裝置之技術(二) | |
US8823721B2 (en) | Techniques for aligning frame data | |
US8643658B2 (en) | Techniques for aligning frame data | |
US6577322B1 (en) | Method and apparatus for converting video signal resolution | |
US20100091025A1 (en) | Seamless display migration | |
US8593489B2 (en) | Display apparatus and control method thereof | |
TW201024993A (en) | Techniques to control self refresh display functionality | |
KR20170016255A (ko) | 동작 중에 클락을 변경할 수 있는 데이터 송신 장치 및 이를 포함하는 데이터 인터페이스 시스템 | |
KR20080047811A (ko) | 영상처리장치를 포함하는 디스플레이시스템과,영상처리장치와 연결되는 디스플레이장치 및 그디스플레이방법 | |
US9087473B1 (en) | System, method, and computer program product for changing a display refresh rate in an active period | |
US8194065B1 (en) | Hardware system and method for changing a display refresh rate | |
US20240046852A1 (en) | Image processing method and display device | |
JP2002300545A (ja) | データ処理システム | |
US20060290690A1 (en) | Display apparatus | |
TWI309349B (en) | Transmitter, computer system and frame displaying method | |
JP3989861B2 (ja) | 情報処理装置本体、表示装置及び情報処理装置 | |
JPH05323924A (ja) | 表示制御装置 |