TW201017679A - Solid state storage device controller with expansion mode - Google Patents

Solid state storage device controller with expansion mode Download PDF

Info

Publication number
TW201017679A
TW201017679A TW098131273A TW98131273A TW201017679A TW 201017679 A TW201017679 A TW 201017679A TW 098131273 A TW098131273 A TW 098131273A TW 98131273 A TW98131273 A TW 98131273A TW 201017679 A TW201017679 A TW 201017679A
Authority
TW
Taiwan
Prior art keywords
memory
dram
solid state
state storage
component
Prior art date
Application number
TW098131273A
Other languages
English (en)
Other versions
TWI434286B (zh
Inventor
Dean Klein
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of TW201017679A publication Critical patent/TW201017679A/zh
Application granted granted Critical
Publication of TWI434286B publication Critical patent/TWI434286B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G06F3/0607—Improving or facilitating administration, e.g. storage management by facilitating the process of upgrading existing storage systems, e.g. for improving compatibility between host and storage device
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1684—Details of memory controller using multiple buses
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0634—Configuration or reconfiguration of storage systems by changing the state or mode of one or more devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0656—Data buffering arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Dram (AREA)
  • Computer And Data Communications (AREA)

Description

201017679 六、發明說明： 【發明所屬之技術領域】 本發明大體而言係關於記憶體元件，且在一特定實施例 中本發明係關於非揮發性記憶體元件及動態隨機存取記憶 體元件。 【先前技術】 在電腦或其他電子元件中，記憶體元件可包括内部半導 體積體電路。存在諸多不同類型之記憶體，其包括隨機存 取記憶體（RAM)、唯讀記憶體（R0M)、動態隨機存取記憶 體（dram)、靜態 rAM(sram)、同步動態 ram(sdram) 及非揮發性記憶體。 非揮發性s己憶體元件（例如，快閃記憶體）已發展成用於 一廣泛範圍之電子應用之非揮發性記憶體之—普遍來源。 快閃記憶體S件通常使用允許高記憶體密度、高可靠性及 低功率消耗性之-單電晶體記憶體單元。快閃記憶體之常 見用途包括個人電腦、個人數位助理（pDA)、數位“照相機 及蜂巢式電話。諸如-基本輸入/輸出系統（bi叫之程式 :及系統資料通常存儲於快閃記憶體元件中以供用於個人 電腦系統中。 1 動=發H憶體元件亦併人固_存元件（諸如固態驅 ° 固態驅動器可用於電腦中以替換硬碟驅 該等硬碟驅動器通常已❹磁碟或光碟 料 -固態驅動器不使用移動部分，而_子=枓: 雜及敏感驅動器及讀取/寫 ’、 要複 互 寫入磁頭總成以與該磁碟/光碟 143153.doc 201017679 動。因此，該等固態驅動器對藉由振動及碰撞導致之資料 損壞及丟失具更強抵抗性。 當岫固態驅動器技術之一個缺點正達成充分地及成本有 效地替換一電腦之硬碟驅動器所必需之記憶體密度。由於 數位影像、電影及視訊檔案，大多數現代電腦需要用於儲 存極大量（例如，250 GB或更多）資料之能力。因此，一有 效之固態驅動器應（例如）具有接近一典型硬驅動器之一記 憶體密度、保留成本競爭性及仍適合於具有不斷減小之厚 度之一膝上型電腦内。 圖1圖解說明在一控制器與記憶體元件之間具有四個頻 道且沒有任何DRAM緩衝器之一個典型之先前技術固態驅 動器。一記憶體通信頻道11〇係由用於一記憶體元件1〇1_ 104組群之位址、資料及控制信號線組成。在此實例中， 每一頻道耦合至連接至控制器1 〇〇之四個堆壘式記憶體元 件101-104 。 為提高固態驅動器之效能，已將DRAM併入該等驅動器 中。圖2圖解說明併入有一 DRAM元件200以供儲存臨時資 料之一典型先前技術固態驅動器之一方塊圖。圖2之驅動 器顯示一八頻道控制器230，在該控制器中八個頻道2〇1_ 208各自連接至四個記憶體元件。DRAM元件200經由專用 資料220及位址/命令221匯流排連接至控制器230。 由於DRAM具有大致小於非揮發性記憶體之一存取時 間’則該DRAM可用於維護轉譯表及緩衝器，而此通常將 係由較慢之非揮發性記憶體來實施。然而，該DRAM之大 I43153.doc 201017679 ’小受控制器230上可用之位址及資料線之數目限定。為節 . 省該控制器上之空間，記憶體控制器通常具有一小數量之 • 位址/資料信號線。因此，可僅將一相對低密度之DRAM連 接至該控制器。若該等轉譯表及需要DRam之其他臨時資 肖需要更多記憶體’則該控制器將使用非揮發性記憶體。 此影響固態驅動器之效能，因為該非揮發性記憶體在資料 之讀取及寫入方面均趨於更慢。 ❹ 出於上文所陳述之原因’且出於下文所陳述之熟習此項 技術者在閱讀及理解本說明書時將明瞭之其它原因，在此 項技術中需要-種當使用較大之非揮發性記憶體元件時在 一固態儲存元件中控制非揮發性及揮發性記憶體兩者之方 法。 【實施方式】 在本發明之下文詳細說明中，參照其中形成本發明的一 部分且纟中以圖解說明《方式顯示可實踐本發明之具體實 _ 施例之附圖。在圖式中，貫穿數個視圖以相同編號閣述大 致類似之組件。充分詳細地闡述此等實施例以使得熟習此 項技術者能夠實踐本發明。亦可利用其它實施例並可在不 ㈣本發明範_之前提下做出結構、邏輯及電之改變。因 此，不應以限制意義考量以下詳細說明，且本發明之範疇 僅由隨附申請專利範圍及其等效物界定。 圖3圖解說明包含非揮發性記憶體單元串聯串之-N AND 架構之兄憶體陣列之—部分之一示意圖。儘管後續論述係 關於NAND 5己憶體元件，但本實施例不限於此—架構。 143153.doc 201017679 替代性實施例可使用具有帶DRAM擴充模式之記憶體控制 器之其他記憶體架構。 該δ己憶體陣列由配置成行（諸如串聯串3 〇 4、3 〇 5)之一非 揮發性記憶體單元301(例如，浮動閘極）陣列組成。在每一 串聯串304、305中，以汲極至源極之方式耦合單元3〇1中 之每一者。橫跨多個串聯串3〇4、3〇5之一存取線（例如， 字線）WL0-WL3 1連接至一列中每一記憶體單元之控制閘 極，以加偏壓於該列中之記憶體單元之控制閘極。資料線 (諸如位元線BL1、BL2)最終連接至感測放大器（未顯示）， 該等感測放大器藉由感測—特定位元線上之電流來偵測每 一單元之狀態。 甲唧中、305藉由 記憶體單元之每 316、317耦合至一源極線3〇6，且藉由一汲極選擇閘極 312、313麵合至-個別位元線BL1、β[2。祕選擇問極 316、3 17由耦合至其控制閘極之一源極選擇閘極控制線 SG⑻318控制。没極選擇閘極…、…由一沒極選擇開 極控制線SG(D) 3 14控制。 每-記憶體單it可被程式化為—單位階單元（slc 位階單元(叫每一單元之臨限電壓(ν〇可指示儲存於 該单兀中之資料。舉例而言’在-SLC中，一 〇·5 v 指示一經程式化單元，而__〇5 1 1 j知不一經擦除單 70。該MLC可具有多個Vt窗口，每-窗口指示一不同狀 態。多位階單元可藉由將一位元型樣指派給儲存於該單元 上之一特定電壓範圍來利用—傳統快閃單元之類比性質。 143153.doc -6 - 201017679 端視指派給該單元之電壓範圍之數量，此技術准許每單元 健存兩個或更多個位元。 圖4圖解說明可併入一積體電路晶粒上之一非揮發性記 憶體元件4 0 0之一功能性方塊圖。在一個實施例中，非揮 發性§己憶體元件400係快閃記憶體。非揮發性記憶體元件 4〇〇已經簡化以集中於有助於理解本發明之程式化實施例 之記憶體特徵。 非揮發性記憶體元件400包括一非揮發性記憶體單元陣 列430，例如圖3中圖解說明且先前已論述之浮動閘極記憶 體單元。記憶體陣列430係配置於字線列及位元線行庫 中。在一個實施例中，記憶體陣列43〇之行由記憶體單元 之串聯串組成。如此項技術中所熟知，單元至位元線之連 接確定該陣列係一 NAND架構、一 AND架構或一 N〇R架 構。
可將記憶體陣列430組織成記憶體塊。記憶體塊之數量 通常由記憶體元件之大小（亦即，512 MB、1GB)確定。在 一個實施例中，將每一記憶體塊組織成64個頁。 提供位址緩衝器電路44〇以鎖存透過1/〇電路46〇提供之 位址H位址號由一列解碼器444及一行解碼器㈣接 收並解碼以存取記憶體陣列430。得益於本說明書，熟習 此項技術者將瞭解，位址輸人連接器之數目取決於記憶體 陣列430之密度及架構。亦即，位址之數目隨記憶體單元 4數之增加及庫與塊計數之增加而增加。基於控制信號 472之定時，亦透過1/〇電路46()輸人及輸出資料。 143153.doc 201017679 非揮發性記憶體元件400藉由使用感測放大器電路450來 感測s己憶體陣列行中之電壓或電流改變來讀取記憶體陣列 430中之資料。在—個實施例中，感測放大器電路450經耦 合以讀取及鎖存來自記憶體陣列43〇之一列資料。包括資 料輸入及輸出緩衝器電路46〇以經由複數個資料連接462與 一外部控制器進行雙向資料通信以及位址通信。提供寫入 電路455以將資料寫入至記憶體陣列。 圮憶體控制電路470對自一外部控制器提供於控制匯流 排4^上之信號進行解碼。此等信號可包括讀取/寫入 (R/ W )、晶片啟用（CE)、命令鎖存啟用（CLE)、位址鎖存 啟用（ALE)以及用於控制記憶體陣列43〇以及記憶體元件 之八他電路上之作業之其他控制信號。在一個實施例 中此等k號係低態有效，但替代性實施例可使用高態有 效信號。記憶體控制電路470可係用以產生該等記憶體控 制信號之一狀態機、一定序器、或某一其他類型之控制 器。 非揮發性記憶體元件400經由一頻道49〇與一外部控制器 通信。在一個實施例中，頻道49〇由記憶體位址、資料及 該外部控制器與記憶體元件400之間的控制信號組成。圖4 之實施例顯示位址及資料係作為一個匯流排耦合至1/()電 路460。在—替代性實施例中，料，位址及資料匯流排係 在記憶體元件400處之單獨輸入/輸出端。 圖5圖解說明可構成一固態儲存元件中之一或多個通信 頻道之複數個記憶體元件5〇 1 ·5〇8之一個實施例之一方塊 143153.doc 201017679 圖。此圖顯示構成該一或多個通信頻道之位址/資料匯流 . 排510、讀取控制信號511及晶片啟用信號512。寫 . 入所圖解說明之實施例包括八個單獨記憶體元件以便使 用八個晶片啟用號（CEO - CE7 )。每一記憶體元件5〇 1 _ 508係形成於一單獨晶粒上且與該等其他記憶體元件中之 一或多者一起堆壘以形成該固態儲存元件。 圖5之實施例係僅出於圖解說明之目的。一固態儲存元 件可僅使用一個s己憶體元件5 〇 1或多個記憶體元件。舉例 而言，一固態儲存元件可由組織成非揮發性記憶體元件 501、502組群之複數個非揮發性記憶體元件組成，其令每 非揮發性δ己憶體元件組群共享包括一單晶片啟用線之一 共同通信頻道。該複數個非揮發性記憶體通信頻道中之每 一者耦合至一不同之非揮發性記憶體元件組群。 圖6圖解說明以具有專用於擴充之兩個非揮發性 §己憶體頻道之一 DRAM擴充模式運作之一固態儲存元件控 ❹ 制器之一個實施例之一方塊圖。該後續論述係關於一 DRAM。然而，熟習此項技術者將瞭解，除NAND快閃以 外之任一記憶體元件可替代該DRAM且仍然屬於所揭示實 施例之範疇内^此一記憶體元件應能夠快速隨機存取且可 係一揮發性或一非揮發性類型。一較慢之記憶體元件通常 具有比該較快記憶體元件慢之一存取時間。 在此實施例中，通常用於與該等非揮發性記憶體通信之 該等控制器之記憶體通信頻道中之兩者640、041替代性地 用於與一擴充DRAM庫601通信，該擴充DRAM庫與主要 143153.doc 201017679 DRAM庫602分開及獨立於主要DRAM庫602。由於諸多 DRAM作業之局部性現在具有兩倍多之DRAM頁，此提供 經改良之頻寬以及額外效能。 參照圖6，固態儲存元件記憶體控制器600由一記憶體控 制電路組成，諸如將主要DRAM元件602耦合至控制器600 之主要DRAM定序器621。DRAM元件602經由資料及位址/ 控制匯流排645與主要DRAM定序器621通信。 主要DRAM定序器621係負責產生記憶體元件602之作業 所必需之定時及命令之一 DRAM控制電路。舉例而言，主 要DRAM定序器621可產生讀取/寫入控制信號以及適當之 DRAM作業所必需之刷新信號。 一次要DRAM定序器620用於與主要DRAM定序器621基 本相同之功能。然而，次要DRAM定序器620負責產生擴 充DRAM元件601之適當作業所必需之控制信號。 圖中顯示非揮發性記憶體定序器中之兩者630、63 1耦合 至一多工器612。非揮發性記憶體定序器630、631係產生 該等非揮發性記憶體元件之作業所必需之定時及命令之非 揮發性記憶體控制電路。非揮發性記憶體定序器603控制 一存取過程以在每一記憶體通信頻道650上寫入及/或讀取 該等記憶體元件。舉例而言，非揮發性記憶體定序器 63 0、63 1可產生控制如參照圖3所闡述之選擇閘極汲極及 選擇閘極源極電晶體之控制信號。非揮發性記憶體定序器 63 0、63 1亦可負責產生諸多其他記憶體控制信號。 圖6中顯示兩個非揮發性記憶體定序器630、63 1。替代 143153.doc •10· 201017679 性實施例可使用其他數量之非揮發性記憶體定序器。舉例 而言個實施例可使用僅-個定序器。另_實施例可針 對每一不同之記憶體通信頻道650使用一不同之非揮發性 記憶體定序器。 回應於一選擇信號，多工器612負責選擇將附裝至其輸 出端之電路中之哪一者輸出至固態儲存元件控制器6〇〇= 各種5己憶體通k頻道640、641、650。該選擇信號由將— 選擇信號（例如，位元或若干位元）儲存於一暫存器611中之 一 CPU 610產生。CPU 610回應於經由該主機介面輸入之 資料產生該選擇信號。舉例而言，若由一外部系統對具有 該非揮發性記憶體之記憶體通信頻道65〇中之一者進行存 取，則該CPU產生及儲存透過多工器612選擇適當頻道65〇 之一選擇信號。若該CPU正執行需要更新儲存於擴充 DRAM元件601中之轉譯表之一演算法，則cpu 610產生及 儲存致使多工器612選擇將要輸出之次要dram定序器620 之一選擇信號以使得擴充DRAM元件601可被存取。 控制器600額外地組態有一主機介面651，控制器600經 由該主機介面與外部元件/系統（諸如電腦及照相機）通信。 主機介面65 1可係並行ΑΤΑ、SATA、SAS、PCIe、光纖頻 道、SCSI、Gigabit乙太網路或某一其他通信標準。 擴充DRAM元件601經由通常用於與該等非揮發性記憶 體元件通信之通信頻道中之兩者640、641耦合至控制器 600。兩個頻道640、641耦合至DRAM元件601之位址/命令 匯流排640及資料匯流排641。 143153.doc •11· 201017679 若擴充DRAM元件601存在，則其用於儲存額外轉譯表 及用於額外資料缓衝。對於該主要DRAM及該擴充DRAM 之典型用途包括：在一固態儲存元件讀取作業期間自非揮 發性記憶體轉移至DRAM，在一固態儲存元件寫入作業期 間自DRAM轉移至非揮發性記憶體，對讀取資料之錯誤校 正作業，轉譯表讀取（允許一邏輯驅動器位址映射至任一 實體非揮發性記憶體位址），自非揮發性記憶體之資料收 集讀取作業，對非揮發性記憶體之資料收集寫入作業，靜 態平均磨損，及對非揮發性記憶體之轉譯表寫入作業。此 等用途僅係使用主要及擴充DRAM之可能功能之一例證。 圖6之固態儲存元件記憶體控制器之上述部件係由該控 制器所執行之該等功能之一邏輯表示。針對該控制器之適 當作業不一定需要此等部件。替代性實施例可使用其他部 件以執行大致相同之功能。另外，出於清晰之目的，並未 顯示該記憶體控制器之所有部件。僅顯示及論述與所揭示 實施例之適當作業相關之彼等部件。 圖7圖解說明藉助圖6之實施例使用之兩個記憶體位址映 射。此記憶體映射顯示該等DRAM位址如何在圖6之兩個 DRAM元件601、602之間滑動。此等位址係由主要定序器 621及次要定序器620組合控制器600之CPU 610產生。 圖7顯示若控制器600不處於DRAM擴充模式中，則僅使 用單個主要DRAM元件602。因此，主要DRAM元件602之 記憶體映射係介於OOOOOOOOH至70000000H(32位址位元）之 範圍中。在DRAM擴充模式中，位址00000000H至 143153.doc •12- 201017679 7FFFFFFFH用於將主要DRAM 602定址，而80000000H至 FFFFFFFFH用於將擴充DRAM元件601定址。 圖7之位址映射僅係出於圖解說明之目的。若使用不同 大小之主要及/或擴充DRAM元件，則該位址映射將由不同 位址組成。而且，每一 DRAM之位址可開始於與 00000000H或80000000H不同之位置中。 圖8圖解說明具有有專用於DRAM擴充之一單個非揮發 性記憶體頻道8 11之一 DRAM擴充模式之一固態儲存元件 控制器800之一替代性實施例。用於該擴充DRAM之通信 頻道811之寬度充足以將該資料匯流排擴充至一 32位元之 寬度。 圖8之固態儲存元件控制器800由一 DRAM定序器803組 成，該DRAM定序器負責產生用於主要DRAM元件801及擴 充DRAM元件802兩者之控制信號。如前文所論述，定序 器8 03產生用於一 DRAM元件之適當作業之必要讀取、寫 入及刷新控制信號。 一非揮發性記憶體定序器804產生該等非揮發性記憶體 控制信號以在耦合至至少一個非揮發性記憶體元件之每一 記憶體通信頻道810上寫入及/或讀取該等記憶體元件。舉 例而言’如參照圖3所闡述’非揮發性記憶體定序器804可 產生控制選擇閘極汲極及選擇閘極源極電晶體之控制信 號。非揮發性記憶體定序器804亦可負責產生諸多其他非 揮發性記憶體控制信號。 將DRAM定序器803及非揮發性記憶體定序器804兩者均 143153.doc •13· 201017679 輸入至一多工器805，該多工器回應於選擇信號而在兩個 定序器803、804之間選擇。如在圖6之先前實施例中， CPU 807產生選擇信號且然後將其儲存於暫存器806中。若 欲將一輸入資料信號儲存於耦合至非揮發性記憶體通信頻 道8 1 0中之一者之該等非揮發性記憶體中之一者中，則 CPU 807產生選擇將由多工器805輸出之非揮發性記憶體定 序器804之一選擇信號。若CPU 807需要使用擴充DRAM， 則CPU 807產生選擇耦合至擴充DRAM資料匯流排之記憶 體通信頻道（例如，頻道10)811之選擇信號。 在圖8之實施例中，將DRAM元件801、802兩者曝露至 相同位址及命令。每一 DRAM將具有使其能夠在準備針對 另一元件801、802之位址及命令之間區分之一寫入遮罩。 此實施例亦可使用資料引導邏輯（未顯示）以利用更寬之資 料匯流排。然後將使用最不重要之位址位元來選擇該 DRAM資料匯流排之上1 6位元部分或下16位元部分。進入 該DRAM定序器之剩餘位址位元將被向下移一位。 圖8之固態儲存元件記憶體控制器之上述部件係由該控 制器所執行之該等功能之一邏輯表示。此等部件並不必要 地要求用於控制器之適當作業。替代性實施例可使用其他 部件來執行大致相同之功能。另外，出於清晰之目的，並 未顯示該記憶體控制器之所有部件。僅顯示及論述與所揭 示實施例之適當作業相關之彼等部件。 圖9圖解說明根據圖8之實施例之DRAM位址映射。當僅 使用圖8之主要DRAM元件801時，控制器800係處於16位 143153.doc -14- 201017679 元模式中以便使用位址0000H至FFFFH。若該控制器係處 . 於DRAM擴充模式中，則該主要DRAM元件中之該等位址 甚至使用位址00000000H至FFFFFFFEH，而該擴充DRAM 元件使用奇數位址00000001Η至FFFFFFFFH。 圖9之位址映射僅係出於圖解說明之目的。若使用不同 大小之主要及/或擴充DRAM元件，則該等位址映射將由不 同位址組成。而且，每一 DRAM之位址可開始於與 00000000H不同之位置中。 . 圖10圖解說明圖6之實施例之一邏輯方塊圖，但該實施 例係以非擴充模式（例如，非揮發性記憶體模式）而非如圖6 中所圖解說明之擴充模式運作。圖10之實施例中與圖6之 部件其有相同參考數字之每一部件提供與上文參照圖6所 闡述之相同功能。
在此實施例中，藉助所選擇之非揮發性記憶體模式，通 信頻道650僅專用於每一頻道之非揮發性記憶體元件。次 赢 要DRAM定序器620仍然存在’但在不安裝額外擴充DRAM 攀 之前提下不使用。 針對上述實施例，可由圖10中所圖解說明之固態儲存元 ’件控制器之一硬接線模式選擇輸入端1000執行對不同模式 -(例如’ dram擴充模式、非揮發性記憶體模式）之選擇。 該模式選擇可在製造該固態儲存元件期間藉由針對一個模 式將/跨接線接地且針對另一模式將一跨接線接至VCC之 情形T完成。此允許該製造商僅製備及盤存能夠以兩種模 式運作之一個控制器。因此’若該DRAM擴充模式對於一 143153.doc -15- 201017679 個實施例係必要的，則安裝擴充DRAM元件且由硬接線輸 入端選擇該DRAM擴充模式。在一替代性實施例_，可由 來自該控制器中之CPU之一命令選擇該模式。該CPU可偵 測一 DRAM之存在且合適地組態該等埠。 圖11圖解說明一種運作具有一 DRAM擴充模式之一固態 儲存元件控制器之方法之一個實施例之一流程圖。透過該 硬接線輸入端或來自該控制器中一 CPU之命令來啟用該擴 充模式（1101) ^然後，如上文各實施例中所闡述，該控制 器經由記憶體通信頻道中之一或多者與該擴充DRAM通信 ◎ (1103)。 結論 概言之，一或多個實施例提供具有以一擴充模式及一非 擴充記憶體模式兩者運作之能力之一固態儲存元件控制 器。該擴充模式使用通常用於非揮發性記憶體通信之一或 多個記憶體通信頻道以與一擴充〇副元件通信。該固態
儲存元件可制於電腦中以替換磁性硬驅動器之—固態驅 動器（SSD)。 雖然本文已圖解說明及閣述若干具體實施例，但孰習 項技術者將瞭解，經計算以達成相同目的之任何配置均 替代：顯示之具體實施例。熟習此項技術者將明瞭本發 之諸夕修改。因此，此申請案意欲涵蓋本發明之任何修 或變化形式。本發明明確地 " 其等效物限定。 意-僅由以下申凊專利範圍 【圖式簡單說明】 143153.doc •16- 201017679 圖1顯示不具有一 dram缓衝器之一典型之先前技術固 態驅動器； 圖2顯示具有一 DRAM緩衝器之一典型之先前技術固態 驅動器； 圖3顯示根據圖4之非揮發性記憶體元件之一非揮發性記 憶體陣列之一部分之一個實施例之一示意性圖表； 圖4顯示併入圖3之記憶體陣列及使用一記憶體通信頻道 之一非揮發性記憶體元件之一個實施例之一方塊圖。 圖5顯示耦合至複數個記憶體元件之一記憶體通信頻道 之一個實施例之一方塊圖； 圖6顯示具有有專用於DRAM擴充之兩個非揮發性記情 體頻道之一 DRAM擴充模式之一固態儲存元件控制器之一 個實施例之一邏輯表示圖； 圖7顯示根據圖6之實施例之DRAM位址映射； 圖8顯示具有一 DRAM擴充模式之一固態儲存元件控制 器之一替代性實施例之一邏輯表示圖，該DRAM擴充模式 具有專用於DRAM擴充之一單個非揮發性記憶體頻道； 圖9顯示根據圖8之實施例之DRAM位址映射； 圖1〇顯示大致類似於圖6之實施例且以一非揮發性記情 體模式運作之一固態儲存元件之一個實施例之一邏輯表示 圖；及 圖11顯示一種運作具有一DRAM擴充模式之一固態儲存 元件控制器之方法之一個實施例之一流程圖。 【主要元件符號說明】 143153.doc -17- 201017679 100 控制器 101 記憶體元件 102 記憶體元件 103 記憶體元件 104 記憶體元件 110 記憶體通信頻道 200 DRAM元件 201 頻道 202 頻道 203 頻道 204 頻道 205 頻道 206 頻道 207 頻道 208 頻道 220 資料匯流排 221 位址/命令匯流排 230 控制器 301 非揮發性記憶體單元陣列 304 串聯串 305 串聯串 306 源極線 312 汲極選擇閘極 313 汲極選擇閘極 143153.doc 18· 201017679 參 314 汲極選擇閘極控制線SG(S) 316 源極選擇閘極 317 源極選擇閘極 318 源極選擇閘極控制線SG(S) 400 非揮發性記憶體元件 430 非揮發性記憶體單元陣列 440 位址缓衝器電路 444 列解碼器 446 .行解碼器 450 感測放大器電路 455 寫入電路 460 資料輸入及輸出緩衝器電路 462 資料連接器 470 記憶體控制電路 472 控制匯流排 490 頻道 501 記憶體元件 502 記憶體元件 503 記憶體元件 504 記憶體元件 505 記憶體元件 506 記憶體元件 507 記憶體元件 508 記憶體元件 143153.doc •19· 201017679 510 位址厂責料匯流排 511 讀取/Write控制信號寫入 512 晶片啟用信號 600 固態儲存元件記憶體控制器 601 擴充DRAM元件 602 主要DRAM元件 610 CPU 611 暫存器 612 多工器 620 次要DRAM定序器 621 主要定序器 630 非揮發性記憶體定序器 631 非揮發性記憶體定序器 640 記憶體通信頻道 641 記憶體通信頻道 645 資料及位址/控制匯流排 650 記憶體通信頻道 651 主機介面 800 固態儲存元件控制器 801 主要DRAM元件 802 擴充DRAM元件 803 DRAM定序器 804 非揮發性記憶體定序器 805 多工器 143153.doc 2〇. 201017679 806 暫存器 . 807 CPU ^ 810 非揮發性記憶體通信頻道 811 非揮發性記憶體頻道 1000 硬接線模式選擇輸入 參 143153.doc •21 ·

Claims (1)

  1. 201017679 七、申請專利範圍： 1. 一種固態儲存元件控制器，其包含： 一記憶體控制電路，其用於控制呈一非擴充記憶體模 式之至少一個主要之較快記憶體元件及呈一擴充模式之 §亥主要記憶體元件及一擴充記憶體元件；及 複數個記憶體通信頻道，其用於將至少一個較慢記憶 體7L件耦合至該固態儲存元件控制器，其中在該擴充模 式中，該複數個記憶體通信頻道中之至少一者經組態以 將該擴充記憶體元件耦合至該揮發性記憶體控制電路， 其中存取該較快記憶體元件之一時間比存取該較慢記 憶體元件之一時間少。 2. 如請求項1之固態儲存元件控制器，其進一步包括用於 與一外部元件通信之一主機介面。 3. 如β求項1之固態儲存元件控制器，其中該記憶體控制 電路係一定序器，該定序器以該非擴充記憶體模式控制 對該主要記憶體之該等定時及控制信號，且以該擴充模 式控制對該主要記憶體元件及該擴充記憶體元件兩者之 該等定時及控制信號。 4. 如凊求項1之固態儲存元件控制器，其中該記憶體控制 電路係複數個定序器，該複數個定序器以該非擴充記憶 體模式控制對該主要記憶體之該等定時及控制信號且以 該擴充模式控制對該主要記憶體元件及該擴充記憶體元 件兩者之該等定時及控制信號。 5. 如凊求項1之固態儲存元件控制器，其中該等通信頻道 143I53.doc 201017679 中之至少某些通信頻道 祸CT至非揮發性記憶體元件组 :體該：揮發性記憶體元件組群分別係該複數個較慢記 憶體7〇件之一不同子集。 6. 如請求項1之固態儲存元侔批 ^ 以件控制益，其中在該非擴充記 隐體模式中’該複數個記 隐體通彳5頻道經組態以僅輕人 至該至少一個較慢記憶體元件。 0 7. 如請求項1之固態儲存元 m 凡仟衩制态，其中該至少一個較 慢記愧體元件中之每—去孫 者係NAND架構快閃記憶體元 件0 8. 如凊求们之固態儲存元件控制器，其中該記憶體控制 電路包含： 一主要DRAM定序ϋ，其用於針對—主要嶋 DRAM信號； 一次要DRAM定序器，其用於私似站士 丹用於針對一擴充DRAM產生 DRAM信號；及 至少—個非揮發性記情雜金皮》。 ^ 隐體疋序益，其用於針對複數個 非揮發性記憶體元件產生非揮發性記憶體信號。 9. 如印求項1之固態儲存元件控制器，其中該固態儲存元 件係一固態驅動器。 1〇·如請求項1之固態儲存元件控制II，其進-步包含一介 面’該介面用於將該固態儲在 j 1〇s仔凡件耦合至一外部系統， 其中該介面係並行ΑΤΑ、SATA、ς δ ς ρ/-τ , ^ SAS、PCIe、光纖頻 道、SCSI、Gigabit乙太網路中之一者。 11.如請求項8之固態儲存元件 甘士 λ 卞役制盗’其中回應於該擴充 143I53.doc 201017679 模式，S亥擴充DRAM經由該複數個記憶體通信頻道中之 兩者耦合至該次要DRAM定序器。 • 12.如請求項U之固態儲存元件控制器，其中—DRAM位址/ 控制匯流排係經由該兩個記憶體通信頻道中之一第一者 耦合且一DRAM資料匯流排係經由該兩個記憶體通信頻 道中之一第二者耦合。 13·如叫求項8之固態儲存元件，其中該擴充dram與該主要 Φ dram共享一位址及控制匯流排。 14. 如請求項8之固態儲存元件，其中當該控制器處於該擴 充模式中時，該擴充DRAM經由該複數個記憶體通信頻 道中之兩者耦合至該記憶體控制電路。 15. 如明求項8之固態儲存元件，其中該記憶體控制電路進 v包含揮發性§己憶體定序器，當該記憶體控制電路 處於該擴充模式中時該揮發性記憶體定序器耦合至該主 要DRAM及該擴充dram兩者。 Φ 16.如凊求項15之固態儲存元件，其中當該記憶體控制電路 不處於*亥擴充模式中時，該揮發性記憶體定序器僅耦合 至該主要dram ’且該複數個記憶體通信頻道僅耦合於 該複數個非揮發性記憶體元件與該記憶體控制電路之 間。 17. -種用於運作-固態儲存元件控制器之方法，該方法包 含： 在該固態储存元件控制器中啟用一擴充模式；及 經由一非揮發性記憶體通信頻道與一擴充揮發性記憶 143153.doc 201017679 18. 體元件通信β 》、項17之方法’其中由—硬接線輸人端或一軟體4 々中之一者啟用該擴充模式。 19. 求項17之H其中與該擴充揮發性記憶體元件通 信匕含將轉譯表寫入至該揮發性記憶體元件。
    143153.doc -4-
TW098131273A 2008-09-30 2009-09-16 具擴充模式之固態儲存元件控制器及其運作方法 TWI434286B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/241,794 US8069300B2 (en) 2008-09-30 2008-09-30 Solid state storage device controller with expansion mode

Publications (2)

Publication Number Publication Date
TW201017679A true TW201017679A (en) 2010-05-01
TWI434286B TWI434286B (zh) 2014-04-11

Family

ID=42058808

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098131273A TWI434286B (zh) 2008-09-30 2009-09-16 具擴充模式之固態儲存元件控制器及其運作方法

Country Status (6)

Country Link
US (4) US8069300B2 (zh)
EP (2) EP2332036B1 (zh)
KR (1) KR101265423B1 (zh)
CN (1) CN102165409B (zh)
TW (1) TWI434286B (zh)
WO (1) WO2010039390A2 (zh)

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8514630B2 (en) 2010-07-09 2013-08-20 Sandisk Technologies Inc. Detection of word-line leakage in memory arrays: current based approach
US8432732B2 (en) * 2010-07-09 2013-04-30 Sandisk Technologies Inc. Detection of word-line leakage in memory arrays
US8305807B2 (en) 2010-07-09 2012-11-06 Sandisk Technologies Inc. Detection of broken word-lines in memory arrays
US20120110244A1 (en) * 2010-11-02 2012-05-03 Micron Technology, Inc. Copyback operations
US8756474B2 (en) * 2011-03-21 2014-06-17 Denso International America, Inc. Method for initiating a refresh operation in a solid-state nonvolatile memory device
US8379454B2 (en) 2011-05-05 2013-02-19 Sandisk Technologies Inc. Detection of broken word-lines in memory arrays
US8775901B2 (en) 2011-07-28 2014-07-08 SanDisk Technologies, Inc. Data recovery for defective word lines during programming of non-volatile memory arrays
US8750042B2 (en) 2011-07-28 2014-06-10 Sandisk Technologies Inc. Combined simultaneous sensing of multiple wordlines in a post-write read (PWR) and detection of NAND failures
CN102566943B (zh) * 2011-12-31 2015-03-11 记忆科技(深圳)有限公司 基于固态硬盘的通讯方法及固态硬盘
US8730722B2 (en) 2012-03-02 2014-05-20 Sandisk Technologies Inc. Saving of data in cases of word-line to word-line short in memory arrays
US20140075091A1 (en) * 2012-09-10 2014-03-13 Texas Instruments Incorporated Processing Device With Restricted Power Domain Wakeup Restore From Nonvolatile Logic Array
US9471484B2 (en) 2012-09-19 2016-10-18 Novachips Canada Inc. Flash memory controller having dual mode pin-out
US9164526B2 (en) 2012-09-27 2015-10-20 Sandisk Technologies Inc. Sigma delta over-sampling charge pump analog-to-digital converter
US9810723B2 (en) 2012-09-27 2017-11-07 Sandisk Technologies Llc Charge pump based over-sampling ADC for current detection
US9280497B2 (en) * 2012-12-21 2016-03-08 Dell Products Lp Systems and methods for support of non-volatile memory on a DDR memory channel
US9098402B2 (en) 2012-12-21 2015-08-04 Intel Corporation Techniques to configure a solid state drive to operate in a storage mode or a memory mode
US9921980B2 (en) * 2013-08-12 2018-03-20 Micron Technology, Inc. Apparatuses and methods for configuring I/Os of memory for hybrid memory modules
US9165683B2 (en) 2013-09-23 2015-10-20 Sandisk Technologies Inc. Multi-word line erratic programming detection
US20150205541A1 (en) * 2014-01-20 2015-07-23 Samya Systems, Inc. High-capacity solid state disk drives
US10521387B2 (en) 2014-02-07 2019-12-31 Toshiba Memory Corporation NAND switch
US9460809B2 (en) 2014-07-10 2016-10-04 Sandisk Technologies Llc AC stress mode to screen out word line to word line shorts
US9484086B2 (en) 2014-07-10 2016-11-01 Sandisk Technologies Llc Determination of word line to local source line shorts
US9514835B2 (en) 2014-07-10 2016-12-06 Sandisk Technologies Llc Determination of word line to word line shorts between adjacent blocks
US9443612B2 (en) 2014-07-10 2016-09-13 Sandisk Technologies Llc Determination of bit line to low voltage signal shorts
US9823846B2 (en) * 2014-08-20 2017-11-21 Qualcomm Incorporated Systems and methods for expanding memory for a system on chip
US9202593B1 (en) 2014-09-02 2015-12-01 Sandisk Technologies Inc. Techniques for detecting broken word lines in non-volatile memories
US9240249B1 (en) 2014-09-02 2016-01-19 Sandisk Technologies Inc. AC stress methods to screen out bit line defects
US9449694B2 (en) 2014-09-04 2016-09-20 Sandisk Technologies Llc Non-volatile memory with multi-word line select for defect detection operations
KR102358053B1 (ko) 2014-10-28 2022-02-04 삼성전자주식회사 복수의 불휘발성 메모리 칩들을 포함하는 스토리지 장치
US10007435B2 (en) 2015-05-21 2018-06-26 Micron Technology, Inc. Translation lookaside buffer in memory
US9697320B2 (en) * 2015-09-24 2017-07-04 Qualcomm Incorporated Rectilinear macros having non-uniform channel spacing
US9698676B1 (en) 2016-03-11 2017-07-04 Sandisk Technologies Llc Charge pump based over-sampling with uniform step size for current detection
JP6753746B2 (ja) * 2016-09-15 2020-09-09 キオクシア株式会社 半導体記憶装置
CN106598742B (zh) * 2016-12-26 2020-01-03 湖南国科微电子股份有限公司 一种ssd主控内部负载均衡系统及方法
US10628049B2 (en) 2017-07-12 2020-04-21 Sandisk Technologies Llc Systems and methods for on-die control of memory command, timing, and/or control signals
US10783953B2 (en) * 2017-12-04 2020-09-22 Advanced Micro Devices, Inc. Memory with expandable row width
US10802750B2 (en) * 2019-02-28 2020-10-13 Silicon Motion Inc. Universal flash storage memory module, controller and electronic device with advanced turbo write buffer and method for operating the memory module

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3289661B2 (ja) * 1997-11-07 2002-06-10 日本電気株式会社 キャッシュメモリシステム
US8452912B2 (en) * 2007-10-11 2013-05-28 Super Talent Electronics, Inc. Flash-memory system with enhanced smart-storage switch and packed meta-data cache for mitigating write amplification by delaying and merging writes until a host read
JP4722305B2 (ja) * 2001-02-27 2011-07-13 富士通セミコンダクター株式会社 メモリシステム
US20040024916A1 (en) 2002-07-30 2004-02-05 Chien Hsing Portable computer with shared expansion slot
JP4499982B2 (ja) * 2002-09-11 2010-07-14 株式会社日立製作所 メモリシステム
US7512854B2 (en) 2005-02-24 2009-03-31 International Business Machines Corporation Method and apparatus for testing, characterizing and monitoring a chip interface using a second data path
KR100704037B1 (ko) 2005-04-15 2007-04-04 삼성전자주식회사 이종의 비휘발성 메모리를 가지는 데이터 저장장치와 그의구동 방법
TW200739349A (en) * 2006-04-12 2007-10-16 Giga Byte Tech Co Ltd Volatile storage device and serial connection type mixed storage device having the same
US7761623B2 (en) 2006-09-28 2010-07-20 Virident Systems, Inc. Main memory in a system with a memory controller configured to control access to non-volatile memory, and related technologies
US8135933B2 (en) * 2007-01-10 2012-03-13 Mobile Semiconductor Corporation Adaptive memory system for enhancing the performance of an external computing device
US7996600B2 (en) * 2007-08-30 2011-08-09 Unity Semiconductor Corporation Memory emulation in an electronic organizer
CN100464290C (zh) * 2007-09-10 2009-02-25 杭州华三通信技术有限公司 缓存管理系统
US8185685B2 (en) * 2007-12-14 2012-05-22 Hitachi Global Storage Technologies Netherlands B.V. NAND flash module replacement for DRAM module
KR101344021B1 (ko) * 2007-12-24 2014-01-15 삼성전자주식회사 메모리카드 및 이를 이용한 메모리 저장 장치
US8359423B2 (en) * 2008-03-14 2013-01-22 Spansion Llc Using LPDDR1 bus as transport layer to communicate to flash

Also Published As

Publication number Publication date
US20100082881A1 (en) 2010-04-01
US8452916B2 (en) 2013-05-28
US20120059980A1 (en) 2012-03-08
US20120233392A1 (en) 2012-09-13
EP2332036B1 (en) 2016-10-26
KR101265423B1 (ko) 2013-05-16
US8069300B2 (en) 2011-11-29
CN102165409B (zh) 2014-10-01
KR20110063580A (ko) 2011-06-10
EP2332036A2 (en) 2011-06-15
WO2010039390A2 (en) 2010-04-08
CN102165409A (zh) 2011-08-24
EP3121704A1 (en) 2017-01-25
US20140013035A1 (en) 2014-01-09
US8200894B2 (en) 2012-06-12
EP2332036A4 (en) 2014-10-29
WO2010039390A3 (en) 2010-05-27
US8832360B2 (en) 2014-09-09
TWI434286B (zh) 2014-04-11
EP3121704B1 (en) 2018-01-17

Similar Documents

Publication Publication Date Title
TWI434286B (zh) 具擴充模式之固態儲存元件控制器及其運作方法
TWI765044B (zh) 記憶體系統及其操作方法
TWI438780B (zh) 具有平行操作模式之固態儲存裝置控制器
US20140237169A1 (en) Hot memory block table in a solid state storage device
US20120066438A1 (en) Non-volatile memory device, operation method thereof, and device having the same
CN108962304B (zh) 存储装置及其操作方法
TWI408692B (zh) 記憶體控制器及外部記憶體裝置之間的位址轉換
US11327897B2 (en) Memory controller for performing a dummy read operation and method of operating the same
US11263148B2 (en) Mapping host logical address to target address that is selected from combination of first memory's physical addresses and second memory's virtual addresses
KR20190043860A (ko) 메모리 시스템 및 이의 동작 방법
US10803956B2 (en) Memory device, memory system having memory device, and method of operating memory device
US11237768B2 (en) Memory device changing memory area in which data is stored and operating method thereof
CN114373498A (zh) 页缓冲器、包括该页缓冲器的存储器装置及其操作方法
CN113806240A (zh) 存储装置及其操作方法
US11586379B2 (en) Memory system and method of operating the same
US11436152B2 (en) Data transmission circuit for preventing a node from floating and method of operating the same
US11474726B2 (en) Memory system, memory controller, and operation method thereof
KR20190067540A (ko) 스토리지 시스템 및 그것의 동작 방법
US20200321042A1 (en) Memory device and operating method thereof
US11451223B2 (en) Driver and method of operating the same
US20240203505A1 (en) Memory device and method of managing temperature of the same
US11482291B2 (en) Memory device and method of operating the same
US20220351798A1 (en) Memory device and operating method of the memory device