TW201013875A - Circuit board and process thereof - Google Patents

Description

201013875 -NEW-FINAL-TW-20080923 九、發明說明： 【發明所屬之技術領域】 本發明是有關於一種線路板及其製程，且特別是有關 於一種在同一線路層中具有兩種不同厚度區域之線路板及 其製程。 【先前技術】 打線技術（wire bonding technology )是一種常見的晶 片封裝技術，用以將晶片電性連接至承載器， 其中承載器例如I線路板…般而言，㈣技術是利用 打線機（stud bump machine)形成一銲線凸塊於承載器的 打線銲墊區，並將打線向上延伸一段距離，然後再轉向下 拉線到晶片銲塾區後扯線（stitch)抽離。透過打線技術， 魯 晶片與承載ϋ得以藉轉線彼此電性連接，而訊號才能藉 由銲線在晶片與承載器之間傳遞。 _立圖1Α為習知一正常打線接合結構於一線路板的俯視 示思圖’圖1Β為圖1Α之線路板沿線的剖視圖。請同 時參考圖1Α與圖1Β，習知之線路板1〇包括一介電層12、 一線路層14以及一銲罩層16。線路層14配置於介電層12 且線路層14具有一走線區14a與一打線銲墊區14b。 銲罩層16配置於線路層14上，且絕緣層14覆蓋走線區 14a。 β田進行一打線接合製程時，於打線銲墊區14b上形成 銲線凸塊b，且銲線凸塊b藉由打線銲墊區Mb電性連

上 v 丄 J w ' 'VNEW-FINAL-TWJOOSi^S 接至線路層14。由於圖1A與圖IB之銲線凸塊b在正常 f月況下疋位於打線銲·塾區14b的正中央，因此在打線接合 製程的過程中，打線銲墊區〗4b所受到的壓力與拉力可均 勻分散於線路板10上。 圖2A為習知一異常打線接合結構於一線路板的俯視 示意圖，圖2B為圖2A之線路板沿ΙΙ-Π線的剖視圖。請 同時參考圖2A與圖2B，圖2A之線路板20與圖1A之線 〇 路板10相似，其不同之處在於：於打線接合製程的過程 中，由於製程上的誤差，使得銲線凸塊b是位於打線鋒墊 區24b的邊緣而非位於打線銲墊區24b的中間。 詳細而言，由於在習知技術中，走線區24a與打線銲 墊區24b的厚度相同，其厚度約為2〇微米（micr〇meter)， 因此當銲線凸塊b位於打線銲墊區24b的邊緣時，銲線凸 塊b相對於介電層22的支撐力較小。也就是說打線銲墊 區24b所受到的壓力與拉力無法均勻分散於線路板2〇上， Q 使銲線凸塊b與打線銲墊區24b會發生銲不黏的現象。 然而，為了改善銲線凸塊b與打線銲墊2仆銲不黏的 現象，將原來走線區24a與打線銲墊區24b的厚度縮減， 使走線區24a與打線銲墊區24b的厚度從原來的2〇微米薄 化到10微米時，打線區24a則會因為抗應力的能力不足產 生破裂的情形。 【發明内容】 本發明提供一種線路板，用以作為打線封裝技術的承 201013875 ---------1 -NE W-FINAL-TW-20080923 本發明提供-種線路板的製程，用以製作—線 作為打線封裝技術的承载器。 本發明提出一種線路板’其包括-介電層、-線路声 以及-絕緣層。線路層配置於介電層上，錢路層且有二 ，墊區與-走線區。絕緣層配置於線路層上，且絕緣 盍走線區。銲墊區的厚度小於走線區的厚度。 θ ❹ 在本發明之一實施例中，上述之線路板更包括— 電性連制配置於線路層上，且雜連接層覆蓋 上捏ΐίΓΓ之一實施例中’上述之電性連接層的厚度加 #塾區的尽度小於走線區的厚度的一半。 在本發明之一實施例中，上述之電性連接層為—麻 複合層或-把層。 ㈣料錄金 上述之銲墊區為一打線銲鸯 上述之銲塾區的厚度小於走 在本發明之一實施例中 區。 在本發明之一實施例中 線區的厚度的一半。 本發明更提出—種線路板的製程 Ϊ圖板包括一介電層、-第-圖案化=層 1-圖案化線路層以及—第—金屬層。介電芦 二孔第^穿線路基板而分別連接至介“的二相i: 化線路層配置於介電層的另-表面。第 201013875 -i'^EW-FINAL-TW-20080923 的孔壁:第-圖案化線路層與第二_化線路層。 接著，形成-圖案化罩幕於第一金屬層上: 成-第二金屬層。第二金屬層包覆部分暴露於_ ^ fi!!!·外，：金屬層 '第-圖案化線路層:、第二圖 '暴露於圖案化罩幕 宏化嬙？欠思甘rb禮化線路層、第二圖 ==其巧Ϊ金屬層、第一金屬層與第-圖案化

=定=:走ίΓ接著，移除圖案化罩幕以暴露出 Μ第-金屬層’其中所暴露出部分第― ， 部分第-_化線路層定義出—鏵墊區 ^ ^ :走線區的厚度。之後，形成-絕緣層填滿貫孔 線區與部分介電層》 復盍走 在本發明之-實施财，上述之魏板的製程 括在形成絕緣層之後，形成—電性連接層於鲜塾區 連接層覆蓋所暴露出的第一金屬層。 更包 電性

^本發明之—實施例中，上述之電性連接層的厚度加 上知墊區的厚度小於走線區的厚度的一半。 f本發明之—實施财，上述之電性連接層為 複合層或一飽層。 鎳金 。在本發明之-實關中，上述之銲魏為—打線缉塾 在本發明之一實施例中 線區的厚度的一半。 上述之鲜墊區的厚度小於走 本發明更提出一種線路板的製程。首先，提供— 基板。線路基板包括-介電層、—第—圖案化線路層、〜 第一圖案化線路層以及一第—金屬層。介電層具有至少〜 8 201013875 i-NEW-FINAL-TW-20080923 貝孔★貝孔貝穿線路基板而分別連接至介電層的二相對表 面第w案化線路層配置於介電層的一表面。第二圖案 化線路層配置於介電層的另-表面。第-金屬層覆蓋貫孔 的孔壁二第一圖案化線路層與第二圖案化線路層。 接著，形成—第二金屬層。第二金屬層包覆部分暴露 =電層之外的第—金屬層、第—_化線路層、第二圖 案化線路層’其巾第二金屬層、第—金顧與第一圖案化 疋義出—走線區。接著，形成—圖案化罩幕於第二 、’屬層上。接著’以—圖案化罩幕為侧罩幕，侧部 j於圖案化罩幕之外的第二金屬層，以暴露出部分第一 -層其中所暴露出部分第一金屬層及其下之部分第一 線=定義出一鋒墊區。鲜墊區的厚度小於走線區 =:ΐ者，移除圖案化罩幕。之後，形成-絕緣層填 滿貝孔且覆蓋走線區與部分介電層。 在本發明之一實施例中，上述之線路板的製程更包 Ο 之後’形成—電性連接層於銲塾區。電性連 接層覆蓋所暴露出的第一金屬層。 在本發明之-實施例中，上述之電性展 上銲墊_厚度小於走㈣的厚㈣-半。的厚度加 複合實施例中’上述之電性連接層為一鎳金 區。在本發明之-實施例中，上述之銲為—打線科 在本發明之-實施例中，上述之銲塾區的厚度小於走 9 ^-NEW-FINAL-TW-20080923 201013875 線區的厚度的一半。 基於上述，由於本發明之線路板的銲墊區的厚度小於 走線區的厚度，因此當線路板在進行打線接合製程時，介 電層可提供銲線凸塊較大的支撐力，故可降低銲線凸塊與 銲塾區發生銲不黏的現象’且可避免打線區因應力而產生 破裂的情形。 為讓本發明之上述和其他目的、特徵和優點能更明顯 ❹，易懂’下文特舉實施例’並配合所附圖式作詳細說明如下。 【實施方式】 圖3A為本發明之一實施例之一種線路板的示意圖。 請參考圖3A，在本實施例中，線路板i〇〇a包括一介電層 11〇、一線路層120以及一絕緣層130。線路層i〇〇a配置 於介電層110上，且線路層120具有一銲墊區122與一走 線區124。絕緣層130配置於線路層12〇上，且絕緣層130 • 覆蓋走線區124，其中銲墊區122的厚度D2小於走線區 124的厚度D1。特別是’在本實施例中，銲塾區122的厚 度D2小於走線區124的厚度D1的一半，銲墊區122為一 打線銲墊區，用以接合一打線接合製程中所形成之一銲線 凸塊b’。絕緣層130為一銲罩層，用以保護走線區124内 的線路。 值得一提的是’線路板l〇〇a的結構可以僅具有單— 線路層120,或是具有多層線路層。也就是說，線路板1〇〇& 可以疋單層線路板（single layer circuit board)、雙層線路 201013 875i_NEW.FINAL.TW_200g0923 板（double layer circuit board)或多層線路板（multi-layer circuit board)。在本實施例中，圖3A僅以線路板1〇〇&為 一單層線路板進行說明。 此外’在本實施例中’線路板l〇〇a更包括一電性連 接層140。電性連接層14〇例如是一鎳金複合層或一鈀層， 其配置於線路層120上且覆蓋銲墊區丨22，其中電性連接 層140的厚度〇3加上銲墊區122的厚度D2小於走線區 ❹ I24的厚度D1的一半，也就是說，走線區124相對於銲墊 區122具有較大的厚度，能夠提供足夠的抗應力能力。 圖3B為圖3A之線路板沿ΠΙ-ΙΙΙ線的俯視示意圖，圖 3C為圖3B之線路板的剖視圖。為了方便說明起見，圖3B 與圖3C省略繪示部分結構。請同時參考圖3A、圖3]&與 圖3C，在後續的製程中，由於銲墊區122的厚度D2加上 電性連接層14〇的厚度D3小於走線區124的厚度D1的一 半，因此當線路板100a經由打線接合製程，而形成銲線凸 塊b’於電性連接層140上時，介電層110能提供銲線凸塊 罾 b’較大的支撐力，使銲線凸塊b，與銲墊區122不易產生銲 不黏的情形。 詳細而言，由於銲墊區122相對於走線區124具有較 小的厚度，使介電層110能提供銲線凸塊b，較大的支撐 力’因此，若是銲線凸塊b’是位於銲墊區122的邊緣而非 =於銲墊區122的中間時，介電層n〇仍然可以支撐位於 銲墊區122之外的部分鮮線凸塊b’，以將部分的壓力分散 於電層110上’使銲線凸塊b’與銲墊區122不易發生銲· 11 -NEW-FINAL-TW-20080923 201013875 不黏的現象。簡言之，本實施例之線路板1〇〇a可以避免銲 線凸塊b’與銲墊區122發生銲不黏的現象。此外，本實施 例之走線區124相對於銲墊區122具有較大的厚度，因此 走線區124具有足夠的抗應力能力，以避免打線區124因 應力而產生破裂的情形。 間&之’本實施例之線路板l〇〇a ’其銲塾區122的厚 度D2小於走線區124的厚度D1的一半，因此當線路板 100a在進行打線接合製程時，介電層11〇可提供較大的支 撐力給銲線凸塊b’，故可降低銲線凸塊b，與銲墊區122發 生銲不黏的現象，且可避免打線區124因應力而產生破裂 的情形。 以上僅介紹本發明之線路板l〇〇a的結構，並未介紹 本發明之線路板100a的製程。對此，以下將以兩個不同之 實施例來說明線路板l〇〇b、100c的製程，且兩實施例中分 別皆以一雙面線路板為例’並配合圖4A至圖4F與圖5A 至圖5G對線路板100b、100c的製程進行詳細的說明。 圖4A至圖4F繪示本發明之一實施例之一種線路板的 製程。請先參考圖4A ’依照本實施例的線路板i〇〇b的製 程’首先，提供一線路基板200。線路基板200包括一介 電層210、一第一圖案化線路層220、一第二圖案化線路層 230以及一第一金屬層240。 詳細而言，介電層210具有至少一貫孔212 (圖4A 中僅示意地繪示一個），其中貫孔212貫穿線路基板200 而分別連接至介電層210的二相對表面。第一圖案化線路 12 201013875 層220配置於介電層2i〇的一表面， 230配置於介電層210的另一表面。

且第二圖案化線路層 第一金屬層240覆蓋 220與第二圖案化線 一圖案化線路層22〇

線路層230，其中第二金屬層26〇、 衫成一第二金屬層260。第二金 i案化罩幕250與介電層210之 圖案化線路層220、第二圖案化 層260、第一金屬層240與第一 圖案化線路層220定義出一走線區τ。 請參考® 4D，接著，移除圖案化罩幕25〇以暴露出 部分第-金屬層240,其中所暴露出部分第一金屬層24〇 及其下之部分第-圖案化線路層22〇定義出一鲜塾區p 其中知塾區P的厚度小於走線區T的厚度。特別是’在本 實施例中，銲墊區P的厚度小於走線區T的厚度的一半， _ 銲塾區Ρ為一打線銲塾區。 ，參考圖4Ε，接著，形成一絕緣層27〇填滿貫孔212 且覆蓋走線區Τ與部分介電層210。換句話說，銲墊區Ρ 暴露於絕緣層270外。 之後，請參考圖4F，在形成絕緣層270之後，形成一 電性連接層280於銲墊區ρ，其中電性連接層28〇例如為 一鎳金複合層或一鈀層，用以保護銲墊區ρ以避免產生氧 13 i-NEW-FINAL-TW-20080923 201013875 詳細而言，電性連接層280覆蓋所暴露出的第一金屬 層240，且電性連接層28〇的厚度加上銲墊區p的厚度小 於走線區T的厚度的—半，也就是說，走線區了相較於輝 墊區P與電性連接層28〇具有較大的厚度。至此，線路板 l〇〇b的製程已大致完成。 簡言之，本實施例之線路板100b的製程，是利用半 加成法（semi-additive process)於圖案化罩幕25〇與部分

第-金屬層240之間增加一第二金屬層細，然後，於製 作凡第二金屬層細之後，移除圖案化罩幕，，而構成 =同厚度之銲塾n p與走線區T。由於本實施例所形成之 二整區P的厚度小於走線區τ的厚度的—半因此當線路 。100b在進行後續的打線接合製糾，可降低打線與鏵墊 區P發生銲不黏的現象，且可避免打線區了因應力 破裂的愔裉。 5Α至圖％ %示本發明之另—實關之—種線路 =^程。請先參考圖5A’依照本實施例的線路板敝 人程首先，提供一線路基板3〇〇。線路基板3⑻包括 ^電層310、-第—圖案化線路層32()、一第二圖案化線 路層330以及—第—金屬層34〇。 詳、，、田而s，介電層31〇具有至少一貫孔M2 (圖5八 二忍地㈣-個）’其中貫孔312貫穿線路基板3〇〇 =連接至介電層31Q的二相對表面。第—圖案化線路 日〇配置於介電層31G的—表面。第二圖案化線路層33〇 於"電層310的另一表面。第-金屬層340覆蓋貫孔 14 201013875t -NEW-FINAL-TW-20080923 312的孔壁、第-圖案化線路層32()與第二圖案化線路声 330。 ^ 清參考® 5Β，接著，形成—第二金屬層36〇。詳細而 吕，第二金屬層360包覆部分暴露於介電層31〇之外的第 -金屬層340、第-圖案化線路層32〇、第二圖案化線路層 330’其中第二金屬層36〇、第—金屬層與第一圖案化 線路層320定義出一走線區τ，。

請同時參考圖5C與圖5D，接著，形成二圖案化軍幕 350、350’於第二金屬層36〇上。接著，以一圖案化罩幕 350為餘刻罩幕，侧部分暴露於圖案化罩幕35〇之外的 第二金屬層360,以暴露出部分第—金屬層，其中所 露出部分第-金屬層340及其下之部分第—圖案化線路層 3卻定義出-銲墊區ρ，，其中銲塾區ρ’的厚度小於走線區 Τ的厚度。特別是’在本實施例中，鮮塾區ρ，的厚度小於 走線區Τ，的厚度的—半，鮮墊區ρ，為—打線銲塾區。、 •請參考圖5Ε，接著，移除圖案化罩幕350、350，，以 暴露出未被⑽j的部分第二金騎36()與部分的介電層 31 0 〇 曰涛ΐίΐ圖5F，接著，形成一絕緣層370填滿貫孔312 ，蓋走線區r與部分介電層31G。換句話說銲塾區？， 暴路於絕緣層370外。 之後’請參相5G，在形成 接Γ0於銲塾區p，，其中電性連接層 ’、、、、…’複口層或把層，用以保護銲塾區P，以避免產生 15 -NEW-FINAL-TW-20080923 201013875 氧化。 詳細而言，電性連接層38〇覆蓋所暴露出的第一 層340，且電性連接層38〇的厚度加上鮮塾區 於走線區T，的厚度的一半，也就是說，走線區了，相 塾區p’與電性連接層38G具有較大的厚度。至此，線路ί 動的製程已大致完成。 科板 簡言之，本實施例之線路板100c是利用減成法 (subtractiveprocess)所製作，線路板1〇〇c是以圖案化罩 幕350為蝕刻罩幕，蝕刻部分的第二金屬層36〇，以暴露 出部分的第-金屬層34G，然後，在移除圖案化罩幕35〇， 而構成不同厚度之銲墊區P，與走線區τ，。由於本實施例所 形成之銲墊區Ρ，的厚度小於走線區τ，的厚度的—半，因此 當線路板100c在進行後續的打線接合製程時，可降低打線 與銲墊區P發生銲不黏的現象，且可避免打線區τ，因應力 而產生破裂的情形。

在此必須說明的是，線路板l〇〇b與線路板1〇〇c於製 作過程中通常會受到製程公差的影響，舉例而言，若是線 路板100c於形成電性連接層38〇的製作過程中受到製程公 差的影響，可能會導致製作出的電性連接層38〇，覆蓋於第 一金屬層340以及位於此第一金屬層34〇交接處之第二金 屬層360與絕緣層370，請參考圖6A。當然，若是在絕緣 層370的製作過程中會受到製程公差的影響，可能會導致 ‘作出的絶緣層370’填滿貫孔312且覆蓋走線區τ，、部分 介電層310以及位於銲墊區p，與第二金屬層36〇的交接 i-NEW-FINAL-TW-20080923 201013875 處，請參考圖6B。 I'T、上所述，本發明之線路板的銲墊區的厚度小於走線 區的厚度的一半，因此當線路板在進行打線接合製程時， 彳電層可提供銲線凸塊較大的域力，故可降低銲線凸塊 贿無發生銲不㈣現象。_，由於走祕相對於鲜 墊區具有較大的厚度，因此可避免打線區因應力而產生破 裂的情形。 ❹ 雖然本發明已以實施例揭露如上，然其並非用以限定 本發明，任何所屬技術領域中具有通常知識者，在不脫離 本發明之，神和範圍内，當可作些許之更動與潤飾，故本 發明之保遵範圍當視後附之申請專利範圍所界定者為準。 【圖式簡單說明】 圖1Α為習知一正常打線接合結構於一線路板的俯視 示意圖。 ❹ 圖1Β為圖1Α之線路板沿14線的剖視圖。 圖2八為習知-異常打線接合結構於一線路板的 示意圖。 圖2Β為圖2Α之線路板沿Π4Ι線的剖視圖。 圖3Α為本發明之一實施例之一種線路板的示意圖。 圖3Β為圖3Α之線路板沿πΐ-Ιΐι線的俯視示意圖。 圖為圖3Β之線路板的剖視圖。 圖4 A至圖4 F繪示本發明之一實施例之一種線路板的 17 201013875 .--NEW-FINAL-TW-20080923 圖5A至圖5G繪示本發明之另一實施例之一種線路 板的製程。 圖6A為本發明之另一實施例之一種線路板的示意 圖。 圖6B為本發明之另一實施例之一種線路板的示意 圖。 G 【主要元件符號說明】 10、20 :線路板 12、22 :介電層 14、24 :線路層 14a、24a :走線區 14b、24b :打線銲墊區 16、26 :銲罩層 18、28 :銲線凸塊 φ 100a、100b、100c :線路板 110、210、310 :介電層 120 :線路層 122、T、Τ’ ：銲墊區 124、Ρ、Ρ’ ：走線區 130、270、370、370’ ：絕緣層 140、280、380、380’ ：電性連接層 200、300 :線路基板 212、312 :貫孔 18 t -NE W-FINAL-T W-20080923 220、320 :第一圖案化線路層 230、330 :第二圖案化線路層 240、340 :第一金屬層 250、350、350’ ：圖案化罩幕 260、360 :第二金屬層 D；l、D2、D3 :厚度 b、b,:銲線凸塊 t -NE W-FINAL-T W-20080923

19

Claims (1)

1. 20101 3 875., -ΝΕ\ν-ΡΙΝΑΕ^-20080923 十、申請專利範圍： L 一種線路板，包括： 一介電層； 一線路層，配置於該介電層上，具有一銲墊區與一走 線區；以及 、 一絕緣層，配置於該線路層上，且覆蓋該走線區， 其中該銲墊區的厚度小於該走線區的厚度。 ❹ 2·如申請專利範圍第1項所述之線路板’更包括一電 性連接層，配置於該線路層上，且覆蓋該銲墊區。 3. 如申請專利範圍第2項所述之線路板，其中該電性 連接層的厚度加上該銲墊區的厚度小於該走線區的厚度 一半。 4. 如申請專利範圍第2項所述之線路板’其中該電性 連接層為一鎳金複合層或一把層。 5. 如申請專利範圍第1項所述之線路板’其中該銲墊 區為一打線銲塾區。 ’ 6.如申請專利範圍第1項所述之線路板，其中該銲墊 區的厚度小於該走線區的厚度的一半。 7· —種線路板的製程，包括： 提供一線路基板，該線路基板包括： 一介電層，具有至少一貫孔，該貫孔貫穿該線路 基板而分別連接至該介電層的二相對表面； 第一圖案化線路層，配置於該介電層的一 面； I 20 201013875· NEW-FINAL-TW-20080923 第二圖案化線路層，配置於該介電層的另一表 面 一第一金屬層，覆蓋該貫孔的孔壁、該第一圖案 化線路層與該第二圖案化線路層； 形成一圖案化罩幕於該第一金屬層上； 形成一第二金屬層，包覆部分暴露於該圖案化罩幕與 該介電層之外的該第一金屬層、該第一圖案化線路層、該 第二圖案化線路層，其中該第二金屬層、該第一金屬層與 該第一圖案化線路層定義出一走線區；以及 移除該圖案化罩幕以暴露出部分該第一金屬層，其中 所暴露出部分該第-金屬層及其下之部分 =出，整區，該銲塾區的厚度小於該走線區的: 介電層 ^成-絕緣層填滿該貫孔且覆蓋該走線區與部分該 括 L如申請專利第7項所述之線路_製程，更包 ，形成該絕緣層之後，形成—電性連接 區’該電性連接層覆蓋所暴露出的該第^ ;該麵整 9·如申請專利顧第8項所述之線路 =層° 該電性連接層的厚度 緣路板的製程’其中 厚度的-半。 上料紅的厚度怖該走線區的 10.如申請專利範圍第8 中該電性連接層為—鎳金複合層或一^路板的製程，其 21 201013875.N1 EW-FINAL-TW-20080923 11. 如申請專利範圍第7項所述之線路板的製程， 中該銲墊區為一打線銲塾區。 12. 如申請專利範圍第7項所述之線路板的製程，龙 中該銲塾區的厚度小於該走線區的厚度的一半。 ’、 13. —種線路板的製程，包括： 提供一線路基板，該線路基板包括： -介電層，具有至少—貫孔，該貫孔貫穿該 φ 基板而分別連接至該介電層的二相對表面； 一弟一圖案化線路層，配置於該介電層的— 面； | 一第二圖案化線路層，配置於該介電層的另一 面； i 一第一金屬層，覆蓋該貫孔的孔壁、該 化線路層與該第二圖案化線路層； 、、 該第層’包料分祕㈣介朗之外的 瘺 Μ ιΐ屬層第一圖案化線路層、該第二圖案化線路 β 層’其中該第二金屬層、該第-金屬芦愈㈣2 t 路層定義出—走線區； Μ層與抑1案化線 形成一圖案化罩幕於該第二金屬層上· 化罩幕’#刻部分暴露於該圖案 層，其一金屬 :r:厚線r義出一 _，該二= 22 201013875 -NEW-FINAL-TW-20080923 移除該圖案化罩幕；以及 形成一絕緣層填滿該貫孔且覆蓋該走線區與部分該 介電層。 14. 如申請專利範圍第13項所述之線路板的製程， 包括： 〇在形成該絕緣層之後，形成一電性連接層於該銲墊 區，該電性連接層覆蓋所暴露出的該第一金屬層。

   15. 如申請專利範圍第14項所述之線路板的製程，其 性連接層的厚度加上該銲魅的厚度小於該走線區 的厚度的一半。 中該層項:二線路板的製程’其 中該==:=:3項所述之線路板的製程’其

   23