TW201005835A - All around gate type semiconductor device and method of manufacturing the same - Google Patents
All around gate type semiconductor device and method of manufacturing the same Download PDFInfo
- Publication number
- TW201005835A TW201005835A TW097144323A TW97144323A TW201005835A TW 201005835 A TW201005835 A TW 201005835A TW 097144323 A TW097144323 A TW 097144323A TW 97144323 A TW97144323 A TW 97144323A TW 201005835 A TW201005835 A TW 201005835A
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- vertical channel
- surrounding
- gate
- type semiconductor
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 38
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims abstract description 42
- 229910052732 germanium Inorganic materials 0.000 claims description 37
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 37
- 238000000034 method Methods 0.000 claims description 35
- 229920002120 photoresistant polymer Polymers 0.000 claims description 19
- 239000000758 substrate Substances 0.000 claims description 14
- 239000012535 impurity Substances 0.000 claims description 12
- 239000002019 doping agent Substances 0.000 claims description 6
- 238000011065 in-situ storage Methods 0.000 claims description 6
- 239000002243 precursor Substances 0.000 claims description 5
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 claims description 4
- 238000005530 etching Methods 0.000 claims description 4
- 229910052707 ruthenium Inorganic materials 0.000 claims description 4
- 239000013078 crystal Substances 0.000 claims description 3
- 239000012071 phase Substances 0.000 claims description 3
- 239000000126 substance Substances 0.000 claims description 3
- 239000004020 conductor Substances 0.000 claims description 2
- 238000000927 vapour-phase epitaxy Methods 0.000 claims description 2
- 210000003298 dental enamel Anatomy 0.000 claims 1
- 229910052758 niobium Inorganic materials 0.000 claims 1
- 239000010955 niobium Substances 0.000 claims 1
- GUCVJGMIXFAOAE-UHFFFAOYSA-N niobium atom Chemical compound [Nb] GUCVJGMIXFAOAE-UHFFFAOYSA-N 0.000 claims 1
- 229910021332 silicide Inorganic materials 0.000 claims 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 abstract 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract 2
- 229910052710 silicon Inorganic materials 0.000 abstract 2
- 239000010703 silicon Substances 0.000 abstract 2
- 230000001965 increasing effect Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 108091006149 Electron carriers Proteins 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000007772 electrode material Substances 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 230000005012 migration Effects 0.000 description 2
- 238000013508 migration Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 2
- 240000007594 Oryza sativa Species 0.000 description 1
- 235000007164 Oryza sativa Nutrition 0.000 description 1
- QCWXUUIWCKQGHC-UHFFFAOYSA-N Zirconium Chemical group [Zr] QCWXUUIWCKQGHC-UHFFFAOYSA-N 0.000 description 1
- 230000002238 attenuated effect Effects 0.000 description 1
- 229910052797 bismuth Inorganic materials 0.000 description 1
- JCXGWMGPZLAOME-UHFFFAOYSA-N bismuth atom Chemical compound [Bi] JCXGWMGPZLAOME-UHFFFAOYSA-N 0.000 description 1
- 239000012707 chemical precursor Substances 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 235000009566 rice Nutrition 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000004575 stone Substances 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
- 229910052727 yttrium Inorganic materials 0.000 description 1
- VWQVUPCCIRVNHF-UHFFFAOYSA-N yttrium atom Chemical compound [Y] VWQVUPCCIRVNHF-UHFFFAOYSA-N 0.000 description 1
- 229910052726 zirconium Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7827—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66666—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7781—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with inverted single heterostructure, i.e. with active layer formed on top of wide bandgap layer, e.g. IHEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7789—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface the two-dimensional charge carrier gas being at least partially not parallel to a main surface of the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
- H01L29/1029—Channel region of field-effect devices of field-effect transistors
- H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
- H01L29/1054—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a variation of the composition, e.g. channel with strained layer for increasing the mobility
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
- H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System including two or more of the elements provided for in group H01L29/16, e.g. alloys
- H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions
Description
201005835 九、發明說明： 相關申請案的交互春照 本案的優先權係主張2008年7月25日申請的韓國專 利申請案號10-2008-0072824,該申請案係以其整體被納入 作為參考。 【發明所屬之技術領域】 本發明大致係有關於一種具有垂直的通道的半導體元 件’並且更明確地說’本發明係有關於一種環繞閘極型半 © 導體元件以改善電子與電洞的遷移率及其製造方法β 【先前技術】 為了製造高集積度的電路，半導體需要越來越小。然 而，若半導體元件的集積度增加，則短通道效應可能發生。 於是，各種用於防止短通道效應以及用於縮小元件尺 寸的方法已被開發出。 在一個被設計用於小型化半導體元件並且防止短通道 效應的電晶體的理想例子中，環繞閘極型電晶體係包含圍 ® 繞所有通道的閘極。 在習知的電晶體中’通道寬度是隨著元件區域減小而 縮知。然而’在環繞閘極型電晶體中，被閘極電極圍繞的 通道的所有週邊區域都可被利用作為通道，藉此增加通道 的寬度。於是，由於通道寬度的縮短所造成的電流減小可 加以避免。 近來’已經對於具有垂直的通道的環繞閘極型半導體 元件進行各種研究《然而，在具有垂直的通道的環繞閘極 5 201005835 型半導體元件的製造上，需要增加通道中的電子與 遷移率。 ，、 【發明内容】 本發明的各個實施例係針對於改善在環繞閘極型半導 體元件中的垂直的通道結構，以增加通道中的電子與電 的遷移率。 ' z 根據本發明的一個實施例，一種環繞閘極型半導體元
件係包括：一個形成在一矽基板上並且包括鍺的垂直的2 道柱；-圍繞該垂直的通道柱的矽層；以及_圍繞該矽層 的閘極電極。 較佳的是，該環繞閘極型半導體元件係包括：一個連 接至該垂直的通道柱的上表面的第一源極/汲極接點；一個 連接至該矽層的第二源極/汲極接點；以及一個連接至該閘 極電極的閘極接點。 在該環繞閘極型半導體元件中，該垂直的通道柱是一 個包含範圍從1%至99%的鍺的矽鍺（siGe)柱。該垂直的通 道柱被摻雜p型或n型雜質。該垂直的通道柱分別具有範 圍從lnm至50〇nm以及從lnm至5〇〇nm的高度及寬度。 在該環繞閘極型半導體元件中，該矽層具有範圍從lnm 至50〇nm的厚度。該矽層被摻雜p型或η型雜質。 較佳的是，該環繞閘極型半導體元件係包括一形成在 該石夕層以及閘極電極之間的閘極氧化膜。 根據本發明的一個實施例，一種製造一個環繞閘極型 半導體tl件的方法係包括：在一個矽基板上形成一個包含 6 201005835 鍺的垂直的通道柱；形成一圍繞該垂直的通道柱的矽層； 形成一圍繞該矽層的閘極電極；以及形成分別連接至該垂 直的通道柱、矽層以及閘極電極的一個汲極接點、一個源 極接點以及·-個閘極接點。 較佳的是，該形成一個垂直的通道柱係包含：在該矽 基板上形成一界定該垂直的通道柱區域的光阻圖案；在該 柱區域中藉由一個利用該矽基板作為一個種晶的磊晶製程 來形成一 SiGe層；蝕刻及平坦化該SiGe層；以及移除該 Ο 光阻圖案。該蟲晶製程是一個利用一種珍前驅物（preCUrs〇r) 以及一種鍺前驅物的化學氣相的氣相磊晶製程。 較佳的疋’該形成一 SiGe層係進一步包含藉由一種原 位（in-situ)法來摻雜一種摻雜物。雜質濃度範圍是從 ΙΕΙΟ/cm3 至 lE20/cm3。 較佳的是，在該形成一 SiGe層中的鍺的比例範圍是從 1 至 99%。 較佳的是’該石夕層係具有範圍從1 nm至5OOnm的厚度。 ® 該形成一矽層係進一步包含在該矽層上藉由一種原位法來 摻雜一種摻雜物。 【實施方式】 圖1是描繪根據本發明的一個實施例的環繞閘極型半 導體元件的平面圖。圖2a與2b是沿著圖1的線A-A，以及 B-B7斤取的橫截面圖。 在該環繞閘極型半導體元件中，一個汲極接點21、一 個源極接點22以及一個閘極接點23係被形成以突出在一 7 201005835 絕緣膜20之上，並且被配置成“L，，形的配置。例如，該閘 極接點23係被配置成與該汲極接點2ι在一個方向上隔開 一段特定的間隔’並且該源極22係被配置成與該汲極接點 21在一個垂直的方向上隔開一段特定的間隔。 該没極接點21係連接至一個妙鍺（siGe)柱13(當用作 為pMOSFET時）、或是連接至該Si(Je柱13以及一矽層14(當 用作為nMOSFET時）。在此實施例中，該汲極接點21係連 接至該SiGe柱13以及矽層14。該siGe柱13以及矽層14 係藉由一種蟲晶（epitaxy)方法而被形成，並且在該環繞閘極 型半導體元件中為了電洞或電子的遷移率而被使用作為一 個垂直的通道。 該SiGe柱13係依序被該矽層14、一閘極氧化物（si〇2) 膜15以及一閘極電極19所圍繞。換言之，如同在圖2a中 所示，該垂直的通道係被形成以具有一個包含閘極電極/閘 極氧化膜/矽層/矽鍺柱/矽層/閘極氧化膜/閘極電極的橫截 ❹面的結構。該SiGe柱13係包含範圍從1%至99%的鍺。根 據電晶體類型’P型或η型雜質可以藉由一種原位法而被摻 雜到該SiGe柱13以及矽層丨4中。該摻雜濃度範圍是從巧1〇 至lE20/cm3。該SiGe柱13的高度及宽度範圍是分別從inm 至5 00nm以及lnm至300nm。該矽層Η的厚度範圍是從 lnm 至 500nm。 該源極接點22係被形成以藉由蝕刻絕緣膜2〇及丨6來 與該♦層14接觸’並且藉由該絕緣瞑16來與該閘極電極 19分開。 201005835 如同在圖2b中所示，該閘極接點23係連接至閘極電 極19，該閘極電極19是在一個垂直的方向上延伸的，同時 圍繞包含該SiGe柱13的垂直的通道。 圖3至12係描緣根據本發明的一個實施例的一種製造 一個環繞閘極型半導體元件的方法的圖示。在圓3至12 中，（a)係顯不橫截面圖，並且（b)係顯示平面圖❶ 請參照圖3, 一光阻膜（未顯示）係被形成在一個矽基板 30之上。 在該光阻膜係利用—個界定其中—驗柱將被形成的 區域的光罩曝光之後’該曝光過的光阻膜係被顯影以獲得 一光阻圖案31。 請參照圖4’ - SiGe層32係被形成在藉由光阻圖案 31露出且作為一個種晶的矽基板30上。 該咖層32可藉由—個^製程而被形成，該蟲晶 製程係包3 -個利用三梦垸（Si3H3)作為一種石夕前媒物以及 ❹GeH“乍為一種鍺前驅物的化學氣相的氣相蟲晶製程。該 ―層32係包含範圍從1%至99%的鍺。 田“ SiGe層32被形成時，根據電晶體類型，一種所 要的摻雜物係藉由一種屌 席位去而被摻雜。換言之，雜質係 被摻雜到該SiGe層32中， c.^ 因而由一個後續的製程所形成 的S^e柱可以用作為一
_ 固通道。當該電晶體是nMOSFET 時’ P型雜質係被摻雜， 而田該電晶體是pMOSFET時η型 雜質係被摻雜。該 型岑 1Fln/ 3 型雜質的摻雜濃度範圍是從 1E10/Cm3 至 ιΕ2〇 3。 201005835 請參照圖5，一個CMP製程係在該SiGe層32上被執 行，以露出該光阻圖案31。接著，該光阻圖案31係被移除 以獲得一個具有一特定高度的SiGe柱33。 3亥SiGe柱33的高度及寬度係分別在ιηϊη至5OOnm以 及lnm至50〇nm的範圍内變化。 請參照圖6，一 Si層34以及一閘極氧化物（Si〇2)膜35 係依序地形成在該SiGe柱33以及該矽基板30之上。換言 之’透過一個磊晶製程，該Si層34被沉積在該SiGe柱33 以及石夕基板30之上，並且該Si〇2膜係被形成在該Si層34 之上該Si層34具有範圍從lnm至500nm的厚度。該閘 極氧化膜35具有範圍從lnm至1 OOnm的厚度。 當該Si層34被形成時’根據電晶體類型，一種所要的 摻雜物可以用相同於當該SiGe柱33被形成時的方式，藉 由種原位法而被掺雜’因而該Si層34可用作為一個通 道例如，當nMOSFET被形成時，p型雜質係被摻雜到Si 層34中，而當pM〇SFET被形成時，n型雜質係被摻雜到 si層34中。 該Si層34之所以被形成在該SiGe柱33之上的理由係 說明如下。 &首先，SiGe的特性並不如Si〇2的特性，因為鍺可能會 &成tl件特性的劣化。在該閘極氧化膜35被形成之前，該 層34係藉由遙晶製程而被形成在該SiGe柱Μ之上，藉 此改善介面特性。 第一，由SiGe應變（strained)的Si層34係因為電子遷 201005835 移率增加而改善電晶體的電流供應能力。換言之，由於Si 具有比SiGe小的晶格常數，若薄的Si層34被形成在該SiGe 柱33之上’則該Si層係被SiGe與Si之間的晶格常數的差 異所應變。以此種方式，若該以層34被應變，在該以層 34中的電載子遷移率會增加。於是，當根據本發明的實施 例的半導體元件運作為nMOSFET時，通過該Si層34的電 子遷移率可進一步增加。 请參照圖7，在一第一絕緣膜36被形成在該閘極氧化 膜35上之後，該第一絕緣膜36、閘極氧化膜35以及“層 34係依序被蝕刻，直到該以^柱33的上表面露出為止。 请參照圖8，一光阻膜（未顯示）係被形成在圖7中所產 生的結構之上。在該光阻膜利用一個界定其中閘極電極被 开v成的區域的閘極光罩（未顯示）而被曝光之後，該曝光後的 光阻膜係被顯影以獲得一光阻圖案3 7。 請參照圖9,該第一絕緣膜36係利用該光阻圖案”作 〇為一個钮刻《罩而選擇性地被飯亥·】，直到該閘極氧化膜h 露出為止’藉此獲得一個溝槽T。 請參照圖10’ 一種閘極電極材料38係被形成在圖9中 所產生的結構之上，以填入該溝槽τ。 請參照圖11 ’該閘極電極材料38以及光阻圊案37係 依序被钱刻直到該SiGe柱33 #上表面露出為止，藉此獲 得一個閘極電極3 9。 請參照圖12a與12b，-第二絕緣膜4()係被形成在圖 11中所產生的結構之上。一接點孔洞圖案（未顯示）係利用 201005835 一個接點孔洞光罩（未顯示）而被形成在該第二絕緣膜40之 上，該接點孔洞光罩係界定汲極接點孔洞（未顯示）、源極接 點孔洞（未顯示）以及閘極接點孔洞（未顯示）。 根據接點孔洞區域且利用該接點孔洞圖案（未顯示）作 為一個蝕刻光罩，該第二絕緣膜4〇係選擇性地被蝕刻、或 是該第二絕緣膜40、第一絕緣膜36以及閘極氧化膜35係 選擇性地被蝕刻。換言之，在其中該汲極接點孔洞以及閘 極接點孔洞被形成的區域中，該第二絕緣膜40係選擇性地 〇被姓刻，直到該SiGe柱33以及閘極電極39露出為止。在 其中該源極接點孔洞被形成的區域中，該第二絕緣膜4〇、 第一絕緣膜36以及閘極氧化膜35係選擇性地被蝕刻直到 該Si層34露出為止。 一導降插塞多晶矽（未顯示）係藉由填入該被蝕刻的區 域而被形成。該導降插塞多晶矽係利用界定汲極接點41、 源極接點42以及閘極接點43的接點光罩（未顯示）而被圖案 化，藉此獲得該没極接點41、源極接點42以及閘極接點 ^ 43。 如上所述，根據本發明的一個實施例，一個垂直的通 道係被形成以具有一個其中m 35目繞驗柱33的結 構，並且閘極電極係被形成以圍繞該垂直的通道，藉此增 加電載子遷移率。 換言之，當根據本發明 作為nMOSFET時，由SiGe 一個通道以增加電子遷移率 的實施例的半導體元件被使用 應變的Si層34係被使用作為 再者’當該半導趙元件被使 12 201005835 用作為一個pMOSFET時，該SiGe柱33係被使用作為一個 通道，藉此增加電洞遷移率。以此種方式，根據本發明的 實施例的半導體元件可以改善電子及電洞遷移率，藉此増 進電流供應能力，而不論電晶體類型為何。 儘管在該實施例中是舉例SiGe柱作為一個垂直的通道 柱，但是Ge柱可被利用來取代該SiGe柱。一種用於在— 個石夕基板中藉由一個氣相磊晶製程來沉積鍺以具有一特定 的高度的方法，可由此項技術中具有通常技能者參考上述 的方法而輕易地加以實行。 本發明以上的實施例是舉例性質而非限制性的。各種 的替代以及等同的實施例是可能的。本發明並不限於
【圖式簡單說明】 圖1是描繪根據本發明的 導體元件的平面圖。 一個實施例的環繞閘極型半 圖2a與2b是沿著圖！的 面圖。 的線A-A，以及B-B，所取的橫截 元件的方法的圖示。 圖3至12係描繪根據本發 個環繞閘極型半導體元 明的一個實施例的一種製造 13 201005835 【主要元件符號說明】 13 、 33 : SiGe 柱 14、 3 4 :矽層 15、 35 :閘極氧化膜 16、 20、36、40 :絕緣膜 1 9、3 9 :閘極電極 2 1、41 :汲極接點 22、42 :源極接點 © 23、43 :閘極接點 31、37 :光阻圖案 32 : SiGe 層
Claims (1)
- 201005835 十、申請專利範固： 1·一種環繞閘極型半導體元件，其係包括： 一個形成在一矽基板上並且包括鍺的垂直的通道柱； 一圍繞該垂直的通道柱的珍層；以及 一圍繞該矽層的閘極電極。 2.根據申請專利範圍第丨項的環繞閘極型半導體元 件’其進一步包括： 一個連接至該垂直的通道柱的上表面的第一源極/汲極 Ο 接點； 一個連接至該矽層的第二源極/汲極接點；以及 一個連接至該閘極電極的閘極接點。 3 ·根據申請專利範圍第1項的環繞閘極型半導體元 件’其中該垂直的通道柱是一個矽鍺（8丨(^)柱。 4. 根據申請專利範圍第3項的環繞閘極型半導體元 件，其中該SiGe柱係包含範圍從1%至99〇/〇的鍺。 5. 根據申請專利範圍第3項的環繞閘極型半導體元 ® 件’其中該垂直的通道柱被換雜p型或η型雜質。 6. 根據申請專利範圍第3項的環繞閘極型半導體元 件，其中該垂直的通道柱係具有範圍從lnm至〇nm的高 度。 7_根據申請專利範圍第3項的環繞閘極型半導體元 件’其中該垂直的通道柱係具有範圍從lnm至〇nm的寬 度。 8.根據申請專利範圍第丨項的環繞閘極型半導體元 15 201005835 件’其中該垂直的通道柱僅包含鍺β 9. 根據申請專利範圍第I項的環繞閘極型半導體元 件’其中該矽層係具有範圍從1ηιη至500nm的厚度。 10. 根據申請專利範圍第丨項的環繞閘極型半導體元 件’其中該矽層被摻雜p型或η型雜質。 11. 根據申請專利範圍第1項的環繞閘極型半導體元 件’其進一步包括一形成在該矽層以及閘極電極之間的閘 極氧化膜。 © 12. —種製造一個環繞閘極型半導體元件的方法，該方 法係包括： 在一個矽基板上形成一個包含鍺的垂直的通道柱； 形成一圍繞該垂直的通道柱的矽層； 形成一圍繞該矽層的閘極電極；以及 形成分別連接至該垂直的通道柱、矽層以及閘極電極 的一個汲極接點、一個源極接點以及一個閘極接點。 U.根據申請專利範圍第12項之方法，其中該形成一個 ^ 垂直的通道柱係包含： 在該矽基板上形成一界定該垂直的通道柱區域的光阻 圖案； 在該柱區域中藉由一個利用該矽基板作為一個種晶的 蠢晶製程來形成一 SiGe層； 蝕刻及平坦化該SiGe層；以及 移除該光阻圖案。 14.根據中請專利範圍第13項之方法，其中該μ製程 16 201005835 是一個利用—磁&1 種秒别驅物以及一種鍺前驅物的化學氣相的 氣相磊晶製程。 .15·根據申請專利範圍第13項之方法，其中該形成- 層係進步包含藉由一種原位法來摻雜一種摻雜物》 根據申研專利範圍第13項之方法，其中在該SiGe 層中錯相對⑦的量的範圍；I：從1 JL 99%。 17.根據申請專利範圍第12項之方法其中該形成一個 垂直的通道柱係包含： 在該矽基板上形成一界定該垂直的通道柱區域的光阻 圖案； 在該柱區域中藉由一個磊晶製程來形成一鍺層； 钱刻及平坦化該錯層；以及 移除該光阻圖案。 18.根據申請專利範圍第古、土 ** , π〜犯囷弟項之方法，其中該矽層係藉 由一個磊晶製程而被形成。& 19·根據申請專利範圍第19項之方法其中該矽層係具 有範圍從lnm至50〇ηηι的厚度。 20·根據申請專利範圍帛19項之方法，其中該形成一砍 層係進-步包含在該矽層上藉由一種原位法來摻雜一種摻 雜物。 十一、圈式： 如次頁 17
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080072824A KR101031476B1 (ko) | 2008-07-25 | 2008-07-25 | 올 어라운드 게이트형 반도체 장치 및 그 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TW201005835A true TW201005835A (en) | 2010-02-01 |
Family
ID=41567845
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW097144323A TW201005835A (en) | 2008-07-25 | 2008-11-17 | All around gate type semiconductor device and method of manufacturing the same |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US8816427B2 (zh) |
| KR (1) | KR101031476B1 (zh) |
| CN (1) | CN101635309A (zh) |
| TW (1) | TW201005835A (zh) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2013069102A1 (ja) * | 2011-11-09 | 2013-05-16 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッド | 半導体装置の製造方法及び半導体装置 |
| CN102544105B (zh) * | 2012-01-17 | 2015-04-15 | 清华大学 | 具有准同轴电缆结构的隧穿晶体管及其形成方法 |
| CN102569405B (zh) * | 2012-01-17 | 2014-02-19 | 清华大学 | 具有准同轴电缆结构的隧穿晶体管及其形成方法 |
| US9368619B2 (en) | 2013-02-08 | 2016-06-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for inducing strain in vertical semiconductor columns |
| US9466668B2 (en) | 2013-02-08 | 2016-10-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | Inducing localized strain in vertical nanowire transistors |
| US10008566B2 (en) * | 2013-09-12 | 2018-06-26 | Taiwan Semiconductor Manufacturing Company Limited | Semiconductor device with reduced electrical resistance and capacitance |
| CN104134695A (zh) * | 2014-07-15 | 2014-11-05 | 华为技术有限公司 | 隧穿场效应晶体管及隧穿场效应晶体管的制备方法 |
| US9287362B1 (en) | 2014-11-21 | 2016-03-15 | International Business Machines Corporation | Vertical field effect transistors with controlled overlap between gate electrode and source/drain contacts |
| US9564493B2 (en) | 2015-03-13 | 2017-02-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Devices having a semiconductor material that is semimetal in bulk and methods of forming the same |
| US9608068B2 (en) * | 2015-08-05 | 2017-03-28 | International Business Machines Corporation | Substrate with strained and relaxed silicon regions |
| US10892158B2 (en) * | 2019-04-01 | 2021-01-12 | Hitachi High-Tech Corporation | Manufacturing method of a semiconductor device and a plasma processing apparatus |
| KR102324232B1 (ko) | 2020-06-03 | 2021-11-08 | 연세대학교 산학협력단 | 게이트-올-어라운드 구조의 수직형 트랜지스터 및 그 제조 방법 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6027975A (en) * | 1998-08-28 | 2000-02-22 | Lucent Technologies Inc. | Process for fabricating vertical transistors |
| US7205604B2 (en) * | 2001-03-13 | 2007-04-17 | International Business Machines Corporation | Ultra scalable high speed heterojunction vertical n-channel MISFETs and methods thereof |
| US6900521B2 (en) * | 2002-06-10 | 2005-05-31 | Micron Technology, Inc. | Vertical transistors and output prediction logic circuits containing same |
| KR20050078145A (ko) * | 2004-01-30 | 2005-08-04 | 삼성전자주식회사 | 수직 채널을 갖는 전계 효과 트랜지스터를 포함하는반도체 소자 및 그 형성 방법 |
| US7037856B1 (en) * | 2005-06-10 | 2006-05-02 | Sharp Laboratories Of America, Inc. | Method of fabricating a low-defect strained epitaxial germanium film on silicon |
| US20070148939A1 (en) * | 2005-12-22 | 2007-06-28 | International Business Machines Corporation | Low leakage heterojunction vertical transistors and high performance devices thereof |
-
2008
- 2008-07-25 KR KR1020080072824A patent/KR101031476B1/ko active IP Right Grant
- 2008-11-06 US US12/266,453 patent/US8816427B2/en active Active
- 2008-11-17 TW TW097144323A patent/TW201005835A/zh unknown
- 2008-11-21 CN CN200810177544A patent/CN101635309A/zh active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| KR101031476B1 (ko) | 2011-04-26 |
| US20100019276A1 (en) | 2010-01-28 |
| CN101635309A (zh) | 2010-01-27 |
| KR20100011559A (ko) | 2010-02-03 |
| US8816427B2 (en) | 2014-08-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW201005835A (en) | All around gate type semiconductor device and method of manufacturing the same | |
| TWI459445B (zh) | 具有超接面功率裝置及其製造方法 | |
| JP2002299636A (ja) | 垂直型チャネルを有する超微細ｍｏｓトランジスタ及びその製造方法 | |
| TWI643339B (zh) | 半導體結構及其形成方法 | |
| US8710588B2 (en) | Implant free extremely thin semiconductor devices | |
| JP2012004473A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP2012089784A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2008535213A (ja) | 埋込みドープ領域を有する半導体デバイスの製造方法 | |
| KR20010110769A (ko) | 반도체 디바이스 및 그 제조 방법 | |
| US10170463B2 (en) | Bipolar transistor compatible with vertical FET fabrication | |
| US10177047B2 (en) | Trench gate first CMOS | |
| TW201703156A (zh) | 半導體裝置及其製造方法 | |
| JP2022500879A (ja) | トランジスタの製造方法及びゲートオールアラウンドデバイス構造 | |
| TWI779568B (zh) | 碳化矽ｍｏｓｆｅｔ裝置的製造方法 | |
| US9478468B1 (en) | Dual metal contact scheme for CMOS devices | |
| TW201005943A (en) | Transistor with contact over gate active area | |
| JP2008109010A (ja) | 半導体装置及び半導体装置の製造方法 | |
| CN111326509B (zh) | 包括电容器的半导体装置及其制造方法及电子设备 | |
| KR100586178B1 (ko) | 쇼트키 장벽 관통 트랜지스터 및 그 제조방법 | |
| JP4371710B2 (ja) | 半導体基体、半導体装置及びこれらの製造方法 | |
| JP4290038B2 (ja) | 半導体装置及びトランジスタ並びに半導体装置の製造方法 | |
| JP2015070192A (ja) | 半導体装置の製造方法、半導体装置 | |
| JPH09205205A (ja) | Ｍｏｓ型半導体装置の製造方法及びｍｏｓ型半導体装置 | |
| CN107452629B (zh) | 功率半导体器件及其制造方法 | |
| TWI305016B (en) | Integrated circuit and method of manufacturing memory cell |