TW201003377A - Platform power management based on latency guidance - Google Patents
Platform power management based on latency guidance Download PDFInfo
- Publication number
- TW201003377A TW201003377A TW098110507A TW98110507A TW201003377A TW 201003377 A TW201003377 A TW 201003377A TW 098110507 A TW098110507 A TW 098110507A TW 98110507 A TW98110507 A TW 98110507A TW 201003377 A TW201003377 A TW 201003377A
- Authority
- TW
- Taiwan
- Prior art keywords
- components
- power management
- processor
- controller
- power
- Prior art date
Links
- 230000007958 sleep Effects 0.000 claims description 47
- 238000000034 method Methods 0.000 claims description 11
- 238000012545 processing Methods 0.000 claims description 9
- 230000000694 effects Effects 0.000 claims description 7
- 230000003111 delayed effect Effects 0.000 claims description 2
- 239000002131 composite material Substances 0.000 claims 1
- 230000008878 coupling Effects 0.000 claims 1
- 238000010168 coupling process Methods 0.000 claims 1
- 238000005859 coupling reaction Methods 0.000 claims 1
- 238000010248 power generation Methods 0.000 claims 1
- 238000007726 management method Methods 0.000 description 114
- 239000000306 component Substances 0.000 description 106
- 230000006870 function Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 238000004891 communication Methods 0.000 description 4
- 230000003068 static effect Effects 0.000 description 4
- 230000002411 adverse Effects 0.000 description 3
- 239000008358 core component Substances 0.000 description 3
- 230000001934 delay Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 241000233805 Phoenix Species 0.000 description 1
- 230000006978 adaptation Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 210000004556 brain Anatomy 0.000 description 1
- 230000003139 buffering effect Effects 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 230000006266 hibernation Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
Description
201003377 六、發明說明: 【發明所屬之技術領域】 本發明揭示之實施例係有關電 management)之領域,尤係有關基於各種 準則而管理平台電源之方法及設備。 【先前技術】 在目前的技術領域中,電子裝置的性 力的迅速增強而迅速地提升。在此種性能 裝置對電力有極大的需求,亦即,裝置消 。爲了省電,裝置中的處理器在未活動的 一休眠模式(例如,低電力狀態)。 例如,Hewlett-Packard®、 Intel® Phoenix®、及 Toshba® 共同開發之進階 介面(Advanced Configuration and Power ACPI)規格(例如,2005年12月30曰, 界定了與ACPI相容的系統中之各種電力 裝置的正常G0/S0工作狀態期間之處理器 )。根據該A C PI規格,C 0狀態可以是處 狀態。然而,當處於在未活動的短暫期間 該處理器可不執行指令,但是可幾乎立即 ’而在C 3狀態(這是一種比C1更深的 C 1更省電)中,該處理器的快取記憶體 是不理會任何監聽(snoop)作業。該處 源管理(Power 延遲(latency ) 能由於其運算能 提升之情形下, 耗了更多的電力 短暫期間可進入 、Microsoft® 、 組態設定及電源 Interface ;簡稱 g佈的3 · 0 a版) 狀態(例如,在 電源狀態C0-C3 理器的正常執行 之C1狀態時, 回到一執行狀態 休眠狀態,且比 可維持狀態,但 理器可能耗用比 -5- 201003377 自c 1狀態回到正常執行狀態(CO )的時間更長之時間才 能自該C3狀態回到C0狀態。其中包括C3狀態的該等狀 態中之每一狀態的變化(例如,深度休眠狀態、更深的休 眠狀態等)可能在該處理器休眠之深度上(亦即,爲了省 電而關閉了該處理器的哪些功能)及該處理器喚醒所耗用 的時間上有所不同,這些變化也是可行的。 可根據對處理器所收集的啓發式數據以及作業系統所 提供的引導,而執行其中包括ACPI標準所界定的那些電 源管理的傳統之電源管理,且一電源管理演算法可檢視過 去的處理器活動’以便預測未來的活動。例如,作業系統 可檢視中央處理單元利用率,以便提供引導。處理器可根 據這些因素而進入複數個休眠狀態中之一休眠狀態。雖然 處理器可間歇地進入一低電力狀態,但是喚醒時間較長的 其他平台組件通常可能不進入任何此類低電力狀態,以便 保證較佳的性能。 第1圖是在包含執行應用軟體的活動期間之後接續的 未活動(閒置狀態)之工作負載時一先前技術的運算系統 的一平台的總電力消耗(線A )以及該平台的先前技術的 處理器的電力消耗(線B )之一例示圖形表示法。請參閱 第1圖’該處理器的電力消耗之範圍可自短暫活動期間的 20瓦至閒置時的幾乎1瓦。當該處理器處於閒置時,該平 台可能仍然有大約9瓦的閒置功率下限,其中小於1瓦的 該閒置功率是由於該處理器造成的。亦即,該運算系統中 之其餘的平台組件可能無法於閒置狀態期間如同該處理器 -6- 201003377 般地減少電力消耗。該例示運算裝置之平台處於閒置狀態 時,可能由於系統資源中具有較長延遲(亦即’自一休眠 狀態被喚醒所需的較長之時間)的大部分系統資源保持被 供電以便保證較佳的性能,而仍然消耗大約8 -1 0瓦的電 力,而該處理器於閒置期間可間歇地進入一適當的休眠狀 態。 【發明內容】 一系統之實施例自該系統的第一複數個組件接收電源 管理準則,並至少部分地根據所接收的該等電源管理準則 而產生一電源管理策略,用以管理該系統的第二複數個組 件中之一或多個組件。本發明也說明了其他的實施例。 【實施方式】 各實施例包含(但不限於)基於延遲引導的平台電源 管理之方法及設備。 現在將使用熟悉此項技術者爲了將其工作之本質傳遞 給熟悉此項技術的其他人士而通常採用之術語以說明該等 實施例之各種觀點。然而,熟悉此項技術者應可了解:可 在只有某些所述及的觀點之情形下實施替代實施例。爲了 便於解說,述及了特定的數目、材料、及組態,以便提供 對該等實施例之徹底了解。然而,熟悉此項技術者應可了 解:可在沒有這些特定細節情形下實施一些替代實施例。 在其他的情形中,省略或簡化了一些習知的特徵,以便不 201003377 會模糊了該等實施例。 此外,將以多個分離的作業之方式且將以一種最有助 於了解該等實施例之方式說明各種作業;然而’不應將說 明之順序理解爲意味著這些作業必然是與順序相依的。尤 其無須按照描述的順序執行這些作業。 詞語“在某些實施例中”及“在各實施例中”被重複地使 用。這些詞語通常不參照到相同的實施例;然而,這些詞 語也可能參照到相同的實施例。除非上下文中另有指定, 否則術語“包含”、“具有”、及“包括”是同義的。詞語“A及 (或)B”意指“(A ) 、 ( B )、或(A及 B ) ”。詞語 “A/B”類似於詞語“A及(或)B”,意指“(A ) 、( B )、
或(A及B ) ”。詞語“A、B、及C中之至少一者”意指“( A) 、( B ) 、( C ) 、(A 及 B) 、(A 及 C) 、(B 及 C )、或(A、B、及 C ) ”。詞語 “(A ) B ” 意指 “(B )或( AB ) ”,亦即,A是選擇性的。 第2圖是根據本發明的各實施例的一電源管理系統} 〇 之一方塊圖。在各實施例中,電源管理系統1〇可被用於 可以是諸如一膝上型電腦、一蜂巢式電話、一個人電腦、 一個人數位助理、一掌上型電腦、一機上盒、或任何其他 適當類型的運算裝置之一運算裝置中。在各實施例中,電 源管理系統10可被用於一行動運算裝置中。 電源管理系統10可包含一電源管理控制器(Power Management Controller;簡稱 PMC) 15。PMC 15 可被稱 合到第一複數個組件2 0、2 2、2 6,且p M C 1 5可被組態成 201003377 分別自組件20、22、26接收電源管理準則30、32、36。 在各實施例中,如將於下文中說明的,該PMC控制器亦 可接收資訊40。至少部分地回應所接收的電源管理準則 30、32、36、及(或)資訊40,PMC 15可被組態成產生 一電源管理策略(PM策略)50,用以管理與該運算裝置 相關聯的第二複數個組件及(或)資源60、62、66。 在各實施例中,該第一複數個組件20、22、26可包 括與該運算裝置相關聯的一或多個硬體/軟體組件。在各 實施例中,組件20、22、26可包括諸如被耦合到該運算 裝置之外部裝置、及(或)該運算裝置內部之裝置/硬體 ,其中包括(但不限於)通用序列匯流排(Universal Serial Bus;簡稱USB)裝置(其中包括與諸如USB 2.0、 3.0等的與USB標準的各種版本相容之裝置、周邊組件互 連(Peripheral Component Interconnect ;簡稱 PCI)裝置 、PCI Express (PCIe)裝置、網路介面卡、周邊裝置、印 表機、掃描器、磁碟機、相機、網路配接器、序列先進技 術連接(Serial Advanced Technology Attachment;簡稱 SATA )、平行先進技術連接 (Parallel Advanced Technology Attachment ;簡稱 PATA)等的組件。在各實 施例中,組件2 0、2 2、2 6亦可包括被組態成控制該運算 裝置中之一或多個裝置/功能之一或多個控制器,其中包 括(但不限於)USB主機控制器、記憶體控制器、乙太網 路控制器、圖形_控制器、硬碟控制器(Hard Disk Controller ;簡稱HDD )、音訊控制器、進階主機控制介 201003377 面(Advanced Host Controller Interface;簡稱 AHCI)等 的控制器。在各實施例中,組件20、22、26亦可包括在 該運算裝置上執行的一或多個應用軟體、一或多個裝置驅 動程式、作業系統等的組件。 在各實施例中,組件2 0、22、2 6中之每一組件可將 電源管理準則3 0、3 2、3 6分別動態地傳送到PMC 1 5。該 等電源管理準則可包含各別組件的一或多個延遲參數。例 如,該等電源管理準則可包含組件的延遲容限(latency tolerance )。在各實施例中,該延遲容限可至少部分地根 據在不會對組件的性能有不利的影響之情形下該組件可容 忍之最大延遲。例如,組件20的延遲容限可至少部分地 根據在該運算裝置的一或多個組件處於一休眠模式時一處 理器中斷事件(例如,一硬體中斷)的產生以及與正進入 一正常/執行狀態(例如,C 0 )的組件2 0相關聯的一第 一指令被執行的情況下該組件20可容忍之最大延遲。在 各實施例中,當該系統的一組件及(或)其他組件自一休 眠模式轉變到一正常/執行狀態時,該組件的延遲容限可 至少部分地根據在不會對該組件的性能有不利的影響之情 形下的該組件可容忍之延遲。 在各實施例中,一組件的電源管理準則可包含一或多 個其他要素,其中包括(但不限於)該組件的服務品質( Quality of Service;簡稱Q〇S)參數、諸如中斷頻度的內 部啓發式數據、輸入/輸出(I/O )流量樣式、閒置持續 時間(亦即,在該組件知道至次一被安排的定時器中斷之 -10- 201003377 時間之情形下)、工作負載預期、及(或)可被p M C 1 5 用來產生電源管理策略50的與該組件有關之任何其他適 當的資訊。在各實施例中,組件20、22、26中之一或多 個組件亦可包含該組件在其電源管理準則中之記憶體存取 延遲。 在各實施例中’例如,組件20、22、26中之一組件 可以是一音訊播放應用軟體。該音訊播放應用軟體於現用 狀態下播放音訊檔案時可能無法容忍任何延遲。然而,於 閒置時’亦即’當並未接收/播放任何音訊檔案時,該音 訊播放應用軟體可容忍較大的延遲,而該延遲可至少部分 地根據該應用軟體接收該音訊檔案的時間與該應用軟體爲 了避免喪失任何資料而必須開始播放該音訊檔案的時間之 間的差異。熟悉此項技術者應可了解:該應用軟體的該延 遲容限可部分地根據該應用軟體的緩衝能力。在各實施例 中,該應用軟體可將其延遲容限動態地傳送到PMC 1 5, 作爲其電源管理準則的一部分。因此,當該音訊播放應用 軟體播放一音訊檔案時,可將零延遲容限或一最小延遲容 限傳送到PM C 1 5 ’而該應用軟體處於閒置狀態時,可傳 送一較大的延遲容限。 在各實施例中,一組件可在活動期間之間休眠。例如 ,如電機及電子工程師協會(Institute of Electrical and Electronic Engineers,Inc.簡稱 IEEE) 802.11 標準(例如 ,802.11e--2005 Amendments)所界定的,一無線區域網 路(Wireless Local Area Network;簡稱 WLAN)用戶端 -11 - 201003377 裝置在其閒置時,可進入省電(休眠)狀態。該WLAN用 戶端裝置在諸如IEEE 802_lle標準的Wi-Fi多媒體(Wi-Fi Multimedia;簡稱WMM)省電模式所界定之持續期間 中,可關閉其無線電,而一接取點(Access Point ;簡稱 AP )在該持續期間中可緩衝該用戶端裝置之資料。這些休 眠持續期間大約可在數毫秒的數量級。一 WLAN網路介面 卡(Network Interface Card;簡稱NIC)可知道何時要打 開無線電,喚醒該WLAN用戶端裝置,及(或)開始通訊 。第5圖是根據本發明的各實施例的一 WMM省電模式的 一延遲容限回報系統之一例示方塊圖。如第5圖所示,當 該WLAN用戶端裝置被喚醒時,可容忍較短的延遲,例如 ,只能容忍 1 〇〇微秒。然而,在該用戶端裝置於休眠時 ,可容忍諸如約1毫秒的較長之延遲。在各實施例中,該 NIC於該用戶端裝置的喚醒狀態期間可相應地將1 00微秒 的一延遲容限傳送到PMC 15(第2圖),作爲其電源管 理準則的一部分。然而,當該用戶端裝置處於休眠狀態時 ,該NIC可將1毫秒的一延遲容限傳送到PMC 15。 請參閱第2圖,在各實施例中,PMC 1 5亦可接收資 訊40,資訊40亦可被用來產生電源管理策略50。例如, 在各實施例中,資訊40可包括對該運算裝置及(或)其 組件(其中包括其處理器)的流量及活動樣式之啓發式數 據。在各實施例中,資訊40可包括熟悉此項技術者習知 的額外資訊,例如,用來控制傳統的與ACPI規格相容的 系統或其他傳統的電源控制系統中之電源的必要資訊。在 -12- 201003377 各實施例中,該運算裝置之作業系統及(或)處理器可產 生資訊40。 至少部分地回應所接收的電源管理準則3 0、3 2、3 6、 及資訊40,PMC 15可被組態成:產生電源管理策略50, 用以管理與該運算裝置相關聯的第二複數個組件及(或) 資源60、62、66之電源。在各實施例中,該第二複數個 組件及(或)資源60、62、66可包括諸如處理器、電壓 調整器、顯示面板(display panel )、時脈產生器、及鎖 相迴路等的該運算裝置之各種核心組件及平台組件。在各 實施例中,該第一複數個組件20、22、26、以及該第二複 數個組件及(或)資源60、62、66可具有一或多個共同 組件。例如,在各實施例中,PMC 15可自一 USB主機控 制器接收電源管理準則,並產生該USB主機控制器之電 源管理策略5 0。 在各實施例中,電源管理策略50可指定組件60、62 、66中之一或多個組件進入複數個休眠等級中之一休眠等 級。例如,如果所有的組件20、22、26在其各別的電源 管理準則中已指定了至少 1毫秒的一延遲容限,則PMC 15可指示該第二複數個組件及(或)資源60、62、66中 之一或多個組件及(或)資源進入複數個休眠等級中之一 休眠等級,使得該一或多個組件回應諸如一處理器中斷事 件或一硬體中斷等的一中斷信號而自其各別的休眠等級被 喚醒所耗用之時間小於1毫秒。類似地’如果所有組件2 0 、2 2、2 6的指定最大延遲容限是諸如至少 5毫秒,則電 -13- 60 201003377 源管理策略50可指示該第二複數個組件及(或)資源 、62、66中之一或多個組件及(或)資源進入較深的休 等級,使得該等組件耗用短於5毫秒的時間即可被喚醒 在各實施例中,該複數個可能的休眠等級可類似於 ACPI規格中所指定的該等C狀態、及(或)熟悉此項 術者可想出的其他休眠等級。亦即,藉由知悉組件2 0、 、26的該等電源管理準則中之延遲容限及其他資訊,當 遲容限是足夠高時,電源管理策略50可使組件60、62 66中之一或多個組件賦能以進入適當的休眠模式,因而 不會對組件20、22、26的性能有不利的影響之情形下 電。 在各實施例中,於產生電源管理策略5 0時,亦可 慮到數個其他因素。例如,如果組件2 0、2 2、2 6中之 組件在其電源管理準則中指定一高QoS參數以及諸如1 微秒的一延遲容限,則P M C 1 5可決定組件6 0、6 2、6 6 一休眠等級’使得該等組件可在1 0 0微秒之前被喚醒, 便滿足該筒QoS參數。 在各實施例中,PMC 1 5可指示比組件60、62、66 之全部更少的一些組件進入一休眠模式,同時指示一或 個其他組件不進入一休眠模式(或進入一不同的休眠模 )。例如,如果一電壓調整器及一時脈產生器是組件6 0 62、66中之兩個組件’且如果該電壓調整器將耗用比該 脈產生器長的時間被喚醒,則PMC 1 5在有自組件2 0、 、2 6所接收的給定延遲容限之情形下,可指示該電壓調 眠 〇 在 技 22 延 、 在 省 考 00 之 以 中 多 式 時 22 整 -14- 201003377 器進入比該時脈產生器的一較深之休眠等級淺之一休眠等 級(或者完全不進入一休眠等級)。然而,如果自組件2 0 、22、2 6所接收的延遲容限是足夠地高,則該電壓調整器 及該時脈產生器兩者可根據電源管理策略50而進入一較 深的休眠等級。 在各實施例中’休眠等級愈深,則可關閉一組件愈多 的功能’也愈省電,且該組件可能耗用愈長的時間才能回 到一正常執行狀態(亦即,被喚醒)。 在各實施例中,諸如某些時脈產生器、電壓調整器、 鎖相迴路的該第二複數個組件及(或)資源60、62、66 中之某些組件及(或)資源只可被開啓及關閉。亦即,對 於這些組件中之某些組件而言,可能只有單一的休眠等級 (例如,低電力模式),因而在組件20、22、26的延遲 容限是足夠高時,可暫時地關閉這些組件的電源。因此, 電源管理策略5 0亦可控制這些組件中之某些/所有組件 之開啓及關閉。 在各實施例中,組件20、22、26可持續地將各別的 電源管理準則傳送到P M C 1 5。或者,組件2 0、2 2、2 6可 於定期的時間間隔上傳送各別的電源管理準則。各種替代 的情況也是可行的,其中某些組件持續地傳送各別的電源 管理準則,而其餘的組件則於定期的時間間隔上傳送各別 的電源管理準則。在各實施例中,組件可於開始時傳送其 電源管理準則,且只在該等電源管理準則改變時,才重新 傳送其電源管理準則。 -15- 201003377 第3圖是根據本發明的各實施例的一電源管理系統 1〇〇之一方塊圖。在各實施例中,系統1〇〇可包含一處理 益複合體電源管理控制器(Processor Complex Power Management Controller ;簡稱 PCPMC ) 105,該 PCPMC 105被耦合到一輸入/輸出複合體電源管理控制器( Input/Output Complex Power Management Controller ;簡 稱IOPMC) 110。在各實施例中,pcPMC 105可被配置在 一運算裝置的一中央處理複合體中,而 i〇PMC 110可被 配置在該運算裝置的一輸入/輸出處理複合體中。 熟悉此項技術者應可易於了解:雖然第3圖只示出兩 個電源管理控制器(PCPMC 105及I0PMC 110),但是在 各實施例中’可以有雨個以上的電源管理控制器。例如, 在一多處理器環境中,每一處理複合體可具有一相關聯的 處理器複合體電源管理控制器。在各實施例中,一單一的 處理複合體可包含一個以上的處理器複合體電源管理控制 器。在各種實施例中,亦可將電源管理控制器配置在一運 算裝置之各種其他區域中,雖然第3圖中並未示出。 在各實施例中’ PCPMC 105可自複數個應用軟體、裝 置驅動程式、及(或)作業系統1 5 0接收電源管理準則。 熟悉此項技術者應可了解:雖然圖中示出單一方塊150, 但是該方塊150可代表複數個組件。在各實施例中,可將 其中包括延遲容限的應用軟體/作業系統電源管理準則經 由一暫存器介面及(或)經由諸如與A C PI相容的C狀態 介面之延伸狀態介面而傳送到P C P M C 1 0 5。該等電源管理 -16 - 201003377 準則可包括在一休眠狀態時一處理器中斷事件(例如,一 硬體中斷)的產生以及正進入一正常/執行狀態時執行第 一指令的情況下該作業系統感受之可容忍的最大延遲容限 0 請參閱第3圖,IOPMC 110可自複數個裝置112、114 、116、118、複數個鏈路 122、124、126、128、及(或) 複數個子系統132、134、及136接收電源管理準則。該等 鏈路及(或)該等子系統可被用來將一或多個裝置耦合到 該運算裝置。例如,裝置112可以是一 USB裝置,對應 的子系統132可以是一 USB控制器,且鏈路122可以是 一 USB鏈路,而且每一者可具有其本身的延遲限制。在 各實施例中,多個裝置(例如,1 1 6及1 1 8 )可被耦合到 一單一子系統。在各實施例中,子系統132、134、及(或 )136可包括(但不限於)一 USB主機控制器、一記憶體 控制器、一乙太網路控制器、或一圖形控制器。在各實施 例中,裝置112、114、116、118中之每一裝置可將一電 源管理準則傳送到其各別的鏈路。在各實施例中,鏈路 122、124、126、128中之一或多個鏈路可以一鏈路電源管 理準則擴增該等裝置電源管理準則,且將該裝置電源管理 準則傳送到子系統1 3 2、1 3 4、1 3 6。 子系統1 3 2、1 3 4、1 3 6可考慮到自各別的鏈路及(或 )裝置所接收的電源管理準則,以便產生一子系統電源管 理準則,並將該子系統電源管理準則傳送到IOPMC 1 1 0。 例如,如果一 USB裝置1 12及一相關聯的USB控制器( -17- 201003377 子系統1 3 2 )分別具有1毫秒及8 0 0微秒的延遲容限, 該USB控制器可將該等兩個延遲容限中之較低的延遲 限(亦即,800微秒)包含在該子系統電源管理準則中 並將該子系統電源管理準則傳送到IOPMC 1 10。 在各實施例中,如果裝置1 1 6、1 1 8、鏈路1 2 6、1 '及(或)子系統1 3 6具有不同的電源管理準則(其中 括不同的延遲容限),則子系統1 3 6可能只須將所接收 電源管理準則之每一者(連同其本身的電源管理準則) 新傳送到IOPMC 1 10。或者,在各實施例中,子系統1 可考慮到所有所接收的電源管理準則,並產生一統一的 系統電源管理準則。例如,子系統1 3 6可將裝置1 1 6、1 、鏈路126、128、及(或)子系統136的該等延遲容限 之最小値傳送到IΟ P M C 1 1 0。 裝置 112、 114、 116、 118、鏈路 122、 124、 126 128、子系統132、134、136、及(或)應用軟體、裝置 動程式、作業系統1 50可將額外的資訊包含在被傳送的 等電源管理準則中。例如’在各實施例中,該等電源管 準則可包括(但不限於)QoS參數、諸如中斷頻度的內 啓發式數據、I/O流量樣式、閒置持續期間(亦即,在 裝置/子系統知道至次一被排程的定時器中斷的時間之 形下)、工作負載期望、及(或)可被用於該等電源管 控制器的其他適當之資訊。在各實施例中,該等裝置/ 系統中之一或多個裝置/子系統亦可將各別的記憶體存 延遲包含在其電源管理準則中。在各實施例中,該等電 則 容 28 包 的 重 36 子 18 中 、 驅 該 理 部 情 理 子 取 源 -18- 201003377 管理控制器可考慮到該記憶體存取延遲以及延遲容限 便產生適當的電源管理策略。在各實施例中,該延遲 可至少部分地根據相關聯的記憶體存取延遲。 一旦PCPMC 105及IOPMC 110自該等應用軟體 置驅動程式、作業系統、裝置、鏈路、及(或)子系 收到電源管理準則之後,PCPMC 105及IOPMC 11〇 對與該運算裝置相關聯的諸如其中包括(但不限於) 器、電壓調整器、顯示面板、時脈產生器、及(或) 迴路的該運算裝置之各種核心組件及平台組件等的複 組件(第3圖中並未示出)而交換該等準則,協商且 )共同地制定一動態的電源管理策略。在各實施例中 產生的該電源管理策略可類似於第2圖所示之電源管 略50。 在各實施例中,IOPMC 110及PCPMC 105可考 於產生該電源管理策略時的其他因素。例如,如果該 裝置包含一直接媒體介面(Direct Media Interface; DMI ),則於產生該電源管理策略時,亦可考慮到該 的延遲。 在各實施例中,該等應用軟體、驅動程式、及( 作業系統1 50、裝置1 12、114、1 1 6、1 1 8、鏈路122 、126、128、及(或)子系統 132、134、136 可將一 資訊包含在其各別的電源管理準則中,其中該性能資 包含這些組件的現有性能等級以及(若可得的)預測 來性能等級。在各實施例中,該等電源管理控制器可 ,以 容限 、裝 統接 可針 處理 鎖相 數個 (或 ,所 理策 慮到 運算 簡稱 DMI 或) 、124 性能 訊可 之未 自所 -19- 201003377 接收的該性能資訊計算出這些組件的延遲容限。或者被傳 送的該性能資訊可包含該延遲容限。 雖然第3圖所不之裝置112、114、116、118、及子系 統132、134、136是被耦合到i〇PMC uo,但是在各實施 例中,該等裝置及子系統中之某些裝置及子系統可被耦合 到PCPMC 105,而不被耦合到(或者選擇性、額外地被耦 合到)IΟ P M C 1 1 0。例如,一 p CI e圖形(P E G )埠上的一 外部匯流排及(或)一圖形卡可被耦合到P C P M C 1 0 5,且 將各別的電源管理準則提供給 PC PMC 105。 第4圖是根據各實施例而適用於第2及3圖所示的電 源管理系統的一電源管理方法2 0 0之一流程圖。請參閱第 2及3圖,在步驟210中,PCPMC 105及IOPMC 110可自 其中包括該等應用軟體、裝置驅動程式、及作業系統150 、裝置 112、 114、 116、 118、鏈路 122、 124、 126、 128 、及(或)子系統132、134、136中之一或多者的第一複 數個組件接收電源管理準則。在步驟2 2 0中,P C P M C 1 0 5 及IOPMC 110可爲其中包括諸如處理器、電壓調整器、顯 示面板、時脈產生器、及(或)鎖相迴路等的該運算裝置 的一或多個核心組件及平台組件之第二複數個裝置共同地 產生一電源管理策略。在各實施例中,該第一複數個組件 中之一或多個組件亦可被包含在該第二複數個組件中。 在步驟23 0中,至少部分地根據所產生的該電源管理 策略而決定該第二複數個組件及(或)資源中之一或多個 組件及(或)資源是否要進入一休眠模式(例如,低電力 -20- 201003377 模式)。如果該等組件中並無任何組件要進入一休眠模式 ’則PCPMC 105及IOPMC 110可在步驟210中繼續自該 第一複數個組件接收電源管理準則。 在步驟230中’如果所產生的該電源管理策略指示該 第二複數個組件及(或)資源中之一或多個組件及(或) 資源要進入一休眠模式’則被指示的該等組件在步驟24〇 中可至少部分地根據所產生的該電源管理策略而進入一適 當的休眠模式。除非有諸如一處理器中斷事件、一硬體中 斷、或熟悉此項技術者習知的任何其他適當之中斷的一中 斷,否則該等組件可保持在該休眠模式。在步驟2 5 0中偵 測到此種中斷時,該等組件可在步驟260中自休眠模式退 出’而進入一正常執行狀態,且PCPMC 105及IOPMC 110可在步驟210中繼續自該第一複數個組件接收電源管 理準則。 第6圖是可適於實施某些實施例的一例示電腦系統 5〇〇之一方塊圖,該系統包含用來接收電源管理準則且至 少部分地根據所接收的電源管理準則而產生電源管理策略 之系統。在某些實施例中,電腦系統500可包含用來傳輸 資訊之一傳輸機構或匯流排5 1 1、以及用來處理資訊之諸 如被耦合到匯流排5 1 1的一處理器5 1 2等的一積體電路組 件。 電腦系統500進一步包含被耦合到匯流排5 1 1之一隨 機存取記憶體(Random Access Memory;簡稱 RAM)或 其他動態儲存裝置5 04 (被稱爲主記憶體),用以儲存資 -21 - 201003377 訊及將被處理器5 1 2所執行的指令。主記憶體5 04也被用 來儲存處理器5 1 2執行指令期間的暫時性變數或其他中間 資訊。 韌體5 03可以是軟體及諸如可抹除可程式唯讀記憶體 (Erasable Programmable Read Only Memory ;簡稱 EPROM)的硬體之組合,該韌體具有被記錄在EPROM中 之例行作業。韌體 5 03可嵌入基礎程式碼(foundation code)、基本輸入 / 輸出系統(Basic Input/Output System;簡稱BIOS)程式碼、或其他類似的程式碼。韌 體503可使電腦系統500能夠自行啓動。 電腦系統5 0 0亦包含被耦合到匯流排5 1 1之一唯讀記 憶體(Read Only Memory;簡稱ROM)及(或)其他靜態 儲存裝置5 06,用以儲存靜態資訊及用於處理器512之指 令。靜態儲存裝置506可儲存作業系統及應用軟體層級之 軟體。 電腦系統500可進一步被耦合到諸如一陰極射線管( Cathode Ray Tube ;簡稱 CRT )或液晶顯示器(Liquid Crystal Display;簡稱LCD)的被耦合到匯流排511之一 顯示裝置5 2 1,以便向電腦使用者顯示資訊。諸如晶片組 5 3 6的一晶片組可作爲顯示裝置5 2 1之介面。 其中包含文數字及其他鍵之一文數字輸入裝置(鍵盤 )5 22亦可被耦合到匯流排5 1 1,以便將資訊及命令選擇 傳輸到處理器5 1 2。一額外的使用者輸入裝置是諸如滑鼠 、軌跡球、觸控板、觸控筆、或游標方向鍵等的被耦合到 -22- 201003377 匯流排5 1 1之游標控制裝置5 23,用以將方向資訊及命令 選擇傳輸到處理器512,並控制顯示裝置521上的游標移 動。諸如晶片組5 3 6的一晶片組可作爲該等輸入/輸出裝 置之介面。 可被耦合到匯流排511之另一裝置是一硬複製裝置 5 24,該硬複製裝置524可被用來在諸如紙張、軟片、或 類似之類型的媒體的一媒體上列印指令、資料、或其他資 訊。此外,諸如一喇叭及(或)麥克風(圖中未示出)的 聲音記錄及播放裝置可選擇性被耦合到匯流排5 1 1,以便 作爲與電腦系統5 00間之聲音介面。可被耦合到匯流排 5 1 1之另一裝置是一有線/無線通訊功能525。 如對相關技術具有一般知識者至少部分地根據本發明 提供的揭示而應可了解的,電腦系統5 〇 〇具有諸如電池、 交流電源連接插頭及整流器等的一電源供應528。 在各實施例中,類似於第2圖所示的PMC 15之一電 源管理控制器(第6圖中未示出)及(或)第3圖所示之 PCPMC 105/IOPMC 110可被包含在第6圖所示之電腦系 統5 00中。在各實施例中,該電源管理控制器可被耦合到 匯流排5 1 1 ’且可自諸如被組態成將被處理器5〗2執行之 一或多個應用軟體、電腦系統5 00之一作業系統、電腦系 統5 0 0之一或多個裝置驅動程式、韌體5 〇 3、晶片組5 3 6 、電腦系統500之一或多個控制器(例如,該圖中並未示 出之一 USB主機控制器、一記憶體控制器、—乙太網路 控制器、一圖形控制器等的控制器)、其中包括(但不限 -23- 201003377 於)顯示裝置5 2 1、鍵盤 5 2 2、游標控制裝置 製裝置5 24、通訊介面52 5等的被耦合到電腦 一或多個裝置的電腦系統5 00之複數個組件來 理準則。在各實施例中,該電源管理控制器可 系統5 0 0之一或多個平台組件、處理器5 1 2、 、電腦系統500中包含的一或多個電壓調整器 器、一鎖相迴路、一顯示面板(例如,顯示裝 的電腦系統5 0 0之複數個組件產生電源管理準 施例中,處理器5 1 2可被組態成:執行複數個 提供一作業系統服務、一裝置驅動程式服務、 或多個應用功能。在各實施例中,如前文所述 理控制器可自處理器5 1 2所執行的一或多個工 管理準則及性能資訊。 在各實施例中,處理器512及該電源管理 共同配置在一積體電路上。如果該電源管理控 類似於第3圖所示之)一 PCPMC及一 IOPMC 施例中,處理器5 12及該PCPMC可被共同配 電路晶片上,且在各實施例中,該IOPMC可 腦系統500之一輸入/輸出複合體(圖中未示 各實施例中,處理器5 1 2可被組態成以前文所 個電源管理控制器之方式操作。在各實施例中 處理器5 12、各種硬體組件、及(或)該電源 之電腦系統5 00可具有被組態成有助於電腦系 於行動運算系統之尺寸或形狀。在各實施例中 523 、硬複 系統500之 接收電源管 爲諸如電腦 晶片組 5 3 6 及時脈產生 置 521 )等 則。在各實 工作,以便 及(或)一 ,該電源管 作接收電源 控制器可被 制器包含( ,則在各實 置在一積體 被配置在電 出)中。在 述的一或多 ,其中包含 管理控制器 統5 0 0被用 ,電腦系統 -24- 201003377 500可被用來作爲—行動電話、—膝上型電腦、—個人數 位助理、一旱上型電腦、一MP3播放器、一·個人電腦、 一機上盒、或任何其他適當類型的運算裝置。在各實施例 中’電腦系統500可被用來作爲一行動運算裝置。在各實 施例中’處理器5 1 2及電腦系統5 0 0之各種組件可被裝載 在具有被組態成有助於該電腦系統被用於行動運算的尺寸 或形狀之一機身中。 雖然已在本說明書中示出及說明了特定實施例,但是 對此項技術具有一般知識者應可了解:在不脫離本發明的 實施例之範圍下’多種替代及(或)等效的實施方式可取 代所示出及說明的該等特定實施例。本申請案將涵蓋本說 明書中述及的該等實施例之任何改作或變形。因此,本發 明之該等實施例顯然將只受申請專利範圍及其等效物之限 制。 【圖式簡單說明】 前文中已利用各附圖中示出的非限制性之例示實施例 說明了本發明揭示之實施例,在該等附圖中,相似的代號 表示類似的元件,且其中: 第1圖是一例示運算系統的—平台的總電力消耗以及 該平台的處理器的電力消耗之一例示圖形表示法; 第2圖是根據本發明的各實施例的一電源管理系統之 一方塊圖; 第3圖是根據本發明的各實施例的一電源管理系統之 -25- 201003377 另一方塊圖; 第4圖是根據各實施例的一電源管理方法之一流程圖 » 第5圖是根據本發明的各實施例的一 wi_Fi多媒體( WMM )省電模式的一延遲容限回報系統之一例示流程圖 :以及 第ό圖是可適於實施某些實施例的—例示電腦系統之 一方塊圖。 【主要元件符號說明】 1 0,1 0 0 :電源管理系統 1 5 :電源管理控制器 20,22,26:組件 30,32, 36,60,62, 66:電源管理準則 4 〇 :資訊 1 〇 5 :處理器複合體電源管理控制器 1 1 0 :輸入/輸出複合體電源管理控制器 1 50 :應用軟體、裝置驅動程式、及(或)作業系統 1 12,1 14, 1 16, 1 1 8 :裝置 1 22, 1 24, 1 26, 1 28 :鏈路 132, 134, 136:子系統 5 00 :電腦系統 5 1 1 :匯流排 5 1 2 :處理器 -26 - 201003377 5 04 :主記憶體 503 :韌體 5 06 :靜態儲存裝置 5 2 1 :顯示裝置 5 3 6 :晶片組 522 :鍵盤 523 :游標控制裝置 5 24 :硬複製裝置 5 2 5 :有線/無線通訊功能 5 2 8 :電源供應 -27-
Claims (1)
- 201003377 七、申請專利範圍: 1 · 一種方法,包含: 由一平台之一電源管理控制器自與裝載該平台的一系 統相關聯之第一複數個組件接收電源管理準則;以及 由該電源管理控制器至少部分地根據所接收的該等電 源管理準則而產生一電源管理策略,用以管理該系統的第 二複數個組件中之一或多個組件。 2. 如申請專利範圍第1項之方法,其中該產生包含 :由該電源管理控制器決定該第二複數個組件中之至少一 組件的休眠等級。 3. 如申請專利範圍第1項之方法,其中該接收包含 :由該電源管理控制器自該第一複數個組件中之一或多個 組件接收該第一複數個組件中之該一或多個組件的延遲容 限。 4. 如申請專利範圍第3項之方法,其中該產生包含 :由該電源管理控制器決定該第二複數個組件中之一或多 個組件的複數個休眠等級,使得該第二複數個組件中之該 一或多個組件自該組件的被決定之該休眠等級喚醒所耗用 之時間短於該第一複數個組件中之該一或多個組件的該等 延遲容限。 6.如申請專利範圍第1項之方法,其中該接收包含 :由該電源管理控制器接收該第一複數個組件中之至少一 組件的工作負載預期、服務品質參數、及(或)延遲容限 -28 - 201003377 7. 如申請專利範圍第1項之方法,其中該產生包含 :由該電源管理控制器至少部分地進一步根據對該系統的 流量及(或)活動樣式所收集之啓發式數據而產生該電源 管理策略。 8. 如申請專利範圍第1項之方法,其中該產生包含 :由該電源管理控制器針對自其中包含一處理器、一電壓 調整器、一顯示面板、一時脈產生器、及一鎖相迴路之一 群組件中選出的一組件產生該電源管理策略。 9. 如申請專利範圍第1項之方法,其中該接收包含 :由該電源管理控制器自其中包含一應用軟體、一裝置驅 動程式、被耦合到該系統之一外部裝置、將該外部裝置耦 合到該系統之一鏈路、一控制器、及一作業系統的一群組 件中選出之一組件接收該等電源管理準則。 1 0 ·如申請專利範圍第1項之方法,其中該產生包含 :由該電源管理控制器產生其中包含暫時性地關閉該第二 複數個組件中之該一或多個組件的電源之一電源管理策略 0 11. 一種設備,包含: 一電源管理控制器,該電源管理控制器被組態成:自 第一複數個組件接收該第一複數個組件中之一或多個組件 的延遲參數’並至少部分地根據所接收的該等延遲參數而 決定一電源管理策略’用以管理第二複數個組件之電力消 耗。 12. 如申請專利範圍第11項之設備,其中該電源管 -29- 201003377 理控制器包含= 一處理器電源管理控制器,該處理器電源 被組態成:被配置在一平台之一中央處理複合 收該第一複數個組件中之一第一組件的延遲參! 一輸入/輸出(I/O )電源管理控制器,該 理控制器被組態成:被配置在該平台之一 I / 〇 中,且接收該第一複數個組件中之一第二組件 其中該處理器電源管理控制器及該1/◦電 器被進一步組態成:交換所接收的該等延遲參 地決定針對該第二複數個組件之該電源管理策0 1 3 .如申請專利範圍第1 1項之設備,其 包含一處理器、一電壓調整器、一顯示面板、 器、及一鎖相迴路之一群組件中選出該第二複 之一組件。 1 4 .如申請專利範圍第1 1項之設備, 其中該第一複數個組件中之該一或多個組 的該等延遲參數包含各別的延遲容限;以及 其中該電源管理控制器被進一步組態成: 第二複數個組件中之一或多個組件的複數個休 定該電源管理策略,使得該第二複數個組件中 個組件自該組件的被決定之該休眠等級喚醒所 短於該第一複數個組件中之該一或多個組件的 限。 管理控制器 體中,且接 玫;以及 I/O電源管 處理複合體 的延遲參數 源管理控制 數,並共同 各。 中係自其中 一時脈產生 數個組件中 件的所接收 藉由決定該 眠等級而決 之該一或多 耗用之時間 該等延遲容 -30- 201003377 1 5 .如申請專利範圍第1 2項之設備,其中係自其中 包含一應用軟體、一裝置驅動程式、及一作業系統之一群 組件中選出該第一組件,且其中係自其中包含被耦合到該 設備之一外部裝置、該裝置被耦合到的該設備中之一子系 統、及用來控制該設備的一功能之一控制器的一群組件中 選出該第二組件。 1 6.如申請專利範圍第1 2項之設備,其中該I/O電 源管理控制器被組態成自一 USB主機控制器接收該USB 主機控制器之延遲參數,且其中該USB主機控制器之該 延遲參數包含被耦合到該USB主機控制器的一或多個 USB裝置之延遲參數。 17. 如申請專利範圍第1 1項之裝置,其中該設備是 一平台,該平台被組態成被配置在針對行動運算而組態之 一運算裝置中。 18. —種運算裝置,包含: 被組態成執行複數個工作之一處理器; 被耦合到該處理器之複數個硬體組件; 被耦合到該處理器及該等硬體組件之一電源管理控制 器,且該電源管理控制器被組態成根據由該等工作中之一 或多個工作所提供的性能資訊而管理該等硬體組件中之一 或多個硬體組件的電力使用;以及 用來裝載該處理器、該等硬體組件、及該電源管理控 制器之一機身,該機身具有被配置成有助於該運算裝置被 用於行動運算之尺寸及形狀。 -31 - 201003377 1 9 如申請專利範圍第1 8項之運算裝置,其中該等 工作中之一或多個工作被組態成提供一作業系統服務、一 裝置驅動程式服務、及一應用功能中之被選擇的一者。 20. 如申請專利範圍第1 8項之運算裝置,其中係自 其中包含一電壓調整器、一顯示面板、一時脈產生器、及 一鎖相迴路之一群組件中選出該複數個硬體組件中之一或 多個硬體組件。 21. 如申請專利範圍第18項之運算裝置,其中該處 理器及該電源管理控制器被共同配置在一積體電路上。 22. 如申請專利範圍第18項之運算裝置,其中該電 源管理控制器被組態成進一步根據由被耦合到該處理器的 一或多個硬體組件所提供之性能資訊而管理該等硬體組件 中之一或多個硬體組件的電力使用。 2 3 . —種物品,包含: 一電腦可讀取的儲存媒體;以及 被儲存在該儲存媒體中之指令,且該等指令被組態成 將一處理器程式化而使該處理器賦能以執行下列步驟: 自被耦合到該處理器之第一複數個組件接收電源 管理準則:以及 至少部分地根據所接收的該等電源管理準則而產 生一電源管理策略,用以管理被耦合到該處理器的第二複 數個組件中之一或多個組件。 24.如申請專利範圍第23項之物品,其中該處理器 被賦能成藉由決定該第二複數個組件中之一組件的休眠等 -32- 201003377 級,而產生該電源管理策略 2 5 .如申請專利範圍第 被賦能成藉由決定該第二複 產生該電源管理策略,使得 或多個組件自該組件的被決 時間短於該第一複數個組件 23項之物品,其中該處理器 數個組件之複數個休眠等級而 該第二複數個組件組件中之一 定之該休眠等級喚醒所耗用之 中之一或多個組件的延遲容限 -33-
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/059,992 US8176341B2 (en) | 2008-03-31 | 2008-03-31 | Platform power management based on latency guidance |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201003377A true TW201003377A (en) | 2010-01-16 |
TWI400604B TWI400604B (zh) | 2013-07-01 |
Family
ID=40672072
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW098110507A TWI400604B (zh) | 2008-03-31 | 2009-03-30 | 基於延遲引導的平台電源管理 |
Country Status (6)
Country | Link |
---|---|
US (2) | US8176341B2 (zh) |
JP (3) | JP2010009581A (zh) |
CN (2) | CN101598969B (zh) |
DE (1) | DE102009015495B4 (zh) |
GB (1) | GB2458805B (zh) |
TW (1) | TWI400604B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI480725B (zh) * | 2011-12-09 | 2015-04-11 | 英特爾股份有限公司 | 適應性圖形次級系統電源及效能管理 |
Families Citing this family (44)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8176341B2 (en) * | 2008-03-31 | 2012-05-08 | Intel Corporation | Platform power management based on latency guidance |
US8255713B2 (en) * | 2008-06-26 | 2012-08-28 | Intel Corporation | Management of link states using plateform and device latencies |
US8607075B2 (en) * | 2008-12-31 | 2013-12-10 | Intel Corporation | Idle duration reporting for power management |
US8601296B2 (en) | 2008-12-31 | 2013-12-03 | Intel Corporation | Downstream device service latency reporting for power management |
US9235251B2 (en) * | 2010-01-11 | 2016-01-12 | Qualcomm Incorporated | Dynamic low power mode implementation for computing devices |
US8504855B2 (en) * | 2010-01-11 | 2013-08-06 | Qualcomm Incorporated | Domain specific language, compiler and JIT for dynamic power management |
JP5593240B2 (ja) * | 2010-01-20 | 2014-09-17 | 公益財団法人鉄道総合技術研究所 | 電動機制御方法及び電動機制御装置 |
US9244866B2 (en) * | 2010-04-30 | 2016-01-26 | International Business Machines Corporation | Remote access of peripheral device connected to serial bus |
US8595522B2 (en) * | 2010-09-30 | 2013-11-26 | Intel Corporation | Monitoring transaction requests using a policy engine within a storage drive driver to change power capability and latency settings for a storage drive |
US9285856B2 (en) * | 2010-12-21 | 2016-03-15 | Qualcomm Incorporated | Method and system for rapid entry into and for rapid exiting from sleep states for processors of a portable computing device |
US9104499B2 (en) | 2010-12-21 | 2015-08-11 | Qualcomm Incorporated | System for minimizing resource latency between processor application states in a portable computing device by scheduling resource state set transitions |
US8417979B2 (en) * | 2010-12-23 | 2013-04-09 | Western Digital Technologies, Inc. | Method and system for progressive power reduction of inactive device while maintaining ready status with host |
US8560749B2 (en) * | 2011-02-11 | 2013-10-15 | Intel Corporation | Techniques for managing power consumption state of a processor involving use of latency tolerance report value |
US8689028B2 (en) * | 2011-07-01 | 2014-04-01 | Intel Corporation | Method and apparatus to reduce idle link power in a platform |
JP5893336B2 (ja) * | 2011-10-24 | 2016-03-23 | キヤノン株式会社 | 電源制御装置、電源制御装置の制御方法、およびプログラム |
US8954980B2 (en) | 2011-11-11 | 2015-02-10 | Qualcomm Incorporated | Conserving power through work load estimation for a portable computing device using scheduled resource set transitions |
CN105607729B (zh) * | 2011-12-09 | 2018-11-16 | 英特尔公司 | 自适应图像子系统功率和性能管理 |
US9778720B2 (en) * | 2011-12-30 | 2017-10-03 | Intel Corporation | PCIE device power state control |
US20130275791A1 (en) * | 2012-04-12 | 2013-10-17 | Qualcomm Incorporated | Method and System for Tracking and Selecting Optimal Power Conserving Modes of a PCD |
CN102662458B (zh) | 2012-04-18 | 2015-07-08 | 华为技术有限公司 | 一种pcie设备动态节能方法、装置及其通信系统 |
US20130311804A1 (en) * | 2012-04-30 | 2013-11-21 | Vivek Garg | Master slave qpi protocol for coordinated idle power management in glueless and clustered systems |
US9264986B2 (en) * | 2012-06-25 | 2016-02-16 | Qualcomm Incorporated | System and method for reducing power consumption in a wireless communication system |
US9015510B2 (en) * | 2012-06-29 | 2015-04-21 | Intel Corporation | Optimizing energy efficiency using device idle duration information and latency tolerance based on a pre-wake configuration of a platform associated to the device |
CN103064669B (zh) * | 2012-12-18 | 2017-03-08 | 希姆通信息技术(上海)有限公司 | 智能设备的定时唤醒方法及系统 |
US20140173306A1 (en) * | 2012-12-19 | 2014-06-19 | Barnes Cooper | System and method for providing for power savings in a processor environment |
US9195285B2 (en) * | 2012-12-27 | 2015-11-24 | Intel Corporation | Techniques for platform duty cycling |
US9158357B2 (en) | 2012-12-28 | 2015-10-13 | Intel Corporation | System and method for conveying service latency requirements for devices connected to low power input/output sub-systems |
US9213390B2 (en) * | 2012-12-28 | 2015-12-15 | Intel Corporation | Periodic activity alignment |
US9176570B2 (en) | 2012-12-29 | 2015-11-03 | Intel Corporation | System and method for providing universal serial bus link power management policies in a processor environment |
US9195292B2 (en) * | 2013-06-26 | 2015-11-24 | Intel Corporation | Controlling reduced power states using platform latency tolerance |
US9541987B2 (en) * | 2013-06-28 | 2017-01-10 | Intel Corporation | Generic host-based controller latency method and appartus |
US10025370B2 (en) * | 2013-08-13 | 2018-07-17 | Apple Inc. | Overriding latency tolerance reporting values in components of computer systems |
US9395795B2 (en) * | 2013-09-20 | 2016-07-19 | Apple Inc. | System power management using communication bus protocols |
US9471132B2 (en) * | 2013-09-27 | 2016-10-18 | Intel Corporation | Techniques for putting platform subsystems into a lower power state in parallel |
CN103544133B (zh) * | 2013-10-12 | 2017-01-25 | 北京旋极信息技术股份有限公司 | 一种转换装置及方法 |
KR102149679B1 (ko) | 2014-02-13 | 2020-08-31 | 삼성전자주식회사 | 데이터 저장 장치, 그 동작 방법, 및 이를 포함하는 데이터 처리 시스템 |
JP6276212B2 (ja) * | 2015-03-25 | 2018-02-07 | 株式会社東芝 | 半導体装置、電力制御方法及びプログラム |
US9268938B1 (en) * | 2015-05-22 | 2016-02-23 | Power Fingerprinting Inc. | Systems, methods, and apparatuses for intrusion detection and analytics using power characteristics such as side-channel information collection |
JP7163002B2 (ja) * | 2016-05-25 | 2022-10-31 | キヤノン株式会社 | プロセッサに接続されるデバイスから通知される復帰時間に応じてプロセッサの省電力のレベルを決定する情報処理装置及びプロセッサの省電力方法 |
US20180181186A1 (en) * | 2016-12-27 | 2018-06-28 | Paul S. Diefenbaugh | Buffering data from high-speed i/o to enable longer reduced power consumption state residency |
TWI641944B (zh) * | 2017-05-12 | 2018-11-21 | 飛捷科技股份有限公司 | 具有喚醒輔助裝置之電子系統與應用於其中之喚醒輔助方法 |
US20220276828A1 (en) * | 2019-08-09 | 2022-09-01 | Allen Antony | Power management and distributed audio processing techniques for playback devices |
US20220200881A1 (en) * | 2020-12-21 | 2022-06-23 | Intel Corporation | Methods and devices for adaptive rate based latency tolerance reporting |
CN115617146A (zh) * | 2022-10-05 | 2023-01-17 | 深圳市国鑫恒运信息安全有限公司 | 一种服务器独立同分布错峰上电的方法及系统 |
Family Cites Families (39)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3343346B2 (ja) * | 1990-11-28 | 2002-11-11 | 株式会社日立製作所 | 消費電力制御方式、情報処理装置および複合部品 |
US5481732A (en) * | 1993-12-14 | 1996-01-02 | Shahbazi; Horyeh D. | CRT monitor power control unit |
JPH09237136A (ja) * | 1996-02-29 | 1997-09-09 | Toshiba Corp | 表示制御方法及び表示制御装置 |
US5758173A (en) * | 1996-03-05 | 1998-05-26 | Vlsi Technology, Inc. | Detection of hand location as an input for power controls in a computing system |
US5944829A (en) * | 1996-09-30 | 1999-08-31 | Intel Corporation | Adjusting software characteristics by user interface based upon battery level and the amount of time the user wants the battery to last |
US6418557B1 (en) * | 1998-02-06 | 2002-07-09 | Nec Corporation | On-demand system enabling control of power-on/off of on-demand server |
JP2000214963A (ja) * | 1999-01-25 | 2000-08-04 | Toshiba Corp | コンピュ―タシステムおよび設定情報の自動設定方法 |
JP2000222057A (ja) | 1999-01-29 | 2000-08-11 | Toshiba Corp | 情報処理システムおよび自動停止時間の最適化方法 |
JP4136228B2 (ja) | 1999-11-17 | 2008-08-20 | 株式会社リコー | 印刷装置、制御方法及び記録媒体 |
JP2001285543A (ja) | 2000-03-31 | 2001-10-12 | Minolta Co Ltd | 複合型画像処理装置 |
JP2002082743A (ja) * | 2000-09-06 | 2002-03-22 | Casio Comput Co Ltd | 電子機器及び電子機器制御プログラムを記憶した記憶媒体 |
JP2002244834A (ja) * | 2001-02-15 | 2002-08-30 | Fuji Xerox Co Ltd | 印刷装置 |
JP2002292973A (ja) * | 2001-03-29 | 2002-10-09 | Ricoh Co Ltd | 画像処理システム |
US20030065497A1 (en) | 2001-09-28 | 2003-04-03 | Rhoads Monte J. | Power management system to select a power state for a network computer system based on load |
US6865653B2 (en) * | 2001-12-18 | 2005-03-08 | Intel Corporation | System and method for dynamic power management using data buffer levels |
US7222252B2 (en) * | 2003-02-13 | 2007-05-22 | Standard Microsystems Corporation | Power management of computer peripheral devices which determines non-usage of a device through usage detection of other devices |
KR100563691B1 (ko) | 2003-06-09 | 2006-03-28 | 엘지전자 주식회사 | 컴퓨터 시스템에서의 전원 관리장치 및 방법 |
JP2005018662A (ja) | 2003-06-30 | 2005-01-20 | Nec Engineering Ltd | パワーマネジメントシステム |
US7117380B2 (en) * | 2003-09-30 | 2006-10-03 | International Business Machines Corporation | Apparatus, system, and method for autonomic power adjustment in an electronic device |
US7752470B2 (en) * | 2003-12-03 | 2010-07-06 | International Business Machines Corporation | Method and system for power management including device controller-based device use evaluation and power-state control |
TWI250414B (en) * | 2004-01-30 | 2006-03-01 | Genesys Logic Inc | Power-saving method suitable for operating USB control chips and related devices thereof |
JP4316399B2 (ja) | 2004-02-18 | 2009-08-19 | インターナショナル・ビジネス・マシーンズ・コーポレーション | プログラム、記録媒体、制御方法、及び情報処理装置 |
US7343502B2 (en) * | 2004-07-26 | 2008-03-11 | Intel Corporation | Method and apparatus for dynamic DLL powerdown and memory self-refresh |
JP4082706B2 (ja) * | 2005-04-12 | 2008-04-30 | 学校法人早稲田大学 | マルチプロセッサシステム及びマルチグレイン並列化コンパイラ |
JP4555140B2 (ja) * | 2005-04-22 | 2010-09-29 | 株式会社日立製作所 | 複合型計算機装置およびその管理方法 |
JP4654788B2 (ja) * | 2005-06-16 | 2011-03-23 | 富士ゼロックス株式会社 | 情報処理装置及び情報処理装置の制御方法 |
CA2611764C (en) * | 2005-08-19 | 2011-12-06 | Silverbrook Research Pty Ltd | An electronic stylus with a force re-directing coupling |
US7487371B2 (en) * | 2005-12-16 | 2009-02-03 | Nvidia Corporation | Data path controller with integrated power management to manage power consumption of a computing device and its components |
US7406365B2 (en) * | 2006-03-31 | 2008-07-29 | Intel Corporation | Power manager with selective load reduction |
US7490256B2 (en) * | 2006-04-04 | 2009-02-10 | Microsoft Corporation | Identifying a target processor idle state |
US7529956B2 (en) * | 2006-07-17 | 2009-05-05 | Microsoft Corporation | Granular reduction in power consumption |
US7716506B1 (en) * | 2006-12-14 | 2010-05-11 | Nvidia Corporation | Apparatus, method, and system for dynamically selecting power down level |
US7984314B2 (en) * | 2007-05-14 | 2011-07-19 | Intel Corporation | Power management of low power link states |
US9146892B2 (en) * | 2007-10-11 | 2015-09-29 | Broadcom Corporation | Method and system for improving PCI-E L1 ASPM exit latency |
US20090172434A1 (en) * | 2007-12-31 | 2009-07-02 | Kwa Seh W | Latency based platform coordination |
US8176341B2 (en) * | 2008-03-31 | 2012-05-08 | Intel Corporation | Platform power management based on latency guidance |
US8255713B2 (en) * | 2008-06-26 | 2012-08-28 | Intel Corporation | Management of link states using plateform and device latencies |
US8601296B2 (en) * | 2008-12-31 | 2013-12-03 | Intel Corporation | Downstream device service latency reporting for power management |
US8607075B2 (en) * | 2008-12-31 | 2013-12-10 | Intel Corporation | Idle duration reporting for power management |
-
2008
- 2008-03-31 US US12/059,992 patent/US8176341B2/en active Active
-
2009
- 2009-03-30 TW TW098110507A patent/TWI400604B/zh active
- 2009-03-30 DE DE102009015495A patent/DE102009015495B4/de active Active
- 2009-03-31 JP JP2009085357A patent/JP2010009581A/ja active Pending
- 2009-03-31 GB GB0905585A patent/GB2458805B/en active Active
- 2009-03-31 CN CN2009101497805A patent/CN101598969B/zh active Active
- 2009-03-31 CN CN201310549215.4A patent/CN103645793B/zh active Active
-
2012
- 2012-04-12 US US13/445,809 patent/US8631257B2/en active Active
- 2012-07-05 JP JP2012151332A patent/JP2012212467A/ja active Pending
-
2014
- 2014-06-16 JP JP2014123103A patent/JP6060445B2/ja not_active Expired - Fee Related
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI480725B (zh) * | 2011-12-09 | 2015-04-11 | 英特爾股份有限公司 | 適應性圖形次級系統電源及效能管理 |
TWI578153B (zh) * | 2011-12-09 | 2017-04-11 | 英特爾股份有限公司 | 適應性圖形次級系統電源及效能管理 |
US9891681B2 (en) | 2011-12-09 | 2018-02-13 | Intel Corporation | Adaptive graphics subsystem power and performance management |
US10809782B2 (en) | 2011-12-09 | 2020-10-20 | Intel Corporation | Adaptive graphics subsystem power and performance management |
Also Published As
Publication number | Publication date |
---|---|
CN101598969B (zh) | 2013-12-04 |
US20090249103A1 (en) | 2009-10-01 |
US20120198248A1 (en) | 2012-08-02 |
US8631257B2 (en) | 2014-01-14 |
DE102009015495B4 (de) | 2013-06-06 |
JP2012212467A (ja) | 2012-11-01 |
GB0905585D0 (en) | 2009-05-13 |
JP2010009581A (ja) | 2010-01-14 |
DE102009015495A1 (de) | 2009-12-24 |
GB2458805A (en) | 2009-10-07 |
TWI400604B (zh) | 2013-07-01 |
CN103645793B (zh) | 2016-08-17 |
CN101598969A (zh) | 2009-12-09 |
CN103645793A (zh) | 2014-03-19 |
JP6060445B2 (ja) | 2017-01-18 |
GB2458805B (en) | 2010-10-06 |
JP2014206996A (ja) | 2014-10-30 |
US8176341B2 (en) | 2012-05-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI400604B (zh) | 基於延遲引導的平台電源管理 | |
US9841807B2 (en) | Method and apparatus for a zero voltage processor sleep state | |
CN101495958B (zh) | 用于控制处理器低功率状态的系统和方法 | |
KR102082242B1 (ko) | 전력 효율적 프로세서 아키텍처 | |
JP2011523149A (ja) | スリーププロセッサ | |
KR20130087583A (ko) | 컴퓨터 플랫폼의 시스템 전력 상태를 전환하는 방법, 장치 및 시스템 | |
JP2000039937A (ja) | コンピュータシステムおよびそのパワーセーブ制御方法 | |
JP4846862B2 (ja) | 情報処理装置および省電力制御方法 | |
KR101087429B1 (ko) | 전력 관리 방법 및 장치 | |
JP2001034370A (ja) | 省電力制御装置、省電力制御方法及びコンピュータシステム | |
US7272731B2 (en) | Information handling system having reduced power consumption | |
TWI395096B (zh) | 電源管理方法及其相關晶片組及電腦系統 | |
Holzammer | Power Aware OS | |
KR20060056643A (ko) | 컴퓨터 시스템의 전원 관리 방법 및 장치 |