TW201001495A - Double patterning lithography method - Google Patents

Double patterning lithography method Download PDF

Info

Publication number
TW201001495A
TW201001495A TW098109725A TW98109725A TW201001495A TW 201001495 A TW201001495 A TW 201001495A TW 098109725 A TW098109725 A TW 098109725A TW 98109725 A TW98109725 A TW 98109725A TW 201001495 A TW201001495 A TW 201001495A
Authority
TW
Taiwan
Prior art keywords
pattern
mask
layer
masks
regions
Prior art date
Application number
TW098109725A
Other languages
English (en)
Inventor
zhen-kun Wang
Original Assignee
He zhong shan
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by He zhong shan filed Critical He zhong shan
Priority to TW098109725A priority Critical patent/TW201001495A/zh
Priority to US12/456,316 priority patent/US20090311865A1/en
Publication of TW201001495A publication Critical patent/TW201001495A/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31144Etching the insulating layers by chemical or physical means using masks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/3213Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Description

201001495 六、發明說明: 【發明所屬之技術領域】 本發明是有關於-種微影方法,特別是指一種可減少疊 對誤差的雙圖樣微影方法。 【先前技術】 由於電子產業的蓬勃發展’電子產品持續往輕薄短小的 要求下,相關的半導體工業製程亦隨著相關產品的需求而 迅速發展,而這些發展對人類社會整體而言具有深遠的
影響。 ,而主導半導體積體電路製程的整合技術之一是微 影技術,目前三種先進的微影技術策略分別是:高數值 孔授(NA)值的潤浸式微影、超紫外線(膽)微影,及雙 圖樣微影(D0uble patterning mh〇gr物,DpL)技術高 數值孔L (ΝΑ)值的浸潤式微影被視為是延續^州生命 的重要過度性技術,但是面臨摩爾定律進入U奈米製 程’浸潤式微影技術已達極限,而超紫外線(euv)微影 =源電能等問題則讓其生產力很難提升,因此雙圖樣 U衫技*則為目前縮減半導體線路有效節距的主要方 式。 首先參閱圖卜圖i為—半導體晶片i,具有一介 電層广及複數分別形成在該介電層u並彼此間隔排 一凹槽12、13,且該等相鄰的第一、二凹样 12、13的間距—致(di=d2)。 曰 而般以雙圖樣微影技術形成上述該等凹槽12、13 3 201001495 之製程步驟為:首先準備一具有一介電層11的半導體 晶片1’接著在該介電層^表面以第一光罩(圖未示)進 打第一次钱刻’於該介電層H形成複數個第一凹槽12, 接著再於該具有複數個第一凹槽12的介電層11上形成 光阻層(圖未示)後,再進行第二光罩(圖未示)的曝光及 緊接著的第二次蝕刻’於該介電層Π形成複數個與該 等第一凹槽12交錯排列且與相鄰之任一第一凹槽12間 距相同的第二凹槽〗3,再將該剩餘的光阻層移除後,即 可开》成如圖1所示的最終圖樣。 參閱圖2,然而於實際操作上,不同的曝光次數會 造成該等第一、二凹槽12、13間關鍵尺寸(CD)的差異, 且該等相鄰之第一、二凹槽12、13間的距離也會因顯 影蝕刻過程中光罩的對位誤差而會產生相鄰之第―、二 凹槽12、13間的距離誤差(疊對誤差,〇verlay, OLE)及/或相對位置的誤差,導致該等第一、二凹枰η、 13的位置無法對應或是距離不一致(d,^d,2)的對位問 題產生,且同時因為該等第一、二凹槽12、13是經由 單次曝光形成,亦容易因為曝光顯影解析度的影響,而 使製得之凹槽形狀產生變形。 由於在密集圖案區OLE會造成交錯發生的線寬太 大或太小而造成後續製程良率的降低, _ 田上述雙圖樣 微影製程所製得的凹槽、孔洞或溝槽,在銘 你即距及凹槽尺 寸要求越來越小(pitch<140nm)的條件下,★ i1文传製程條 件越來越嚴苛。由於疊對與關鍵尺寸間的相互影 201001495 雙圖樣微影技術對疊對誤差的敏感度提高了三倍,因 此’如何改善疊對修正、減小疊對誤差、提高精確度則 為發展雙圖樣微影技術的一重要方向。 【發明内容】 因此,本發明之目的,即在提供一種可增強關鍵尺寸製 程微縮(CD shrinkage function)的能力,增加疊對誤差 (Overlay error)的容忍度,並可減少疊對誤差及對位誤差的雙 圖樣微影方法。 於是,本發明一種雙圖樣微影方法包含下列三個步驟。 首先在一具有第一層體的半導體晶片表面形成一第一 圖案,該第一圖案包括複數沿該第一方向延伸且沿一實質與 該第二方向交錯的第二方向間隔排列之第—遮罩,及複數與 該等第一遮罩交錯排列的第一槽區。
再於該帛目案上开> 成一第二圖案,該第二圖案包括複 數沿該第二方向延伸且沿該第—方向間隔排列的第二遮 罩,及複數與該等第二遮罩交錯排列的第二槽區,該等第 一、二槽區共同定義出複數重疊區域。 自該等重疊區域向該第—層體方向進行㈣以於該第一 層體形成多數凹槽。本發明之功效在於··藉由上下疊置的該 第一f第二圖案之第―、二槽區界定形成多數重疊區域,由 :該等重疊區域會隨著該第一及/或第二圖案顯影對位時的 誤差%朝5亥第一或第二方向同時位移,使得自該等重疊區 域位置彼此相對應形成的凹槽位置也料等向位移,而令任 相鄰兩凹槽的位置及距離不會有因兩次㈣之對位問題而 5 201001495 產生疊對誤差’且由於本發明雙圖樣微影技術方法形成之凹 槽比一般藉由單次曝光形成之孔洞具有較強的關鍵尺寸製 程微縮(CD shrinkage function)的能力,因此可在固定的重疊 區域面積下,藉由調整該等第一、二槽區的寬度,令由該等 第一、二槽區界定形成之多數重疊區域向第一或第二方向延 展,而可增加疊對誤差的容忍度。 【實施方式】 有關本發明之前述及其他技術内容、特點與功效,在以 下配s參考圖式之一個較佳實施例及兩個具體例的詳細說 明中,將可清楚的呈現。 —在本發明被詳細描述之前,要注意的是,在以下的說明 内谷中,類似的元件是以相同的編號來表示。 本發明的雙圖樣微影方法是可用來製作複數彼此無相 對誤差之凹槽。 參閱圖3,本發明雙圖樣微影方法的較佳實施例是包含 下列三個步驟。 面开H订步驟101 ’在一具有第一層體的半導體晶片表 面开:成-弟-圖案,該第一圖案包括複數沿該第一方向延伸 且-實質與該第一方向交錯的第二方向間隔排 — 遮罩,及複數與該等第—遮罩交錯排列的第一槽區。 由於自氧切、氮切等介電材料構成, 為本發明之技術重點材料及製作方式非 可選自二氧切、氮化=不夕加以說明;該第1軍 I化石夕4介電材料構成,較佳地,該第— 201001495 遮罩可選自與該第—層體具有不同姓刻選擇比之介電材 料,而可藉以控制蝕刻位置。 接著進行步驟1〇2,再於該第一圖案上形成一第二圖 案’該第二圖案包括複數沿該第二方向延伸且沿該第一方向 間_列的第二遮罩,及複數分別與該等第三遮罩交錯排列 的第—槽區’ 4等第〜、二槽區共同定義出複數重疊區域。 該等第二遮罩可選自正型光阻材料或負型光阻材料所 構成。 …最後進行步驟103,自該等重疊區域向該第一層體方向 進打蝕刻以於該第一層體形成多數凹槽。 %又’要說明的是,當該每-第-遮罩及該每-第一槽區 =該第二方向的寬度和大於14Qnm,及該每—第二遮罩及該 每-第二槽區沿該第二方向的寬度和大於丄4 〇腿時,即表示 几件要求的線寬/線距較A,則可不必使賴雙微影圖樣方 法,於本實施财,該每—第—槽區及該每—第—遮罩沿該 第=方向的寬度和不大於14()nm,及該每—第二遮罩及該每 一第二槽區沿該第二方向的寬度和不大於14〇nm。 一藉由形成上下疊置的該第一及第二槽區,並經由該第 一 ^槽區的重疊區域界定出多數凹槽,由於該等重疊區域 會隨著β第-及/或第二圖案顯影對位時的誤差,而朝該第 一或第二方向同時位移’也使得與該重疊區域形狀位置彼此 相對應的凹槽也同時等向位移,而使任相鄰兩凹槽於位移 前、後的距離不會有相對誤差產生,因此可避免因—般雙圖 樣微影製程因第一次及/或第二次 7 201001495 致的相鄰凹㈣距離㈣對誤差,且本發明雙圖樣微影技術 方法形成之凹槽比-般藉由單次曝光形成之孔洞具有較強 的關鍵尺寸製程微縮(CD shrinkage functi〇n)的能力,因此可 在固定的重疊區域面積下,藉由調整該等第―、二槽區的寬 度而令由該等第…二槽區界㈣成之多數重疊區域向第一 或第二方向延展,而可增加製程過程中之疊對誤差的容忍 度。 上述本發明雙圖樣微影方法的較佳實施例,在配合以下 具體例的說明後,當可更加清楚的明白。 <具體例1 > 、圖4,首先進行該步驟1〇1,於具有第 參閱圖 層 體21尸的半導體曰曰片2表面,以化學氣相沉積方式形成 -由氮化⑪為材料呈且厚度為1()_的第二層體(圖未示), 接著於該第二層體表面形成一光阻層(圖未示)後,以第一光 罩(圖未示)經光微影製程讓該光阻層形成—與該第—光罩相 對應之預疋圖案’接著沿該預定圖案向該第—層體h方向 進行㈣至該第—層體21表面裸露出,最後再將該由光阻 形成的預定圖案移除後,即可得到該第一圖案3。 。亥第11案3包括複數沿—第—方向X延伸成長條形且 沿一垂直相交於該篦_ 士 a _ 方向X之弟二方向y間隔排列的第一 遮罩3卜及複數由相鄰兩第—遮罩31及位於該相鄰兩第一 遮罩31間裸露的該第-層體21表面所界定形成的第一槽區 32 〇 參閲圖 接著進行該步驟1〇2,於該第一圖案3 201001495 表;塗::由正形光阻材料構成的第三層體(圖未示),接著 :;:::?。未示)將該第三層體進行一後,形成 7 =案4包括複數沿該第二方向#伸成長條形且 =二向\間隔排列的第二遮罩41,及複數分別與該等 第一遮罩1交錯排列的第二槽區42,且該等第一、二槽區 32、42共同定義出複數重疊區域。 ° 參閱圖3、圖6,異推;劫止 等重聶區域订該步驟如,利用蝕刻方式自該 且》域,>。者界^出該等重疊區域之相鄰兩第 Π:設::兩邊與相鄰兩第二遮…對面設置之兩邊 Π】: 向㈣’於該第-層體21形成複數圍繞 ⑬數分別對應連接該每1繞面51底緣的底面52, 該母-圍繞面51及底面52共同界定出一凹槽5。 :得一提的是,由於該每一凹槽5是經由兩次微影钱刻 規則Γ界定製得’與習知經由單次曝光方式所得之較不具 製=孔洞或凹槽形狀相較,利用本發明該雙圖樣微影方法 凹槽5其圍繞面51之頂緣的四個夾角會實質成直角。 料,要說明的是,參_ 7,圖7中之斜線標示區域 1 一重疊區域,本發明可藉由調整該第-圖案3之任一第 —=罩31與該相鄰之第—槽區32及該第二圖案*之任一第 該\與該相鄰之第二槽區42彼此間的相對寬度,而使 4豐區域在不改變整體面積的條件下向該第一方向X 所示(如圖θ7之(a)所示)或向該第二方向y延展(如W 7之⑻ 而传以讓經由該重疊區域界定形成之凹槽5的闕鍵尺 9 201001495 寸(CD)沿第二或第一方& 提升該等沿第-或第二方/、X微縮(Shdnkage),而可適度 总杜六刃痒m D x、y形成之凹槽5的疊對製程 ==rlay Wlnd°w),且由於該等第―遮罩31與第 槽Q 32及第一遮罩4i版皆 LV W ^ 、弟二槽區42的製程條件較一般 以單-人微影製付的凹槽劁户炊μ a μ 件為寬鬆,因此亦可同時擴大 該羊凹槽衣私的操作條件限制。 又’值得—提的是,亦可於該步驟⑽實施後,以電聚、 蝕刻,或化學機械研磨其中任— 隹方式將该4第二遮罩42及 第一遮罩31移除,形成最 〈具體例2> 、如圖8所不的態樣。 本發明雙圖樣微影方法 ^ ^ 昇體例2,與該具體例1大Μ 相同,不同處在於實施該步體例1大致 ·>主工 1時,是先在該第一層體21 之表面以化學氣相沉積(CVD)方式得到— 第一層膜及一第1s 、有依序形成之一 弟一層膜的第二層體(圖未示 臈分別為由氮切及二氧切 膜厚 接著於該第二層膜表面形成 膜圖:貫= 經光微影製程將該光阻層 (圖未不)後,再 索Θ呤筮a 預疋圖案,接著沿該預定圖 案向該第一層體21方向 圍 德爯膝兮+·, 孩第—層膜裸露出’最 後再將該由光阻形成的預定圖案移除後取 所示的第一圖案。 了侍到一如圖9 该第-圖案3具有一連接於該第一層 33 > if Jfe· ri, ^ * 騷21表面的基部 星數由遠基部33表面向上沿該第 形且沿該第-太A yj, ° X延伸成長條 飞弟一方向y彼此間隔排列的第— 相鄰兩第一逆+# ”’ 及複數由 遮罩3!及央置於該兩第一遮^間裸露的該基 10 201001495 部33表面所界定出之 -層膜,該算黛一诚g 』32,該基部33即為上述該第 μ等第遮罩3〗即由該第二層膜所形成。 提的是,該第二層膜分別與該第—層膜及該第一 之㈣選擇比,藉由膜相⑽比的選擇 而可控制蝕刻的位置。 伴 又值仔一提的是,當上述兮·其部w & 呔μ基邛33為由低介電常數材 ^斤構成時,可於該步驟1〇3實施#,或於該步驟 施 或化學機械研財切該等第二遮罩 移罩31移除,形成最終如圖1〇所示的態樣,該未 移除的基部33可視為該第一層體21 時用以保護該等凹槽5。㈣1的延伸,而在後續製程 的凹^上Γ述’經由形成多數與該重疊區域形狀彼此相對應 2凹槽,由㈣等重疊區域會隨著顯影對位時的誤差,而同 t朝該第—或第二方向偏移,也使得與該等重疊區域位置彼 此相對應的凹槽也㈣進行等向位移,而使任相鄰兩凹槽於 位移前、後距離無相對誤差產生,因此可避免因—般雙圖樣 微影製程圖樣的定位誤差所導致的疊對誤差及對位誤 差’且由於本發明雙圖樣微影技術方㈣叙凹槽比一般藉 由單次曝光形成之孔洞具有較強的關鍵尺寸製程微邮D 咖nkage Wtion)的能力,因此可在固定的重疊區域面積 下,藉由調整該等第一、二槽區的寬度而令由該等第一、一 槽區界定形成之多數重疊區域向第一或第二方向延展,而; 增加疊對誤差的容忍度;另外,因該等第—及第二圖案的製 程條件較-般經由單次曝光製作而得的凹槽製程條件為寬 201001495 為該等第一及第二槽區共同界定 凹槽製程的操作條件。故碎實能 鬆,而本發明的凹槽為藉由 出,因此亦可同時擴大該等 達成本發明之目的。 惟以上所述者,僅為本發日狀較佳實施例而已 以此限定本㈣實狀_,即大膽本發对請專利^
及=明說_容所作之簡單料效變化與㈣,皆仍屬本: 明專利涵蓋之範圍内。 X 【圖式簡單說明】 圖1是一俯視示意圖,今 圖β兒明一間化的習知雙圖樣微影的 成形凹槽分佈態樣; 〜的 輔助說明圖1凹槽位置的相對關 圖2是一俯視示意圖 係; 圖3是一流程圖,輔助句 助°兒明本發明該較佳實施例; 圖4是一立體示意圖,鍤 稍助說明該具體例1,實施步 101 ’於該第一層體表面形成的第一圖案; 貫施步驟 實施步驟 圖5是—立體示意圖,輔助說明該具體例 102,於該第一圖案上形成的第二圖案; 圖6是—立體示意圖,辅助說明該具體例 103,於該第一層體形成多數凹槽; _ 7是一俯視示 刑屻說明實施本發明該較佳實施 例時調整該第一遮罩與該相鄰 ^ ^ 4之第一槽區的寬度及該第二 圖案之任一第二遮罩與該相鄰 u <第一槽區的寬度後,重疊區 域沿該第一或第二方向延展的態樣丨 匚 圖8是一立體示意圖,輔助 令 祠助說明將圖7中之第二遮罩及 12 201001495 第一遮罩移除後的態樣; ' 圖9是一立體示意圖,輔助說明該具體例2於實施該步 驟102形成的第一圖案之態樣; 圖10是一立體示意圖,辅助說明該具體例2的第一、 二遮罩移除後的態樣。 13 201001495 【主要元件符號說明】 X 第一方向 32 第一槽區 y 第二方向 4 第二圖案 101 步驟 41 第二遮罩 102 步驟 42 第二槽區 103 步驟 5 凹槽 2 半導體晶片 51 圍繞面 21 第一層體 52 底面 3 第一圖案 31 第一遮罩 14

Claims (1)

  1. 201001495 七、申請專利範圍: 1. 一種雙圖樣微影方法,包含: (a)在一具有—第一層體的半導體晶片上形成一第一 圖案,該第一圖案包括複數沿一第一方向延伸且沿一實 質與該第一方向交錯的第二方向間隔排列之第一遮罩, 及複數與該等第一遮罩交錯排列的第一槽區; ⑻於該第-圖案上形成一第二圖案,該第二圖案包 括複數沿該第二方向延伸且沿該第一方向間隔排列的第 :料及複數與該等第二遮罩交錯排列之第二槽區,該 等第一、二槽區共同定義出複數重疊區域;及 (C)自該等重疊區域向該第—層體方向_以於該第 一層體形成多數凹槽。 2·=據中請專利範圍第1項所述的雙圖樣微影方法,更包 =實施在該步驟⑷之後的步驟⑷,是將該等第二遮罩 3.:據第2項所述的雙圖樣微影方法,更包 ㈣實施在該步驟⑷之後的步驟⑷’是將該等第-遮軍 依據申。月專利範圍第】項所述的 該每-第-遮罩是由該第一層體表面=,:方:,其中, 延伸成長條形且沿該第:方方向 為由相鄰兩第—遮罩及位於該相〜亥母-弟一 該第—層體表面所界定出。 円邛間裸露的 5 ·依據申請專利篇囹 項所述的雙圖樣微影方法,其卜 15 201001495 該第一圖案更具有一基部,該基部是連接於該第一層體表 面’該等第一遮罩是由該基部表面向上,沿該第一方白延 伸成長條形且沿該第二方向彼此間隔排列,該每一第—槽 區為由相鄰兩第一遮罩及夾置於該兩第—硬遮罩間裸露 的該基部表面所界定出’且該基部分別與該等第一遮罩及 該第一層體具有不同的蝕刻比。 6. 依據申請專利範圍第3項所述的雙圖樣微影方法,其中, 該步驟(c)是沿著界定出該等重疊區域之任相鄰兩第一遮 罩面對面設置之兩邊與相鄰兩第二遮罩面對面設置之兩 邊向該第一層體方向蝕刻形成該每一凹槽。 7. 依據申請專利範圍第1項所述的雙圖樣微影方法,其中, 該每-第-遮罩與該相鄰之-第一槽區沿該第二方向的 寬度相加不大於14〇nm。 8. 依據巾請專利範圍第丨項或第7項所述的雙圖樣微影方 其中,該每一第二遮罩與該相鄰之一第二槽區沿該第 方向的足度相加不大於140nm。 9. 依據申請專利範圍帛1項所述的雙圖樣微影方法,其中, 該第一層體與該等第一遮罩為具不同蝕刻選擇比。” 1〇_依據申請專利範圍第1項所述的雙圖樣微影方法,其中, 該第二遮罩為光阻材料。 /、 16
TW098109725A 2008-06-17 2009-03-25 Double patterning lithography method TW201001495A (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW098109725A TW201001495A (en) 2008-06-17 2009-03-25 Double patterning lithography method
US12/456,316 US20090311865A1 (en) 2008-06-17 2009-06-15 Method for double patterning lithography

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW97122533 2008-06-17
TW098109725A TW201001495A (en) 2008-06-17 2009-03-25 Double patterning lithography method

Publications (1)

Publication Number Publication Date
TW201001495A true TW201001495A (en) 2010-01-01

Family

ID=41415183

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098109725A TW201001495A (en) 2008-06-17 2009-03-25 Double patterning lithography method

Country Status (2)

Country Link
US (1) US20090311865A1 (zh)
TW (1) TW201001495A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102065481B1 (ko) 2012-12-06 2020-01-13 삼성전자주식회사 반도체 소자의 미세 패턴 형성 방법

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5959325A (en) * 1997-08-21 1999-09-28 International Business Machines Corporation Method for forming cornered images on a substrate and photomask formed thereby
KR100771891B1 (ko) * 2006-11-10 2007-11-01 삼성전자주식회사 더블 패터닝 공정을 이용하는 반도체 소자의 미세 패턴형성 방법

Also Published As

Publication number Publication date
US20090311865A1 (en) 2009-12-17

Similar Documents

Publication Publication Date Title
US11462408B2 (en) Method of forming an integrated circuit using a patterned mask layer
TWI651809B (zh) 特徵尺寸縮減技術(三)
US9978596B2 (en) Self-aligned multiple spacer patterning schemes for advanced nanometer technology
KR101225601B1 (ko) 대면적 나노스케일 패턴형성방법
US20090017631A1 (en) Self-aligned pillar patterning using multiple spacer masks
TWI288951B (en) Method utilizing compensation features in semiconductor processing
KR20090042748A (ko) 포토레지스트 템플릿 마스크를 이용한 빈도 증배
US10115726B2 (en) Method and system for forming memory fin patterns
KR101541609B1 (ko) 비아 대 비아 최소 간격을 줄이기 위한 패턴화 접근 방법
KR20080106063A (ko) 스페이서 마스크를 이용한 빈도수 배가 방법
CN101542390A (zh) 用以增大特征空间密度的两次形成图案的光刻技术
US9679771B1 (en) Fabrication and design methods using selective etching and dual-material self-aligned multiple patterning processes to reduce the cut-hole patterning yield loss
JP2005294822A (ja) 半導体デバイス製造方法および半導体構造
US9123729B2 (en) Alignment mark design for semiconductor device
JP5833855B2 (ja) オーバーレイバーニアマスクパターンとその形成方法、並びにオーバーレイバーニアパターンを含む半導体素子とその形成方法
CN117311108B (zh) 套刻标记及其制备方法
CN110767601B (zh) 光刻版中沟槽的制造方法和沟槽刻蚀方法
TW201001495A (en) Double patterning lithography method
CN109917616B (zh) 用于双重图案化的掩模版的制作方法及双重图案化方法
CN210721012U (zh) 一种光刻版
JP5983322B2 (ja) パターン構造体の形成方法
US9606432B2 (en) Alternating space decomposition in circuit structure fabrication
TWI220055B (en) Structure of preventing mis-alignment in lithography process and method thereof
JP2011134855A (ja) 半導体装置の製造方法
CN108288581A (zh) 半导体器件及其形成方法